JPS6121036B2 - - Google Patents
Info
- Publication number
- JPS6121036B2 JPS6121036B2 JP54074505A JP7450579A JPS6121036B2 JP S6121036 B2 JPS6121036 B2 JP S6121036B2 JP 54074505 A JP54074505 A JP 54074505A JP 7450579 A JP7450579 A JP 7450579A JP S6121036 B2 JPS6121036 B2 JP S6121036B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- division
- output
- basic unit
- outgoing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 22
- 101100314406 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TPS1 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Description
【発明の詳細な説明】
本発明は通話路を容易に増設することのできる
時分割交換機における時分割通話路方式に関す
る。
時分割交換機における時分割通話路方式に関す
る。
従来のPCM時分割交換機は第１図に示すよう
に入線H1，H2〜、Hmにそれぞれ設けられたチヤ
ンネル入替回路（TSS）１とハイウエイスイツチ
（Ｓ）２、そしてこのハイウエイスイツチの格
子、つまりクロスポイントスイツチをオン・オフ
制御するハイウエイ制御メモリ（HM）３とから
構成されている。チヤンネル入替回路１は音声通
話信号を所定のアドレスに一時記憶するバツフア
メモリ（BM）と、そのアドレスを選択的に指定
して上記通話信号の読み出しを制御する制御メモ
リ（GM）とからなる。またハイウエイ制御メモ
リ（HM）は、上記制御メモリと同期してそのア
ドレスに書き込まれた情報に従つてクロスポイン
トスイツチを選択的にオン（導通）制御してい
る。
に入線H1，H2〜、Hmにそれぞれ設けられたチヤ
ンネル入替回路（TSS）１とハイウエイスイツチ
（Ｓ）２、そしてこのハイウエイスイツチの格
子、つまりクロスポイントスイツチをオン・オフ
制御するハイウエイ制御メモリ（HM）３とから
構成されている。チヤンネル入替回路１は音声通
話信号を所定のアドレスに一時記憶するバツフア
メモリ（BM）と、そのアドレスを選択的に指定
して上記通話信号の読み出しを制御する制御メモ
リ（GM）とからなる。またハイウエイ制御メモ
リ（HM）は、上記制御メモリと同期してそのア
ドレスに書き込まれた情報に従つてクロスポイン
トスイツチを選択的にオン（導通）制御してい
る。
このような交換機では、入線H1からのタイム
スロツトＰの通話信号は、TSS１の予め定められ
たアドレスＰに書き込まれ、対通話局に予えられ
たタイムスロツトｑにGMから読み出されるアド
レス情報Ｐによつて読み出される。そして同タイ
ムスロツトにオン制御されるクロスポイントスイ
ツチを介して上記したアドレス（チヤンネル）Ｐ
の通話情報は、入ハイウエイから出ハイウエイを
経て出線h2（タイムスロツトｑ）に出力される。
また逆に入線H2からのタイムスロツトｑの通話
信号はTSS１のBMに一時記憶されたのち読み出
されて出線h1（タイムスロツトｐ）に送出され
る。かくしてここに入線H1（出線h1）のタイムス
ロツトｐと、入線H2（出線h2）のタイムスロツト
ｑとが時分割交換されて、通話路が形成される。
スロツトＰの通話信号は、TSS１の予め定められ
たアドレスＰに書き込まれ、対通話局に予えられ
たタイムスロツトｑにGMから読み出されるアド
レス情報Ｐによつて読み出される。そして同タイ
ムスロツトにオン制御されるクロスポイントスイ
ツチを介して上記したアドレス（チヤンネル）Ｐ
の通話情報は、入ハイウエイから出ハイウエイを
経て出線h2（タイムスロツトｑ）に出力される。
また逆に入線H2からのタイムスロツトｑの通話
信号はTSS１のBMに一時記憶されたのち読み出
されて出線h1（タイムスロツトｐ）に送出され
る。かくしてここに入線H1（出線h1）のタイムス
ロツトｐと、入線H2（出線h2）のタイムスロツト
ｑとが時分割交換されて、通話路が形成される。
ところが上記交換機において通話路の増設をは
かる場合、局線（線・出線）の数に対応してTSS
１を増設し、GMの容量拡大をはかることは勿論
のこと、ハイウエイスイツチ（Ｓ）２の格子数を
上記局線数の２乗に比例して増設しなければなら
ない。この増設作業は非常に複雑で、且つ煩雑で
あり、従つて通話路の増設を簡易に行い得なか
た。
かる場合、局線（線・出線）の数に対応してTSS
１を増設し、GMの容量拡大をはかることは勿論
のこと、ハイウエイスイツチ（Ｓ）２の格子数を
上記局線数の２乗に比例して増設しなければなら
ない。この増設作業は非常に複雑で、且つ煩雑で
あり、従つて通話路の増設を簡易に行い得なか
た。
一方、第２図に示すように複数のハイウエイス
イツチ（S1，S2〜S8）２と、TSS１とを組み合せ
た時分割交換機がある。この交換機はクロスバス
イツチと同様な形式により、中央ジヤンクタ部分
のTSSによつて時分割交換を行うものである。と
ころがこの種のものでも通話路の増設にはTSSへ
の接続替えとハイウエイスイツチの拡大を要す
る。従つて通話路増設が困難であつた。
イツチ（S1，S2〜S8）２と、TSS１とを組み合せ
た時分割交換機がある。この交換機はクロスバス
イツチと同様な形式により、中央ジヤンクタ部分
のTSSによつて時分割交換を行うものである。と
ころがこの種のものでも通話路の増設にはTSSへ
の接続替えとハイウエイスイツチの拡大を要す
る。従つて通話路増設が困難であつた。
本発明は上記事情を考慮してなされたもので、
その目的とするところは、増設拡大の煩雑なハイ
ウエイスイツチを用いることなく時分割通話路を
構成し、上記通話路を構成する基本ユニツトを複
数個用いて相互接続することにより簡易に通話路
の増設を行い得る時分割通話路方式を提供して、
時分割交換機に絶大なる効果を奏しえんとするも
のである。
その目的とするところは、増設拡大の煩雑なハイ
ウエイスイツチを用いることなく時分割通話路を
構成し、上記通話路を構成する基本ユニツトを複
数個用いて相互接続することにより簡易に通話路
の増設を行い得る時分割通話路方式を提供して、
時分割交換機に絶大なる効果を奏しえんとするも
のである。
以下、図面を参照して本発明の一実施例を説明
する。
する。
第３図は基本構成を示すもので、複数の入線１
１からの通話信号を時分割多重化する多重化回路
（マルチプレクサ）１２、チヤンネル入替回路
（TSS）１３、TSS１３の出力を複数の出線１４
に分配する分配回路（デマルチプレクサ）１５に
より基本ユニツトが構成されている。ここでは第
１の基本ユニツトＡに対して第２の基本ユニツト
Ｂを接続して、通話路の増設をはかつている。即
ち、基本回路ユニツトＡ（Ｂ）において、前記し
た各入線１１はそれぞれ多重度ｍの時分割入力の
ハイウエイを形成している。これらの各入線１１
を介して入力されるｎ個のチヤンネルの通話信号
は、上記各チヤンネルを一単位として多重化回路
１２によつて時分割多重化されている。従つて多
重化出力はｎ×ｍなる多重度となる。そして上記
多重化信号は各チヤンネルに対応してTSS１３の
バツフアメモリ（BM）のアドレスに順次書き込
まれる。このBMからの信号読み出しは前記した
第１図に示すTSS１と同様に制御メモリ（GM）
に書き込まれたアドレス情報に従つて選択的に指
定されて行なわれ、ここにチヤンネルの入替がな
される。このチヤンネルの入替がなされて各チヤ
ンネルのタイムスロツト変更がなされた信号は分
配回路１５に入力され、前記多重化回路１２に同
期したタイムスロツトタイミングで複数の出線
（時分割多重化出力ハイウエイ：ｎ本）にそれぞ
れ分配されて出力される。かくして例えば入線１
１から入力されたタイムスロツトｐ（チヤンネル
ｐ）の通話信号をタイムスロツトｑに出力し、チ
ヤンネルｑに相当した出線１４に分配することに
よつてチヤンネルｐとチヤンネルｑとの時分割交
換がなされた通話路が形成される。
１からの通話信号を時分割多重化する多重化回路
（マルチプレクサ）１２、チヤンネル入替回路
（TSS）１３、TSS１３の出力を複数の出線１４
に分配する分配回路（デマルチプレクサ）１５に
より基本ユニツトが構成されている。ここでは第
１の基本ユニツトＡに対して第２の基本ユニツト
Ｂを接続して、通話路の増設をはかつている。即
ち、基本回路ユニツトＡ（Ｂ）において、前記し
た各入線１１はそれぞれ多重度ｍの時分割入力の
ハイウエイを形成している。これらの各入線１１
を介して入力されるｎ個のチヤンネルの通話信号
は、上記各チヤンネルを一単位として多重化回路
１２によつて時分割多重化されている。従つて多
重化出力はｎ×ｍなる多重度となる。そして上記
多重化信号は各チヤンネルに対応してTSS１３の
バツフアメモリ（BM）のアドレスに順次書き込
まれる。このBMからの信号読み出しは前記した
第１図に示すTSS１と同様に制御メモリ（GM）
に書き込まれたアドレス情報に従つて選択的に指
定されて行なわれ、ここにチヤンネルの入替がな
される。このチヤンネルの入替がなされて各チヤ
ンネルのタイムスロツト変更がなされた信号は分
配回路１５に入力され、前記多重化回路１２に同
期したタイムスロツトタイミングで複数の出線
（時分割多重化出力ハイウエイ：ｎ本）にそれぞ
れ分配されて出力される。かくして例えば入線１
１から入力されたタイムスロツトｐ（チヤンネル
ｐ）の通話信号をタイムスロツトｑに出力し、チ
ヤンネルｑに相当した出線１４に分配することに
よつてチヤンネルｐとチヤンネルｑとの時分割交
換がなされた通話路が形成される。
さて、このようにして時分割交換を行う基本ユ
ニツトＡに対して基本ユニツトＢは次のように接
続される。即ち、基本ユニツトＡの出線１４のう
ちの一つを基本ユニツトＢの入線１１の一つに接
続し、同時に基本ユニツトＢの出線１４の一つを
基本ユニツトＡの入線１１に接続する。このよう
な相互接続によれば、基本ユニツトＡ側の入線１
１からの通話信号は、TSS１３による時分割交換
を受けて同ユニツトＡ側の出線１４へ、あるいは
基本ユニツトＢ側の入線１１へ送られる。この基
本ユニツトＢにおいては、上記ユニツトと同様に
してTSS１３により時分割交換を行つてその出線
１４に通話信号を出力する。また同様に基本ユニ
ツトＢ側の入線１１より入力された通話信号も
TSS１３による時分割交換によつてユニツトＡ
側、あるいはユニツトＢ側の出線１４に選択的に
出力される。
ニツトＡに対して基本ユニツトＢは次のように接
続される。即ち、基本ユニツトＡの出線１４のう
ちの一つを基本ユニツトＢの入線１１の一つに接
続し、同時に基本ユニツトＢの出線１４の一つを
基本ユニツトＡの入線１１に接続する。このよう
な相互接続によれば、基本ユニツトＡ側の入線１
１からの通話信号は、TSS１３による時分割交換
を受けて同ユニツトＡ側の出線１４へ、あるいは
基本ユニツトＢ側の入線１１へ送られる。この基
本ユニツトＢにおいては、上記ユニツトと同様に
してTSS１３により時分割交換を行つてその出線
１４に通話信号を出力する。また同様に基本ユニ
ツトＢ側の入線１１より入力された通話信号も
TSS１３による時分割交換によつてユニツトＡ
側、あるいはユニツトＢ側の出線１４に選択的に
出力される。
このように本発明に係る通話路方式によれば、
基本ユニツト間の出線と入線との少くとも一組の
相互接続によつて簡易に通話路の増設を行い得
る。一般的にはｎ本の通話路を有する基本ユニツ
トを（ｋ＋１）組用いることにより、最大（ｎ−
１）×ｋ本の通話路を構成することができる。し
かも本方式では増設の煩雑なハイウエイスイツチ
を要せず、また必要通話路数に応じて基本ユニツ
トを増設するだけでよいので非常に容易である。
また特に増設に際してTSS１３の構成を格別に変
更する必要もないので増設作業が簡易である。
基本ユニツト間の出線と入線との少くとも一組の
相互接続によつて簡易に通話路の増設を行い得
る。一般的にはｎ本の通話路を有する基本ユニツ
トを（ｋ＋１）組用いることにより、最大（ｎ−
１）×ｋ本の通話路を構成することができる。し
かも本方式では増設の煩雑なハイウエイスイツチ
を要せず、また必要通話路数に応じて基本ユニツ
トを増設するだけでよいので非常に容易である。
また特に増設に際してTSS１３の構成を格別に変
更する必要もないので増設作業が簡易である。
第４図は本発明の他の実施例を示すものであ
り、４つの基本ユニツトＡ，Ｂ，Ｃ，Ｄを相互接
続したものである。この場合、入線と出線とは最
大３回のTSSによる時分割交換を受けて接続さ
れ、従つて前記第３図に示すものと同様に機能す
ることは明白である。
り、４つの基本ユニツトＡ，Ｂ，Ｃ，Ｄを相互接
続したものである。この場合、入線と出線とは最
大３回のTSSによる時分割交換を受けて接続さ
れ、従つて前記第３図に示すものと同様に機能す
ることは明白である。
尚、本発明は上記実施例に限定されるものでは
ない。即ち、各基本ユニツトにおける入線の多重
化数（通話路数）は仕様に応じて定ればよいもの
であり、基本ユニツトの数も適宜定めればよい。
また実施例では、各入線（出線）の通話信号自体
が多重化されたものであるとして説明したが特に
限定されない。つまり各入（出）線がそれぞれ各
別のチヤンネルを構成するものであればよい。ま
た実際には、各基本ユニツトの作動タイミングを
TSSにおける時分割交換処理時間に応じて定める
ことは云うまでもない。更には各ユニツト間の相
互接続形態も限定されないことは勿論のことであ
り、要するに本発明はその要旨を逸脱しない範囲
で種々変形して実施することができる。
ない。即ち、各基本ユニツトにおける入線の多重
化数（通話路数）は仕様に応じて定ればよいもの
であり、基本ユニツトの数も適宜定めればよい。
また実施例では、各入線（出線）の通話信号自体
が多重化されたものであるとして説明したが特に
限定されない。つまり各入（出）線がそれぞれ各
別のチヤンネルを構成するものであればよい。ま
た実際には、各基本ユニツトの作動タイミングを
TSSにおける時分割交換処理時間に応じて定める
ことは云うまでもない。更には各ユニツト間の相
互接続形態も限定されないことは勿論のことであ
り、要するに本発明はその要旨を逸脱しない範囲
で種々変形して実施することができる。
以上説明したように本発明に係る通話路方式
は、複数の入線からの信号を多重化する多重化回
路と、多重化信号のタイムスロツトを入替えるチ
ヤンネル入替回路と、この出力を分配する分配回
路とを基本ユニツトとし、複数の基本ユニツト間
を相互に接続して通話路を増設するようにしたも
のである。従つて通話路の増設が非常に簡易で且
つ容易であり、時分割交換機に適用して絶大なる
効果を奏する。
は、複数の入線からの信号を多重化する多重化回
路と、多重化信号のタイムスロツトを入替えるチ
ヤンネル入替回路と、この出力を分配する分配回
路とを基本ユニツトとし、複数の基本ユニツト間
を相互に接続して通話路を増設するようにしたも
のである。従つて通話路の増設が非常に簡易で且
つ容易であり、時分割交換機に適用して絶大なる
効果を奏する。
第１図および第２図はそれぞれ従来方式を適用
した時分割交換機の一例を示す図、第３図は本発
明方式の一実施例を適用して構成された時分割交
換機の要部構成図、第４図は第３図に示す交換機
の応用例を示す図である。 １１…入線（時分割入力ハイウエイ）、１２…
多重化回路（マルチプレクサ）、１３…チヤンネ
ル入替回路（TSS）、１４…出線（時分割出力ハ
イウエイ）、１５…分配回路（デマルチプレク
サ）。
した時分割交換機の一例を示す図、第３図は本発
明方式の一実施例を適用して構成された時分割交
換機の要部構成図、第４図は第３図に示す交換機
の応用例を示す図である。 １１…入線（時分割入力ハイウエイ）、１２…
多重化回路（マルチプレクサ）、１３…チヤンネ
ル入替回路（TSS）、１４…出線（時分割出力ハ
イウエイ）、１５…分配回路（デマルチプレク
サ）。
Claims (1)
- 【特許請求の範囲】 １ 複数の入線からの通話信号を時分割多重化す
る多重化回路と、この時分割多重化された信号の
タイムスロツトを入替えるチヤンネル入替え回路
と、このチヤンネル入替え回路の出力を複数の出
線に分配する分配回路とを具備してなる複数の基
本ユニツトを用い、 これらの同じ構成からなる複数の基本ユニツト
間の入線の一部と出線の一部とをそれぞれ相互に
接続し、任意の基本ユニツトからの出力を他の基
本ユニツトに入力させて時分割交換に供される通
話路を増設してなることを特徴とする時分割通話
路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7450579A JPS55166393A (en) | 1979-06-13 | 1979-06-13 | Time-division channel system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7450579A JPS55166393A (en) | 1979-06-13 | 1979-06-13 | Time-division channel system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55166393A JPS55166393A (en) | 1980-12-25 |
| JPS6121036B2 true JPS6121036B2 (ja) | 1986-05-24 |
Family
ID=13549236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7450579A Granted JPS55166393A (en) | 1979-06-13 | 1979-06-13 | Time-division channel system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55166393A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261288A (ja) * | 1984-06-08 | 1985-12-24 | Meisei Electric Co Ltd | 時分割スイツチのチヤンネル拡張方法 |
-
1979
- 1979-06-13 JP JP7450579A patent/JPS55166393A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| INTERNATIONAL SWITCHING SYMPOSIUM=1976 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55166393A (en) | 1980-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4257119A (en) | PCM switching system for wide and narrow band signals | |
| US4162375A (en) | Time-divison multiplex switching network with spatial switching stages | |
| CA2069240C (en) | Switching network for switching channels | |
| KR890009131A (ko) | 전기통신 디지탈 교환장치 | |
| JPS63193687A (ja) | スイッチング装置 | |
| US4680752A (en) | Time switch in a time division switching network | |
| JPS6121036B2 (ja) | ||
| US6680939B1 (en) | Expandable router | |
| JPH02305132A (ja) | フレキシブルマルチプレクサ | |
| CA2256097A1 (en) | Timeslot interchange network | |
| CA1224864A (en) | Modular space stage arrangement for a t-s-t digital switching system | |
| JPS5852395B2 (ja) | 時分割通話路予備切替装置 | |
| JPS637520B2 (ja) | ||
| JPH04277952A (ja) | クロスコネクト装置 | |
| US4392223A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
| JPH03253199A (ja) | タイムスロット変換回路 | |
| JP2513422B2 (ja) | 時分割通話路網構成方式 | |
| JPS6079896A (ja) | 通話路接続方式 | |
| US4520478A (en) | Space stage arrangement for a T-S-T digital switching system | |
| JPH05103356A (ja) | 空間スイツチ回路 | |
| JPH10304408A (ja) | クロスコネクト装置 | |
| JPH0120584B2 (ja) | ||
| JPH05502354A (ja) | フレキシブルマルチプレクサのための方法および装置 | |
| SE7501721L (ja) | ||
| JPH1146171A (ja) | 時分割多重化信号分離装置 |