JPS6180994A - 通信用スイツチングシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は複数のポート間での通信を提供するスイッチ
ングシステム、特に時分割多重の技術により信号が上記
ポート間で交換されるように各ポートに共通なバスを有
するスイッチングシステムに関する。

［発明の技術的背景］ 種々のスイッチングネットワークが、複数の線路間での
ディジタル信号およびアナログ信号のいずれか一方の高
速スイッチングを行なうために提案された。各ネットワ
ークに接続される線路、および伝送されるデータの数が
増加されたため、これらのシステムはますます複雑にな
ってきた。その上、処理すべき情報の量が、個々のネッ
トワークの限界容量に接近してきたため、システム内部
での通信が頻繁に渋滞するようにもなってきた。

次に示す各米国特許は、これらの問題のいくつかを明確
にし、種々の解決法を提案した。

米国特許第３，６９４，５８０号は、２つの時分割多重
バスをデータ転送手段として用いる典型的なスイッチン
グシステムを示している。バス上のＰＣＭ信号は各フレ
ームに分割され、各フレームは８ビット間隔の複数のチ
ャンネルから構成される。このビット間隔はさらにミニ
ビット間隔に分割される。通信の渋滞を回避するために
ミニビットを遅延させることにより、特定のフレームの
いくつかのミニピットの内容が交換される！！雑な構成
によって、これらのミニピットに含まれる情報は、ある
バスから他のバスへ個々に転送される。メモリは各ビッ
トのトラックを確保しておくために用いられる。

米国特許第３，７４０，４８３号は、あるネットワーク
のステージから次のステージへ、フレームが伝達する時
、フレーム中の種々のタイムスロットが入替えられるス
イッチングネットワークに関するものである。特定のビ
ットストリームは線路Ａから線路Ｂへ進行するので、こ
れは空間スイッチングと時間スイッチングの両方に従属
する。しかし、全２重通信においては、対応するビット
ストリームは線路Ｂから線路Ａへも進行する。この２つ
のバスは相補的に用いられているので、どの２つの線路
間においても、どちらかの方向のビットストリームの入
替えを制御するための１つの制御ワードを有するＩＩＩ
　ｔｌｌ用メモリ、およびパイラテラルタイムスロット
交換器を用いることによって、冗長度を抑圧したもので
ある。

米国特許第３，７８７，６３１号は、ＩＩ　Ｉ！１時分
割スイッチングネットワークによって相互接続された複
数のステーションから構成されるシステムを示している
。各伝送の開始時において、各ステーションは制御ネッ
トワークからのタイムスロットを要求する。ネットワー
クの中実装置は、フレームの中の最初のおいているタイ
ムスロットを検出し、タイムスロットを要求しているス
テーションにこのタイムスロットを割当てる。各ステー
ションは実際には、ネットワークの中実装置における種
々の計算のための遅れを補償するために、指定されたタ
イムスロットの次のタイムスロットを利用する米国特許
第３，９２０，９１６号は、時分割多重によって、多数
の送信回路および受信回路を相互に接続するディジタル
スイッチングネットワークを示している。制御回路によ
って適切なタイムスロットが各送信／受信回路対に割当
てられる間、送信および受信記憶手段は、データを一時
的に蓄えるために用いられる。この送信記憶手段は、制
御回路によって指定されたどの順番にでもデータを送信
することができる。さらに、特別の２重通信回路が特定
の回路対間における両方向通信のために設けられている
。

［発明の目的コ この発明の目的は、最少限の数の装置で構成されるスイ
ッチングシステムを提供することであり、それによって
、故障箇所の発見が簡単になり、廉価なシステムを提供
することができるようにすることである。

さらに、この発明の目的は、アナログ信号またはディジ
タル信号を処理するために適用されるシステムを提供す
ることである。

この発明のさらにもう一つの目的は、構成が簡単であり
、効果的なタイムスロット入替え器を提供することであ
る。

この発明のその他の目的および特徴は、以下の記載によ
って明らかにされよう。

［発明の概要コ この発明に係るスイッチングシステムは、通信信号が送
信および受信される複数の通信ポートを備えている。こ
のスイッチングシステムの使用目的は、任意のポートか
ら他の任意のポートへ信号を選択的に転送することであ
る。これらの信号は（もし必要であれば適当な変換をし
た後に）例えばパルス符号化変調（ＰＣＭ）を用いて時
間多重形態で伝送（Ｔ×）バスに転送される。同様に、
受信（Ｒｘ　）バスからの全ての信号は、時間多重形態
でポートで受信される。パルス振幅変調（ＰＡＭ）のよ
うな他の変調形式も使用できる。

これらの通信ポートは、多くの形態をとることができる
。これらのポートは、加入者線路をスイッチングシステ
ムに接続する線路インターフェース回路、あるいはトラ
ンクをスイッチングシステムに接続するトランク線路イ
ンターフェース回路であってもよい。この通信ポートは
、各スイッチングシステムを直接相互接続するジャンフ
タであってもよい。

各ポートは、制御装置によって指定されたタイムスロッ
トの間でだけ、伝送バスおよび受信バスにアクセスする
。伝送バス上の信号は遅延され、受信バスに転送される
ので、指定されたタイムスロット期間中に受信バスにア
クセスした時に、これらの信号は適当なポートによって
受信される。

このことは、フレーム時間の２分の１だけ伝送バスを遅
延させてからこの信号を受信バスへ送ることによって達
成される。相互に通信を行なう各通信ポートに割当てら
れた各タイムスロット間には、フレーム時間の２分の１
の間隔がある。フレーム時間は、特定のポートがバスに
アクセスする最初のタイムスロットと次にアクセス可能
なタイムスロットとの間の時間である。

［実施例１ 第３図は、典型的な従来のスイッチングシステムを示す
ものである。このシステムは、ディジタル交換器ＩＴＴ
１２４０型として知られているものであり、このシステ
ムは、米国特許第４，２０１，８９１号、第４，２９３
，９４６号および第４，３１７，９６２号各明細書なら
びに、エレクトリ力ルコミュニケーシミン（ｅｌｅｃｔ
ｌｉｃａｌ　ｃｏｍｍｉｎｉｃａむ１ｏｎ）　１９８１
年、第５６巻’７２３　、１３５頁から１６０頁に詳細
に記載されている。このシステムを選択した理由は、こ
の発明に対して容易に適応することができるためである
。

簡単に言えば、このシステムは加入者線路１．２・・・
Ｎに対してそれぞれ接続された複数の線路インターフェ
ース回路１２，１４．１８から構成されるものである。

この図では、説明のために加入者線路回路を用いている
が、この加入者線路回路はトランク回路、ジャンフタ等
で置換できることが理解されよう。これらの回路からの
各信号は、ＰＣＭ伝送（Ｔｘ　）バス２０に伝送され、
データは、ＰＣＭ受信（Ｒｘ　）バス２２から受信され
る。時分割多重通信方式が利用され、タイムフレームは
、Ｘ。

あるいはそれ以上のタイムスロットに分別される。

制御用マイクロプロセッサ２４は、各線路インターフェ
ース回路にタイムスロットを割当てるために用いられて
いる。特定のインターフェース回路に割当てられたタイ
ムスロット期間中に、この回。

路は伝送バスと受信バスの両方に対して同時にアクセス
する。制御用マイクロプロセッサ２４は、他の回路にア
クセスを要求している各インターフェース回路を最初の
有効タイムスロットに割当てる。したがって、どの与え
られた時間においても各スロットの位置がランダムとな
る。この制御用マイクロプロセッサは、指定されたタイ
ムスロットの情報を、制御バス２８を介してストローブ
発信器２６に送信する。このストローブ発信器は、適切
なタイムスロット期間中に各々の線路インターフェース
回路が上記バスにアクセスすることを可能にする制御信
号を出力する。

第２図は典型的な３２スロツトのタイムフレームを示す
ものであって、いくつかのインターフェースが、選択さ
れた各々のスロットに割当てられている。これらのスロ
ットの中の２つ（例えば、０および１６）は、制御ｌｌ
１機能のために通常用いられ、インターフェースには割
当てられない。これらのスロットはｎａとして表示され
ている。第２タイムスロットにおいてインターフェース
１３は両方のバスにアクセスすることができ、第３タイ
ムスロットにおいては、インターフェース２５がアクセ
スすることができる。また、他のタイムスロットにおい
ても同様である。しかし、もしインターフェース１３（
タイムスロット２）がインターフェース７（タイムスロ
ットθ）とデータを交換するならば、伝送バスの第２ス
ロツトからのデータは、受信バスの第６タイムスロット
に位置させなければならず、また、この反対の場合も同
様である。これは、第３図に示されるような相互接続さ
れたされた読み出し／書込みＩＩＩ　Ｉｆｆ論理回路３
０とＰＡＭ３２とを具備した複雑なスイッチングシステ
ムによって達成される。

この発明は、小型のシステム、すなわち加入者線路が２
００本までのシステムのためになされたもので、この発
明の一実施例であり、以下に説明する第１図に示される
ようなシステムを用いるならば、複雑なスイッチングシ
ステムおよびタイムスロット相互変換器は必要とされな
くなる。

この発明の動作原理は、第１図および第４図に示されて
いる。複数の線路１，２・・・Ｎは、各通信ポート１０
２，１０４，１０８にそれぞれ接続されている。これら
の通信ポートの各々は、受信バスおよび送信バスにそれ
ぞれ接続するための入力ポート１０３および出力ポート
１０５を有している。この通信ポートとは、加入者線路
、トランク線路あるいは他のスイッチングシステムとの
インターフェースを行なうための既に知られている多く
のインターフェース装置の一つを表わすものであると理
解されたい。このシステムに接続される線路の実際の数
は呼酋（トラヒック）操作能力、タイムスロットの数、
送信バスおよび受信バスの伝送速度によって決定される
。

各々の線路からの信号は、これらの通信ポートによって
伝送バス１１０に転送される。各々の線路への信号は、
これらの通信ポートによって受信バス１１２から転送さ
れたものである。制御用マイクロプロセッサ１１４は、
低速度制御バス１１６で適応する信号をストローブ発信
器１１８に送信する。このストローブ発信機は、通信ポ
ート１０２　、１０４・・・１０８のための制御信号５
１１．、　ｎを、適合するタイムスロットの間で次々に
発生する。

制御信号に応じて、これらの通信ポートは、伝送バスお
よび受信バスの両方にアクセスする。第１図は、全ての
通信ポートに対して制御信号を提供する単一のストロー
ブ発信器を示すものである。背面の配線を保護するため
に、各々の通信ポートに対して別個のストロボ発信器を
備えることも可能である。このような場合には、制御バ
ス１１６は個々の通信ポートに向けて配線されるように
なっている。

しかしながら複雑なスイッチングシステムの代わりとし
て、フレーム時間の２分の１に等しい時間の遅延を提供
するために適用される簡単な遅延回路１２０を介して、
伝送バス１１０は受信バス１１２に接続される。もしフ
レームがＴ秒であるならば遅延回路１２０はＴ／２秒の
遅延時間を発生することになる。この遅延回路の効果は
、伝送バスおよび受信バス上のスロットに信号が現われ
る全ての時間の関係を一定にすることである。マイクロ
プロセッサ１１４は、Ｔ／２秒あるいはフレーム時間の
２分の１だけ時間差のあるタイムスロットで接続される
べき２つのポートを割当てるために適応される。

第４図は、１フレーム当り３２タイムスロットであり、
ポート　３（発呼）がポート　１０との接続を要求する
場合を示すものである。ポート３が最初の有効スロット
、例えばスロット５に割当てられた場合、ポート　１０
　　（受呼）は、タイムスロット５から２分の１フレ一
ム時間遅れたタイムスロットに割当てられる。このよう
に、ポート３からの信号Ｓ３は、タイムスロット５の期
間に伝送バス１１０に伝送され、２分の１フレ一ム時間
遅延された後、タイムスロット２１で受信バス１１２に
伝送される。そして、ポート１０（受呼）は動作され、
信号Ｓ３を受信する。同様に、ポート１０（受呼）から
の信号Ｓ１０は、スロット２１中に伝送バス１１０に伝
送され、ポート３　（発呼）が、受信バス１１２を介し
てポート１０からの信号Ｓ１０を受信することが再び可
能となった時、この信号８１０は２分の１フレ一ム時間
あるいは１６タイムスロット遅延され、次のフレームの
タイムスロット５で受信バス１１２に伝送される。同時
に、ポート３は伝送バス１１０に新しい信号を伝送する
。

重要なことは、フレームが各バスの間を自動的に巡回す
ることによって、ポート３とポート１０との間の情報が
自動的に双方向で伝送されることである。上記の例にお
いては、ポート１０からの情報はポート３に伝送される
。このような全２重通信は、第１図のシステムによって
提供される。

遅延回路１２０は非常に簡単な装置であって、例えば、
バス１１０からバス１１２ヘデータを単に直列にシフト
するだけのＸ／２ビツトの直列式シフトレジスタで構成
することができる。

上記したように、これらの通信ポートは加入者線路イン
ターフェース回路である。典型的な線路インターフェー
ス回路の詳細は、第５図に示されている。このポートは
、バッファステージ１３０および２線／４線変換のため
のハイブリッド変成器ネットワーク１３２から構成され
る。図に示されるように、一対の受信線１３４および一
対の伝送線１３６は、ハイブリッドネットワーク１３２
とＡ／ＤＤ／Ａ変換器１３８との間に接続されている。

この変換器は、伝送線１３６から入力される線路１から
のアナログ信号をＰＣＭ符号化されたディジタル信号に
変換する。そして、この変換された信号はスイッチ１４
２を介して伝送バス１１０に転送される同様に、受信バ
ス１１２からのＰＣＭディジタル信号は、スイッチ１４
２に受信され、それから線路回路に伝送される。このデ
ィジタル信号は、この線路回路でアナログ信号に変換さ
れ、受信線１３４を介してアナログ加入者線路に伝送さ
れる。Ａ／ＤＤ／Ａ変換器１３８のような変換器は、よ
く知られた技術であって、米国特許第４．１６１　、’
６３３号および第４，２７０，０２７号明細書に記載さ
れている。この変換器は、ＰＣＭ符号化された信号の代
わりに、ＰＡＭ符号化された信号に変換するためにも用
いられる。バッファ１３０．変換器１３８．リングリレ
ー１４０およびスイッチ１４２は、制御バス１１６から
制御信号を受信する制御回路１４４から、適合する制御
信号を受信する。

リング信号は、制御用マイクロプロセッサからの適合す
る信号によりリングリレー１４０が動作することによっ
て、加入者線路上に発生される。

第６図は、ディジタル加入者線路のための線路インター
フェース回路を示すものである。この回路２０２は、バ
ッファ２０４および２線／４ｔｍ変換のためのハイブリ
ッド変成器ネットワーク２０６を有している。一対の伝
送線２０８は、加入者線路から第１直列／並列変換レジ
スタ２１０へ着信信号を運ぶために用いられる。伝送線
２０８は、着信ディジタル信号のりＯツク同期を決定す
るために備えられている回路２１２にも接続されている
。レジスタ２１０からの各信号は、再生されたクロック
同期を用いている第１ラツチ２１４へ、同期して運ばれ
るシステム制御回路２１５は、制御用マイクロプロセッ
サからの信号を、制御バス１１６を介して受信するもの
で、この制御回路２１５は、ラッチ２１４から第２ラツ
チ２１６へデータを転送するために用いられている。こ
れらのラッチ２１４および２１６は、ディジタル加入者
線路とスイッチングネットワークとの間の位相変化を補
償するために用いられている。

ラッチ２１６からのデータは、並列／直列変換シフトレ
ジスタ２１８へ転送され、そして、このシフトレジスタ
２１８によって、データは伝送バス１１０に送られる。

同様に、受信バス１１２からのＰＣＭ信号は、直列／並
列変換シフトレジスタ２２２に転送される。このシフト
レジスタ２２２からのデータは、システム制御回路２１
５に従って、第３ラツチ２２４に転送される。制御回路
２１５からの制御信号に従って、ラッチ２２４からのデ
ータは、第４ラツチ２２６に転送され、そしてラッチ２
２６から第２の並列／直列変換シフトレジスタ２２８へ
転送されるこのレジスタ２２８からのデータ送信信号は
、受信線２３０を介してハイブリッド変成器２０６に転
送され、そして加入者線路に戻る。伝送バスに信号を転
送するため、および受信バスから信号を受信するために
必要なスイッチ機能あるいはストローブ機能は、信号を
シフトアウトあるいはシフトインさせるラッチと関連す
る制御回路２１５によって達成される。

ここに記載されたスイッチングシステムは、私設交換器
のような比較的小規模のディジタルシステムに適するも
のである。種々の補助的様能を行なうために種々の回路
を設けることができる。例えば、４００　Ｎ！信号発信
器は、伝送バスの第０スロツトに供給される信号源とし
て用いられる。このスロットあるいはチャンネルは、呼
出し経過信号（発信音９話中音、呼出し音など）を発生
させるために用いられる。例えば、通話中の呼出し信号
（話中音）は、ある線路が第２線路にアクセスした時、
この第２線路が既に使用中であった場合はいっても発生
されるようになっている。このような場合において、こ
の第１線路は、上記４００−信号を受信するために、受
信バスのスロット１６（フレームが３２スロツトのシス
テムにおいて）割当てられるようになっている。所望の
呼出し経過信号を発生させるための割当てられたタイム
スロットにおけるリズム音は、マイクロプロセッサ１１
４によって決定される速度で、線路インインターフェー
ス回路１０２，１０４，１０８が周期的に動作および非
動作することによって簡単に発生される。

備え付けられる他の回路は、呼出し信号回路。

呼出し音回路、ダイアルパルス信号と多週波信号のどち
らかを検出する回路等である。これらの回路は、このよ
うな技術分野おいてよく知られているものであるので、
さらに詳しい説明は省略するさらに、この技術分野にお
ける熟練した技術者は特許請求の範囲に記載された技術
的範囲から離脱することなしに、他の種々の変形を行な
うことができよう。

【図面の簡単な説明】

第１図はこの発明に係るネットワークの構成を示す図、
第２図は第３図のネットワークのために割当てられた典
型的な時分割多重フレームスロットを示す図、第３図は
従来のディジタルスイッチングネットワークを概略的に
示す図、第４図は第１図のシステムのために割当てられ
た典型的な時分割多重フレームスロットを示す図、第５
図はアナログ加入者線路のためのインターフェース回路
を詳しく示す図および第６図はディジタル加入者線路の
ためのインターフェース回路を詳しく示す図である。 １０２　、１０４．１０８・・・通信ポート、１０３・
・・受信ポート、１０５・・・送信ポート、１１０・・
・伝送バス、１１２・・・受信バス、１１４・・・制御
用マイクロプロセッサ、１１６・・・制御用バス、１１
８・・・ストローブ発信器、１２０・・・遅延回路。

Claims (16)

【特許請求の範囲】
1. （１）複数の線路に対して選択的に相互接続するための
   通信用スイッチングシステムにおいて、フレームを定め
   ている各タイムスロットの 繰返しにおける複数の着信信号を伝達するための伝送バ
   スと、 上記タイムスロットの繰返しにおける上記 多数の信号を転送するための受信バスと、 選択されたスロットの期間に、上記伝送バ スおよび受信バスに対して同時にアクセスするために、
   上記各線路に対する通信ポートと、 上記通信ポートの各々に選択されたスロッ トを割当てるため、およびそれぞれの通信ポートを選択
   されたスロット期間に動作させるための制御手段と、お
   よび 上記伝送バス上の上記着信信号をフレーム 時間の２分の１遅延させるため、および伝送バスから受
   信バスへこの遅延された着信信号を転送することによっ
   て、上記受信バス上に送信信号を発生させるための転送
   手段とを具備する通信用スイッチングシステム。
2. （２）２つの相互接続された線路に適合する各通信ポー
   トは、上記制御手段によって、フレーム時間の２分の１
   の間隔を有する各タイムスロットに割当てられる特許請
   求の範囲第１項記載のシステム。
3. （３）着信信号および送信信号はＰＣＭ信号である特許
   請求の範囲第１項記載のシステム。
4. （４）着信信号および送信信号はＰＡＭ信号である特許
   請求の範囲第１項記載のシステム。
5. （５）上記通信ポートは上記加入者線路上のアナログ信
   号に適応する特許請求の範囲第１項記載のシステム。
6. （６）上記通信ポートは上記加入者線路上のディジタル
   信号に適応する特許請求の範囲第１項記載のシステム。
7. （７）上記転送手段は直列／並列変換シフトレジスタを
   具備している特許請求の範囲第１項記載のシステム。
8. （８）各々の着信信号に割当てられたタイムスロットに
   おける複数の着信信号を伝達するための伝送バスと、タ
   イムスロットにおける上記複数の信号を伝達するための
   受信バスとを備えることにより複数の線路を相互に接続
   し、上記タイムスロットはフレームを構成している通信
   用スイッチングシステムにおいて、 上記伝送バス上の上記着信信号をフレーム 時間の２分の１遅延させるため、および送信信号を発生
   させるために、遅延された着信信号を伝送バスから受信
   バスへ転送するための転送手段と、および 相互接続された線路のタイムスロット間に フレーム時間の２分の１の間隔があるように、上記線路
   に割当てられたタイムスロット期間中に、上記線路を上
   記伝送バスおよび受信バスに対してアクセスさせるため
   の手段とを具備する通信用スイッチングシステム。
9. （９）上記伝送バスおよび受信バス上の上記着信信号お
   よび送信信号は、ＰＣＭ信号であり、上記転送手段は、
   １フレーム当りのタイムスロットの数Ｘの２分の１の数
   の直列セルから成るシフトレジスタを有している特許請
   求の範囲第８項記載のシステム。
10. （１０）通信ポート間、すなわち線路間における各信号
    のスイッチング方法において、 第１通信ポートに第１タイムスロットを割 当て、および第１通信ポートに対して双方向通信を行な
    うべき第２通信ポートに第２タイムスロットを割当て、
    複数のタイムスロットが１フレームを定め、上記第１タ
    イムスロットと第２タイムスロットの間にはフレーム時
    間の２分の１の間隔があるようにするステップと、 上記ポートに割当てられたタイムスロット 期間中に、上記通信ポートからの信号を伝送バスに送る
    ステップと、 上記伝送バス上の着信信号をフレーム時間 の２分の１遅延し、上記遅延された信号を受信バスに転
    送するステップと、および 上記通信ポートに割当てられたタイムスロ ット期間中に、上記受信バスから上記通信ポートへ信号
    を送るステップとから成る信号スイッチング方法。
11. （１１）複数の通信ポート間における各信号のスイッチ
    ング方法において、 相互に双方向通信を行なうべき第１通信ポ ートと第２通信ポートの一対に対して、第１タイムスロ
    ットと第２タイムスロットの一対を割当て複数のタイム
    スロットが１フレームを定め、上記一対の第１タイムス
    ロットと第２タイムスロットの間にはフレーム時間の２
    分の１の間隔があるようにするステップと、 上記ポートに割当てられたタイムスロット 期間中に、上記通信ポートからの信号を伝送バスに送る
    ステップと、 上記伝送バス上の着信信号をフレーム時間 の２分の１遅延し、上記遅延された信号を受信バスに転
    送するステップと、および 上記通信ポートに割当てられたタイムスロ ット期間中に、上記受信バスから上記通信ポートへ信号
    を送るステップとから成る信号スイッチング方法。
12. （１２）各通信ポートが入力ポートおよび出力ポートを
    有している着信信号および送信信号を処理するための複
    数の通信ポートと、 上記出力ポートから着信信号を伝達するた めに、各々の出力ポートと共に動作する伝送バスと、 上記入力ポートへ送信信号を伝達するため に、各々の受信ポートと共に動作する受信バスと伝送バ
    ス上の上記着信信号を上記出力信号 を得るために受信バスに転送するため、および上記着信
    信号を予め定められた時間だけ遅延させるための転送手
    段と、 各通信ポートに制御信号を提供するために 各通信ポートに接続された制御手段を具備し、この制御
    手段は、 上記通信ポートが出力ポートおよび受信ポ ートを介して伝送バスおよび受信バスにアクセスするた
    めに制御信号に対応して動作し、上記制御信号が予め定
    められた時間間隔を有するタイムスロットの間で、相互
    に通信をかわすべき各通信ポートに選択的に出力される
    ことにより、第２通信ポートと通信をかわすべき第１通
    信ポートからの着信信号が、第１タイムスロット期間中
    に伝送バスに送られ、上記着信信号は予め定められた時
    間だけ遅延されて、送信信号として受信バスに転送され
    、第１タイムスロットから予め定められた遅延時間だけ
    経過した送信信号を受信するための第２タイムスロット
    期間中に、上記第２通信ポートは受信バスにアクセスす
    るようにすることを特徴とする通信用スイッチングシス
    テム。
13. （１３）制御手段は、通信ポートに対して制御信号シー
    ケンスを繰返し提供し、上記シーケンス期間はフレーム
    時間を定め、上記予め定められた時間間隔はフレーム時
    間の２分の１である特許請求の範囲第１２項記載のシス
    テム。
14. （１４）通信ポートの入力ポートおよび出力ポートは、
    上記受信バスおよび伝送バスに同時にアクセスする特許
    請求の範囲第１２項記載のシステム。
15. （１５）各通信ポートは入力ポートおよび出力ポートを
    有し、着信信号および送信信号を処理するための複数の
    通信ポートと、 上記出力ポートから着信信号を伝達するた めに、各出力ポートと共に動作する伝送バスと、上記入
    力ポートへ送信信号を伝達するため に、各入力ポートと共に動作する受信バスと、伝送バス
    上の上記着信信号を上記出力信号 を得るために受信バスに転送するため、および上記着信
    信号を予め定められた時間だけ遅延させるための転送手
    段と、 相互に通信をかわすべき一対の通信ポート に対して一対の制御信号を出力する制御手段とを具備し
    、この制御手段は、一対の各制御信号の間には予め定め
    られた時間間隔があり、着信信号および送信信号を伝送
    および受信するべき伝送バスおよび受信バスに対して同
    時にアクセスするために、上記通信ポートが制御信号に
    対応して動作されることを特徴とする通信用スイッチン
    グシステム。
16. （１６）信号が着信される線路から、複数の着信信号を
    伝達するための伝送バス、および信号が送信される線路
    へ、複数の送信信号を伝達するための受信バスを備える
    ことによって複数の線路を相互に接続する通信用スイッ
    チングシステムであって、上記伝送バスへおよび上記受
    信バスから、発呼線路および受呼線路が着信信号および
    送信信号を送信および受信する間、各発呼線路は別個の
    タイムスロットに、および各受呼線路も別個のタイムス
    ロットに割当てられ、信号が着信される線路のタイムス
    ロットにおいての伝送バス上の着信信号は受信バスに転
    送され、信号が送信される線路のタイムスロットに位置
    し、上記タイムスロットの総数が１フレームを定めるよ
    うな改良システムにおいて、 発呼線路と受呼線路のタイムスロット間に フレーム時間の２分の１の間隔を置く手段と、上記伝送
    バス上の着信信号をフレーム時間 の２分の１だけ遅延させ、その後上記着信信号を、上記
    着信信号が送信信号となる受信バスへ転送するための手
    段とを具備する通信用スイッチングシステム。