JPS62125797A - Ｐｃｍ回線接続装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＰＣＭ回線接続装置、特に回線個別信号方式と
分離共通線信号方式との何れの制御信号伝送も取扱う時
分割交換機のＰＣＭ回線接続装置に関する。

（従来の技術） 時分割交換機には通話路スイッチに複数の多重化ＰＣＭ
回線を分離化することなく収容し、多重化された各回線
を構成する８ビツトを単位としたタイムスロットごとに
、タイムスロット変換によシ交換接続するものが多用さ
れている。一方回線制御信号の局間送受のために、多重
化ＰＣＭ回線の各回線に回線制御信号を割込ませた回線
個別信号方式と、多重化ＰＣＭ回線の信号を妨げないよ
うに、回線制御信号に別口線を用いる分離共通線信号方
式との一方または両方が用いられていて、回線個別信号
方式では、一般に２４チャネルＰＣＭ回線の１フレーム
（８ビツトＸ２４＋１＝１９３ビツト）の１２フレーム
によυマルチフレームラ構成し、このマルチフレームの
第６と第１２フレーム中の各８ピント（各タイムスロッ
ト）の最下位ビットを回線制御信号の伝送用に盗用して
いる。

そこで回線個別信号方式用の回線に対し、交換機の通話
路スイッチと中継線との接続部に、多重化回線単位、例
えば２４チャネルＰＣＭ回線単位に、上記の機能を果す
ための信号挿入回路を持っだＰＣＭ回線接続装置を設け
、通話路スイッチ制御回路から別に送られる回線制御信
号を挿入送出している。なお相手局から送られた回線制
御信号は、トランク回路等で監視されるが、そのま＼通
信信号として転送される。

（発明が解決しようとする問題点） そこで、従来のＰＣＭ回線接続装置では、多重化ＰＣＭ
回線単位で回線個別信号方式用の回線が設定され、回線
単位での回線制御信号に用いられるビットの盗用の中止
制御を行なうことができず、またできても多重化回線単
位に人手を介してしか行なえない。このことは音声信号
の伝送には無視され得る僅の雑音を含む個別信号方式の
回線と、分離共通線信号方式により制御されて、６４に
ビット／秒のデータをトランスペアレントに伝送する回
線とを、同一の多重化ＰＣＭ回線上に乗せることができ
ないことに女り、音声信号とデータ信号を共に交換する
よりな交換機では、強い制約を受けるという問題点を有
していることになる。

本発明の目的は上記の問題点を除去し、交換機の中央制
御装置の指示に従って、回線個別信号方式に用いられる
ＰＣＭ多重化回線の回線ごとに、回線制御信号の挿入を
中止でき、６４にビット／秒のトランスペアレント回線
に変更できるＰＣＭ回線接続装置を提供することにある
。

（問題点を解決するだめの手段） 本発明のＰＣＭ回線接続装置は、回線個別信号方式に用
いられるＰＣＭ多重化回線を収容する回線接続装置にお
いて、出時分割交換機の中央制御装置から回線ごとに指
定される信号方式の切替情報を記憶する記憶回路と、こ
の記憶回路に記憶された切替情報に従って、その回線に
対応するタイムスロットに回線制御信号の挿入を中止す
るビット制御回路とを有して構成される。

この構成において、中央制御装置が相手交換局との間で
回線個別信号方式に用いている回線を、分離共通線信号
方式を用いる回線に切替えることを決定すると、中央制
御装置はこの回線を収容しているＰＣＭ回線接続装置に
、この回線の信号方式の切替情報を与える。そこでビッ
ト制御回路は記憶回路に記憶された切替情報に従って、
この回線のタイムスロットに回線制御信号を挿入してい
たゲートを閉じて、回線制御信号の挿入を中止させる。

（実施例） 以下、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明の一実施例のブロック図で、中継線が２
４多重化ＰＣＭ回線の場合を示している。

図において、中継線からの入線はバイポーラ・ユニポー
ラ変換回路（以下Ｂ／Ｕ）１を介し、フレームアライン
回路（以下ＦＡ）２を経て時分割交換機の入端子に接続
されている。一方この入端子と対となる出端子からの出
線が選択回路（以下５ＥＬ）３１に接続され、この５Ｅ
Ｌａｔには更に上記出入端子の制御回路から回線制御信
号が入力され、さらにフレームバタン発生回路（以下Ｆ
ＰＧ）５の出力も入力されといる。またこの５ＥＬ３１
は制御回路（以下ＣＬＴ）３２によシ制御されるゲート
回路から出来ていて、５ＥＬ３１とＣ’ｌ’Ｌ３２とに
よりビット制御回路（以下ＢＣＯＮＴ）３に構成してい
る。なおまた回線に対応する２４ビツトからなるレジス
タ（以下几Ｇ）６１が設けられ、ＲＧ６１には中央制御
装置から入力を受ける書込回路（以下ＷＴ）６２と、記
憶内容を周期的に読出して出力をＣＴＬ３２に与える読
出回路（以下ＲＤ）６３とが接続されて記憶回路（ＭＥ
Ｎ）ｉ構成している。一方８ＥＬ３１の出力はユニポー
ラ・バイポーラ変換回路（以下Ｕ／Ｂ）４を介して中継
線に送出される。なお、ＦＡ２．ＦＰＧ５．ＣＴＬ３２
およびＲＤ６３には交換機の時分割スイッチからフレー
ムおよびビット同期信号が与えられている。

第２図は第１図に用いられる２４多１化ＰＣＭ回線上の
フレーム構成図で、第２図ｔａ）は回線に対応するタイ
ムスロットで８ピントで構成されている。第２図ｆｂｌ
はフレームの構成図で、１ビツトのフレームハターン用
ピットと２４タイムスロツトとで構成され、フレーム長
は１２５マイクロ秒となっている。第３図（ｃｌは１２
フレームで１マルチフレームを構成していることを示し
ている。また、回線個別信号方式では、このマルチフレ
ームの第６と第１２フレームの各タイムスロットの最下
位ビット（一般に第８ビツト目）が回線制御信号として
用いられる。

以下、第２図を参照して第１図の動作の説明を進める。

先ず２４多重化ＰＣＭ回線の何れの回線も、このＰ　Ｃ
Ｍ回線本来の回線個別信号方式として用いられていると
きは、中央制御装置から何らの回線の切替情報が与えら
れていす、ＲＤ６３は常に例えば゛Ｏｐｒ出力を送出し
ている。そこでＣＴＬ３２は与えられている周期信号Ｆ
ＤＧ５のフレームパターンとから、例えば６フレームご
とのフレームパターンビットを′Ｏ”と′１”とに繰返
して挿入すると共に、最初のフレームパターンビットの
′０″のフレームを第１フレームとして、第６と第１２
フレームとの各タイムスロットの最下位とノド（一般に
８ビツト目）に、回線制御信号に従って′０″まだは′
１”を挿入し送出することにより回線個別信号の伝送全
行なう。次に中央制御装置から、この２４回線中のＮ回
線口を分離共通線信号方式による回線とするために、Ｍ
ＥＭ６にＮ回線口に対する切替情報が与えられると、Ｒ
Ｇ６１のＮ回線口に対応するレジスタが例えば“０”か
ら′１”に書替えられ、ＲＤ６３は同期信号に従って、
第６と第１２フレームの第Ｎスロット目を“１″とした
出力を送出する。ＣＴＬ３２はこの信号を受けて５ＥＬ
３１の回線制御信号線の人力ゲートを、この時間だけ閉
じて回線制御信号の挿入を禁止し、入力されたビット情
報をそのま＼通過させる。上記の切替えは中央制御装置
からの復旧情報で、元の回線個別信号方式に戻すことが
でき、またＮ回線口に限らず、２４回線中の複数回線に
対しても適用されることは明らかである。

また以上の実施例では２４多１化ＰＣＭ回線の場合とし
たが、更に多重化されたＰＣＭ回線を単位として交換接
続を行なう交換機のＰＣＭ回線接続装置においても、同
じ構成によシ回巌ごとの制御ができることは明らかであ
る。

（発明の効果） 以上詳細に説明したとおり、本発明によれば多重化ＰＣ
Ｍ回線を単位として交換する時分割交換機において、回
線個別信号方式を適用した多重化回線のうちの任意の回
線を分離共通線信号方式を適用した６４にビット／秒の
トランスペアレントな回線に自由に切替えることがでキ
、トラヒックに応じデータ伝送回線を増減できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図における２４多重化ＰＣＭ回線のフレーム構成図であ
る。 トビノド制御回路（ＢＣＯＮＴ）　、６・・・記憶回路
（ＭＥＭ）、３１　・選択回路（ＳＥＬ）、３２・・・
制御回路（ＣＴＩ、）、６１・・レジスタ（几Ｇ）、６
２・・・書込回路（ＷＴ）、６３・読取回路（ＲＤ）。 ＄　ｌ　図 ＄　２　国

Claims (1)

【特許請求の範囲】
1. 時分割交換機の回線個別信号方式に用いられるＰＣＭ回
   線を収容する回線接続装置において、この交換機の中央
   制御装置から回線ごとに指定される信号方式の切替情報
   を記憶する記憶回路と、この記憶回路の記憶情報に従っ
   て回線に対応するタイムスロットに回線制御信号の挿入
   を中止するビット制御回路とを有することを特徴とする
   ＰＣＭ回線接続装置。