JPS6018095A - 分岐・插入回路 - Google Patents
分岐・插入回路Info
- Publication number
- JPS6018095A JPS6018095A JP12577083A JP12577083A JPS6018095A JP S6018095 A JPS6018095 A JP S6018095A JP 12577083 A JP12577083 A JP 12577083A JP 12577083 A JP12577083 A JP 12577083A JP S6018095 A JPS6018095 A JP S6018095A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- shift register
- circuit
- input
- branching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は高集桜回路技術を用いて構成される分岐・挿入
回路に関するものである。
回路に関するものである。
技術の背景
従来、ハイウェイ上の時分割多重情報のチャネルを分岐
・挿入するためには、たとえは第１図に示す構成がとら
れていた。以下の説明は、第１図に示す構成を時分割交
換回路のイへ号チャネル分岐・挿入用に使用した例につ
いて行う。
・挿入するためには、たとえは第１図に示す構成がとら
れていた。以下の説明は、第１図に示す構成を時分割交
換回路のイへ号チャネル分岐・挿入用に使用した例につ
いて行う。
第１図において、１Ｆｉ人ハイウェイ、２は入力シフト
レジスタ、５はゲートマトリクス、４は出力レジスタ、
５社出ハイウエイ、６は信号受信回路、７は信号送信回
路、８は受信チャネル対応メモリ、９は受信ラインメモ
°す、１０は送信チャネ入ハイウェイ１上の１フレーム
の時分割多重情報（第１図においては４チヤネルとする
。）は、入力シフトレジスタ２に入力されると同時にす
べて信号受信回路６へ送られ、チャネル毎に受信チャネ
ル対応メモリ８をアクセスする。ここで、第１チヤネル
の情報を分岐させたい場合には、受信チャネル対応メモ
リ８の第１番地に２インナンバαを設定すれば、当該時
間に第１チヤネルの制御信号が受信ラインメモリ９（ラ
インナンバα）に書き込まれ、中央制御回路１″２へ報
告される。また、制御信号を第３チヤネル目に挿入する
場合には、信号受信回路６と同様に、送信チャネル対応
メモリ１０の第３番地にラインナンバβを設定する。送
信ラインメモリ１１のβ番地にはコマンドが書き込まれ
、尚該番地がアクセスされると、コマンドによシ制御信
号が第３チヤネル目に挿入される。
レジスタ、５はゲートマトリクス、４は出力レジスタ、
５社出ハイウエイ、６は信号受信回路、７は信号送信回
路、８は受信チャネル対応メモリ、９は受信ラインメモ
°す、１０は送信チャネ入ハイウェイ１上の１フレーム
の時分割多重情報（第１図においては４チヤネルとする
。）は、入力シフトレジスタ２に入力されると同時にす
べて信号受信回路６へ送られ、チャネル毎に受信チャネ
ル対応メモリ８をアクセスする。ここで、第１チヤネル
の情報を分岐させたい場合には、受信チャネル対応メモ
リ８の第１番地に２インナンバαを設定すれば、当該時
間に第１チヤネルの制御信号が受信ラインメモリ９（ラ
インナンバα）に書き込まれ、中央制御回路１″２へ報
告される。また、制御信号を第３チヤネル目に挿入する
場合には、信号受信回路６と同様に、送信チャネル対応
メモリ１０の第３番地にラインナンバβを設定する。送
信ラインメモリ１１のβ番地にはコマンドが書き込まれ
、尚該番地がアクセスされると、コマンドによシ制御信
号が第３チヤネル目に挿入される。
従来技術と問題点
従来の構成では、実際には制御信号の分岐・挿入チャネ
ルは少ないにもかかわらず、１フレーム任意のチャネル
の分岐・挿入を行うために信号受信回路６．信号送信回
路７にそれぞれ１フレームのチャネル数に等しいメモリ
（受信チャネル対応メモリ８．送信チャネル対応メモリ
１０）を置く必要かあシ、ハード量が大きく、また制御
信号の分岐・挿入制御が複雑化する欠点があった。
ルは少ないにもかかわらず、１フレーム任意のチャネル
の分岐・挿入を行うために信号受信回路６．信号送信回
路７にそれぞれ１フレームのチャネル数に等しいメモリ
（受信チャネル対応メモリ８．送信チャネル対応メモリ
１０）を置く必要かあシ、ハード量が大きく、また制御
信号の分岐・挿入制御が複雑化する欠点があった。
発明の目的
本発明はこのような欠点を除去するため、入力シフトレ
ジスタ側にチャネル挿入用シフトレジスタを置き、出力
シフトレジスタ側にチャネル分岐用シフトレジスタを置
き、挿入用シフトレジスタおよび分岐用シフトレジスタ
とゲートマトリクスで情報の交換と、情報の分岐・挿入
を行う構成とすることを特徴とし、その目的は、チャネ
ル分岐・挿入に必要な周辺回路のハード（メモリ等）量
の低減化、周辺制御回路の簡単化をはかる分岐・挿入回
路を提供することにある。
ジスタ側にチャネル挿入用シフトレジスタを置き、出力
シフトレジスタ側にチャネル分岐用シフトレジスタを置
き、挿入用シフトレジスタおよび分岐用シフトレジスタ
とゲートマトリクスで情報の交換と、情報の分岐・挿入
を行う構成とすることを特徴とし、その目的は、チャネ
ル分岐・挿入に必要な周辺回路のハード（メモリ等）量
の低減化、周辺制御回路の簡単化をはかる分岐・挿入回
路を提供することにある。
発明の実施例
第２図は本発明の実施例（時分割交換回路の適用例）で
あって、第１図と同じ符号は同じ部分を示す。１６はチ
ャネル挿入用シフトレジスタ、１４はチャネル分岐用シ
フトレジスタである。以下に動作について説明する。
あって、第１図と同じ符号は同じ部分を示す。１６はチ
ャネル挿入用シフトレジスタ、１４はチャネル分岐用シ
フトレジスタである。以下に動作について説明する。
入ハイウエイ１上の時分割多重情報（本実施例では４チ
ヤネルとする）の第１チヤネル目を制御４６号Ａとする
と、１フレームの情報が入力シフトレジスタ２にシフト
した後にゲートマトリクス３に送出され、ゲートマトリ
クス３で、制御信号Ａはチャネル分岐用シフトレジスタ
１４へ分岐され、そして信号受信回路６内の受信ライン
メモリ９に格納され、中央制御回路１２へ報告される。
ヤネルとする）の第１チヤネル目を制御４６号Ａとする
と、１フレームの情報が入力シフトレジスタ２にシフト
した後にゲートマトリクス３に送出され、ゲートマトリ
クス３で、制御信号Ａはチャネル分岐用シフトレジスタ
１４へ分岐され、そして信号受信回路６内の受信ライン
メモリ９に格納され、中央制御回路１２へ報告される。
制御信号Ａの挿入方法を以下に示す。
中央制御回路１２から、第４チヤネル目に挿入する制御
信号を、信号送信回路７内の送信ラインメモリ１１に格
納する。そしてその制御信号Ｂを、一定のタイミング条
件（入ハイウエイ１上の１フレームの情報を入力シフト
レジスタ２にシフトインするタイミングと同期する）で
チャネル挿入用シフトレジスタ１６に入力し、ゲートマ
トリクス５で空間的に展開され、第４チヤネル目に制御
情報Ｂが挿入され、出ハイウエイ５上に送出される。
信号を、信号送信回路７内の送信ラインメモリ１１に格
納する。そしてその制御信号Ｂを、一定のタイミング条
件（入ハイウエイ１上の１フレームの情報を入力シフト
レジスタ２にシフトインするタイミングと同期する）で
チャネル挿入用シフトレジスタ１６に入力し、ゲートマ
トリクス５で空間的に展開され、第４チヤネル目に制御
情報Ｂが挿入され、出ハイウエイ５上に送出される。
以上、１フレームの任意のチャネルの分岐・挿入ハ、ゲ
ートマトリクス３のりｐスポイントを指定することによ
シ簡単に実現される。また、制御信号の分岐・挿入のタ
イミング条件も簡単である。
ートマトリクス３のりｐスポイントを指定することによ
シ簡単に実現される。また、制御信号の分岐・挿入のタ
イミング条件も簡単である。
すなわち、挿入制御は、１フレームの情報が入力シフト
レジスタ２にシフトインする時間内に同位相のシフトク
ロックで行なわれ、分岐制御には、出力シフトレジスタ
４から１フレームの情報が出ハイウエイ５上に送出され
るのと同期して出力される。さらに、ゲートマトリクス
５で１７レーム内の任意のチャネルの分岐・挿入を行な
えるので、周辺制御回路に分岐・挿入に必黴なチャネル
指定用のメモリを設ける必要がない。
レジスタ２にシフトインする時間内に同位相のシフトク
ロックで行なわれ、分岐制御には、出力シフトレジスタ
４から１フレームの情報が出ハイウエイ５上に送出され
るのと同期して出力される。さらに、ゲートマトリクス
５で１７レーム内の任意のチャネルの分岐・挿入を行な
えるので、周辺制御回路に分岐・挿入に必黴なチャネル
指定用のメモリを設ける必要がない。
本発明の分岐・挿入回路は、時分割交換回路のチャネル
分岐・挿入に使用できるだけでなく、一般の分岐・挿入
回路として使用できるのは明らかである（例えば、時分
割多重伝送路上のチャネル分岐・挿入）。
分岐・挿入に使用できるだけでなく、一般の分岐・挿入
回路として使用できるのは明らかである（例えば、時分
割多重伝送路上のチャネル分岐・挿入）。
第２図に示したチャネル分岐用シフトレジスタと挿入用
シフトレジスタのビット長は任意の値をとれることは明
らかである。
シフトレジスタのビット長は任意の値をとれることは明
らかである。
発明の詳細
な説明したように、本発明は情報の交換機能とチャネル
の分岐・挿入機能とを一体化した回路構成をとることに
より、分岐・挿入に必要な周辺制御回路のハード量（メ
モリ等）の削減、制御の簡単化ができる利点をもつ。
の分岐・挿入機能とを一体化した回路構成をとることに
より、分岐・挿入に必要な周辺制御回路のハード量（メ
モリ等）の削減、制御の簡単化ができる利点をもつ。
また本発明−の分岐・挿入回路はほとんどがシ７トレジ
スタとゲートマトリクスとで構成されているので、超高
速（例えはＣｕＯ２１μｍデバイス技術を用いた時、Ｉ
ＯＯＡｆＨｘ程度）の時分割多重情報に対しても、任
意のチャネル分岐・挿入が行なえ、多種多様な時分割交
換回路や時分割多重伝送路のチャネル分岐・挿入回路と
して使用できる利点をもつ。
スタとゲートマトリクスとで構成されているので、超高
速（例えはＣｕＯ２１μｍデバイス技術を用いた時、Ｉ
ＯＯＡｆＨｘ程度）の時分割多重情報に対しても、任
意のチャネル分岐・挿入が行なえ、多種多様な時分割交
換回路や時分割多重伝送路のチャネル分岐・挿入回路と
して使用できる利点をもつ。
第１図は従来の時分割交換回路におけるチャネル分岐・
挿入の構成を示すブロック図、第２図は時分割交換回路
に本発明の分岐・挿入回路を適用した時の実施例である
。 １・・・入ハイウェイ、２・・・入力シフトレジスタ、
３・・・ゲートマトリクス、４・・・出力シフトレジス
タ、５・・・出ハイウェイ、６・・・信号受信回路、７
・・・信号送信回路、８・・・受信チャネル対応メモリ
、９・・・受信ラインメモリ、１０・・・送信ヂャネル
対応メモリ、１１・・・送信ラインメモリ、１２・・・
中央制御回路、１Ｓ・・・チャネル挿入用シフトレジス
タ、１４・・・チャネル分岐用シフトレジスタ、１５・
・・時分割交換回路０ 特許出願人 日本電信電話全社 代理人 弁理士 玉蟲久五部 （外１名）第１図 第２図
挿入の構成を示すブロック図、第２図は時分割交換回路
に本発明の分岐・挿入回路を適用した時の実施例である
。 １・・・入ハイウェイ、２・・・入力シフトレジスタ、
３・・・ゲートマトリクス、４・・・出力シフトレジス
タ、５・・・出ハイウェイ、６・・・信号受信回路、７
・・・信号送信回路、８・・・受信チャネル対応メモリ
、９・・・受信ラインメモリ、１０・・・送信ヂャネル
対応メモリ、１１・・・送信ラインメモリ、１２・・・
中央制御回路、１Ｓ・・・チャネル挿入用シフトレジス
タ、１４・・・チャネル分岐用シフトレジスタ、１５・
・・時分割交換回路０ 特許出願人 日本電信電話全社 代理人 弁理士 玉蟲久五部 （外１名）第１図 第２図
Claims (1)
- 入ハイウェイからの１フレ一ム分の入力テークを空間的
に展開する入力シフトレジスタと、あらかじめ分岐・挿
入チャネルおよび交換チャネルが指定されであるゲート
マトリクスと、該ゲートマトリクスの指定によシ該分岐
チャネルを収束するチャネル分岐用シフトレジスタと、
該交換チャネルを収束する出力シフトレジスタと、１フ
レーＪの任意のチャネルに信号を挿入するチャネル挿入
用シフトレジスタとを備えてなることを特徴とする分岐
・挿入回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12577083A JPS6018095A (ja) | 1983-07-11 | 1983-07-11 | 分岐・插入回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12577083A JPS6018095A (ja) | 1983-07-11 | 1983-07-11 | 分岐・插入回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6018095A true JPS6018095A (ja) | 1985-01-30 |
Family
ID=14918396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12577083A Pending JPS6018095A (ja) | 1983-07-11 | 1983-07-11 | 分岐・插入回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018095A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61236297A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 時間スイツチ回路 |
| JPS61263339A (ja) * | 1985-05-17 | 1986-11-21 | Fujitsu Ltd | 光中間中継装置 |
| JPS63207230A (ja) * | 1987-02-23 | 1988-08-26 | Fujitsu Ltd | 時分割多重化信号処理回路 |
| JP2001055195A (ja) * | 1999-07-16 | 2001-02-27 | A Friedrich Flender & Co | ２基のディーゼル・エンジンを使用した集合式動力伝導装置を備えた舶用駆動装置 |
| KR101205949B1 (ko) | 2011-03-24 | 2012-11-28 | 삼성중공업 주식회사 | 선박용 추진장치 및 이를 포함하는 선박 |
| KR101205939B1 (ko) | 2011-03-23 | 2012-11-28 | 삼성중공업 주식회사 | 선박용 추진장치 및 이를 포함하는 선박 |
| US8459950B2 (en) | 2008-01-23 | 2013-06-11 | Japan Marine United Corporation | Contra-rotating propeller unit, method for assembly thereof, method for transportation thereof, and method for mounting thereof on mother ship |
| US8585366B2 (en) | 2008-01-08 | 2013-11-19 | Japan Marine United Corporation | Contra-rotating propeller marine propulsion device |
| US8641463B2 (en) | 2008-01-09 | 2014-02-04 | Japan Marine United Corporation | Contra-rotating propeller marine propulsion device |
| US9963211B2 (en) | 2012-04-27 | 2018-05-08 | Samsung Heavy Ind. Co., Ltd. | Propulsion apparatus for ship and ship having the same |
-
1983
- 1983-07-11 JP JP12577083A patent/JPS6018095A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61236297A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 時間スイツチ回路 |
| JPS61263339A (ja) * | 1985-05-17 | 1986-11-21 | Fujitsu Ltd | 光中間中継装置 |
| JPS63207230A (ja) * | 1987-02-23 | 1988-08-26 | Fujitsu Ltd | 時分割多重化信号処理回路 |
| JP2001055195A (ja) * | 1999-07-16 | 2001-02-27 | A Friedrich Flender & Co | ２基のディーゼル・エンジンを使用した集合式動力伝導装置を備えた舶用駆動装置 |
| US8585366B2 (en) | 2008-01-08 | 2013-11-19 | Japan Marine United Corporation | Contra-rotating propeller marine propulsion device |
| US8641463B2 (en) | 2008-01-09 | 2014-02-04 | Japan Marine United Corporation | Contra-rotating propeller marine propulsion device |
| US8459950B2 (en) | 2008-01-23 | 2013-06-11 | Japan Marine United Corporation | Contra-rotating propeller unit, method for assembly thereof, method for transportation thereof, and method for mounting thereof on mother ship |
| KR101205939B1 (ko) | 2011-03-23 | 2012-11-28 | 삼성중공업 주식회사 | 선박용 추진장치 및 이를 포함하는 선박 |
| KR101205949B1 (ko) | 2011-03-24 | 2012-11-28 | 삼성중공업 주식회사 | 선박용 추진장치 및 이를 포함하는 선박 |
| US9963211B2 (en) | 2012-04-27 | 2018-05-08 | Samsung Heavy Ind. Co., Ltd. | Propulsion apparatus for ship and ship having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771420A (en) | Time slot interchange digital switched matrix | |
| US4805165A (en) | Time division multiplex data transmission method and apparatus | |
| JPH02260993A (ja) | 並列時間スロット交換マトリクスおよびそれに使用するスイッチブロックモジュール | |
| JPS6018095A (ja) | 分岐・插入回路 | |
| US4581732A (en) | Time-space-time switching network using a closed-loop link | |
| EP0561490B1 (en) | Method for establishing wideband communications through a time division switching system | |
| JPH0548560A (ja) | Ｐｃｍ伝送路におけるデータのフレーム遅延補正方式 | |
| US5042030A (en) | Apparatus for rearranging signal channels of a multi-loop time-division multiplexed transmission system | |
| JP3009745B2 (ja) | 信号情報のチャンネル同期交換の方法 | |
| US3725590A (en) | Arrangement for tdm telecommunication between pcm switching networks | |
| JP2874101B2 (ja) | 無瞬断チャネル切り替え方式 | |
| KR100217939B1 (ko) | 트렁크 지정기능으로 군지연 특성을 개선한 가입자 보드 | |
| JPS6281142A (ja) | 位相同期回路 | |
| JPS61276498A (ja) | フレ−ム内タイムスロツトデ−タ交換方式 | |
| GB2129657A (en) | Circuit arrangement for transmitting digital signals in a communication system, particularly in a PCM telephone private branch exchange | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| JP2521957B2 (ja) | 伝送システム | |
| KR960027475A (ko) | 동기 및 루프스위칭회로 | |
| JPS60130947A (ja) | 通話路同期接続方式 | |
| NO305880B1 (no) | Koblingsanordning til behandling av datasignaler | |
| JPS59138197A (ja) | 時分割多重ネツトワ−クの制御回路 | |
| JPH01252035A (ja) | フレーム間論理オア回路 | |
| JPS58151745A (ja) | ル−プ式デ−タハイウエイの同期装置 | |
| JPS5839159A (ja) | 時分割形信号音送出方式 | |
| JPH0113799B2 (ja) |