JP2996368B2 - セルトラフィック監視回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、非同期通信網の制御に
利用する。本発明はパケット通信に利用する。本発明は
通信網の中で転送されるセル（この明細書では固定長の
パケットを「セル」という）のトラフィックを監視する
技術に関する。

【０００２】本発明は、あらかじめ契約されたトラフィ
ックを越えてセルが送信されたときに、契約違反として
そのセルを廃棄するポリシング（ｐｏｌｉｃｉｎｇ、警
察行為）に利用する。

【０００３】

【従来の技術】非同期通信網の利用者はその通信網を運
用する通信業者と利用契約を行うときに、送信できるト
ラフィックについて、例えば、 Ｔセル時間内にｘセ
ルを越えて送信しないこと、 これを越えて送信され
たセルは通信業者により廃棄されることを契約条件とす
る。

【０００４】通信業者は、多数の利用者から一時に多数
のセルが送信されると通信網の運用が不可能になるか
ら、上記のトラフィックについての契約はきわめて重要
であるとともに、違反して大きいトラフィックでセルが
送信された場合には、非同期通信網の入口でその違反セ
ルを廃棄しなければならない。

【０００５】本願発明者の一部は、このためのセルトラ
フィック監視回路として、いわゆるＴ−ｘ法を提案し
た。これは、１９８９年電子情報通信学会秋季全国大会
Ｂ−２６２に開示された。この技術は図１１に示す構成
の回路である。この回路は非同期通信網の入口に設けら
れ、Ｔセル時間内にｘ個を越えたセルが送信されたこと
を判定する回路である。

【０００６】図１１を説明すると、端子１には送信され
た被検出セルが到着する。セル検出回路２はこのセルを
検出すると、カウンタ回路４の加算入力に１を与えてそ
の計数値を１だけインクリメントする。このカウンタ回
路４にはタイマ回路８からＴセル時間毎にリセット信号
が与えられている。このカウンタ回路４の計数値は制御
回路６に取り込まれ、メモリ５に記憶された値ｘと比較
される。カウンタ回路４の計数値がｘを越えているとき
には端子７に判定出力を送出する。

【０００７】一方、図１１には特に図示されていない
が、端子１に到来する被検出セルはバッファ回路で一時
保持されていて、端子７に判定出力が送出されるとその
バッファ回路に保持されていたセルは廃棄処分される。
端子７に判定出力が送出されなかったセルはそのバッフ
ァ回路から通信網に送信される。

【０００８】この図９に示すようなセルトラフィック監
視回路を利用すれば、Ｔセル時間にｘセルを越えて送信
されたセルを契約違反として検出することができる。

【０００９】

【発明が解決しようとする課題】ところで、上記に示
す条件で定義される「Ｔセル時間」は特定の時刻を起点
とするＴセル時間に限らず、セルが継続的に送信されて
いるきわめて長い時間にわたり、どのＴセル時間であっ
てもよい。つまり、どのＴセル時間で監視しても、その
Ｔセル時間内にｘセルを越えて送信しない、との契約条
件である。いま上に図１１で説明したセルトラフィック
監視回路では、ある時刻を起点としてＴセル時間を監視
できるが、またそのＴセル時間が終了した後のあらたな
Ｔセル時間を監視することはできるが、カウンタ回路が
計数している間の時刻を起点とするＴセル時間は監視す
ることができない。

【００１０】これを図１２で説明すると、横軸は時間軸
であり、矢印は到着セルを表す。いまｘ＝３とすると、
図１２の上段に示すようにＴセル時間毎に繰り返し監視
を実行している場合には、いずれのＴセル時間の区間も
到着するセルの数は３個以内であるから廃棄すべきセル
はない。図１２の下段のようであったとしても、同図上
段のようにＴセル時間毎の繰り返し監視を実行している
限り送信セルに条件違反はない。しかし、図１２の下段
に示すＴセル区間で見るとその間に到着したセルの数は
６個であり上記の条件には違反することになる。

【００１１】この監視するＴセル時間の起点を１セル時
間毎に新たに設定して全部のＴセル時間について到着セ
ル数を計数監視する回路は、図１１に示す回路のカウン
タ回路４を並列的に多数個（正確にはＴ−１個）用意し
ておき、そのリセットタイミングを１セル時間づつずら
して行けば実現できる。これにより時間幅Ｔを１セル時
間づつずらしながら全部のＴセル時間について監視を行
うことができる。これをスライディング・ウインドウ方
式という。

【００１２】このスライディング・ウインドウ方式を図
１１の構成で実現するにはきわめて多数のカウンタ回路
が必要になる。上記図１２で、説明をわかりやすくする
ために、Ｔが１２程度、ｘが３としたが、現実のパケッ
ト通信網では例えば、Ｔが２×１０⁶ （２ＭＨｚ）であ
りｘが６４×１０³ （６４ｋＨｚ）などと設定される。
そうすると、スライディング・ウインドウ方式を図９の
構成で実現するには、カウンタ回路４を何十万あるいは
何百万個と用意することが必要になってしまう。さら
に、上記に示す契約条件はＶＰＩ（ｖｉｒｔｕａｌ
ｐａｔｈ ｉｄｅｎｔｉｆｉｅｒ、送信利用者の番号）
毎にことなるＴおよびｘの値が異なる値に設定できるこ
とになっている。したがって、図１３に例示するように
ＶＰＩ毎にＴの値として２、３、４と異なる値を設定す
ると、ある時刻にリセットが競合することにもなり、ハ
ードウエアの電源電流が瞬時に増大するなどの問題もあ
る。

【００１３】本発明はこのような背景に行われたもので
あり、Ｔセル時間にｘセルを越えないという契約条件は
あらゆる時刻を起点とする全てのＴセル時間についての
条件ではあるものの、実際のトラフィック監視は、かな
らずしも全部のＴセル時間について行わなくとも、間欠
的に実行すれば非同期通信網のトラフィック管理に事実
上問題ない程度の監視を行うことができることに着目し
たものである。

【００１４】本発明は、装置構成を簡単化したセルトラ
フィック監視回路を提供することを目的とする。本発明
は小さいハードウエア構成で、非同期通信網の管理に現
実的に問題のない程度の高い精度でトラフィック監視を
行うことができる装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、カウンタ回路
を２個だけ用意して、トラフィック監視をＴセル時間ご
とに繰り返し実行するとともに、それとＴ／２セル時間
だけ位相のずれたＴセル時間ごとに繰り返し実行するこ
とを特徴とする。

【００１６】すなわち本発明は、ある時刻ｔ０を起点と
してＴセル時間内に到着するセルの数がＸ個を越えたこ
とを判定する第一計数手段と、時刻〔ｔ０＋Ｔ／２〕を
起点としてＴセル時間内に到着するセルの数がＸ個を越
えたことを判定する第二計数手段との二つの計数手段に
よりトラフィック監視を行うことを特徴とする。

【００１７】特許請求の範囲の記載において、ただし書
きの条件を付した点については、本発明を先願のスライ
ディング・ウインドウ方式の回路と区別するためであ
る。すなわち先願のスライディング・ウインドウ方式の
回路にも、その中には時刻〔ｔ０＋Ｔ／２〕を起点とし
てＴセル時間内に到着するセルの数がＸ個を越えたこと
を判定する計数手段を含むことになるからである。

【００１８】さらに、上記第二計数手段の計数の起点と
なる時刻〔ｔ０＋Ｔ／２〕については、これをいくぶん
前後にずらして時刻〔ｔ０＋Ｔ／２＋α〕としても、本
発明を実施する上に現実的な問題はない。ここにαは、
−Ｔ／２＜α＜＋Ｔ／２ であり、αはなるべく小さい
値をとるべきであり、α＝０は時刻〔ｔ０＋Ｔ／２〕に
相当するからこれを除く意味で、α≠０ である。

【００１９】

【作用】Ｔセル時間にｘセルを越えないという契約条件
は、利用時間中のどのＴセル時間をとっても成立すべき
条件であるが、これをきわめて高い精度で監視するには
上述のスライディング・ウインドウ方式の回路が必要で
あるところ、実際のトラフィック監視は、かならずしも
全部のＴセル時間について行わなくとも、間欠的に実行
すれば通信網の管理を行うには十分な程度に実行できる
ことから、Ｔセル時間ごとの繰り返し監視をＴ／２ごと
のみ実行し、その他の時間には実行することを省略す
る。これにより、ハードウエアの構成をいちじるしく小
さくすることができる。

【００２０】

【実施例】図１は本発明第一実施例回路のブロック構成
図である。この実施例回路では、端子１は非同期通信網
のハイウエイが接続され、ここに被検出セルを含む信号
が到着する。その信号の中からセル検出回路２により被
検出セルを検出する。検出されたセルは、第一計数手段
としてのカウンタ回路４−１および第二計数手段として
のカウンタ回路４−２に与えられる。このカウンタ回路
４−１は時刻ｔ０を起点としてＴセル時間内に到着する
セルの数がＸ個を越えたことを判定する回路である。カ
ウンタ４−２が時刻〔ｔ０＋Ｔ／２〕を起点としてＴセ
ル時間内に到着するセルの数がＸ個を越えたことを判定
する回路である。すなわち、カウンタ回路４−１および
４−２はそれぞれ計数値がＸを越えたときに出力を送出
する回路である。その出力は制御回路６に与えられ、こ
の制御回路６にはタイマ回路８およびメモリ５が接続さ
れている。制御回路６から二つのカウンタ回路４−１お
よび４−２には、その計数値をそれぞれＴセル時間毎に
かつＴ／２セル時間だけ位相をずらして交互にリセット
するためのリセット信号Ｒが供給されている。

【００２１】メモリ５には、Ｔセル時間内にｘ個を越え
るセルを送信しないという契約をした利用者との契約に
より設定された値ｘが記憶されていて、制御回路６は二
つのカウンタ回路４−１および４−２の計数値がこのＸ
を越えたときに、判定出力が端子７に送出されるように
構成されている。端子１に到着するセルは図１には表示
されていないが、図外のバッファ回路に一時蓄積されて
このセル監視回路による判定を待つ。端子７に判定出力
が送出されるとその一時蓄積されていたセルは廃棄処分
され、端子７に判定出力が送出されないセルは所定時間
を経過すると非同期通信網に有効な信号として送信され
る。

【００２２】図２によりこの第一実施例回路の動作を説
明すると、この例はＴセル時間内に４セルを越えてセル
を送信しないという契約であるものとする。図２の上段
の矢印はセル検出回路２により検出された到着セルであ
る。中段の（１）はカウンタ回路４−１の動作を表し、
下段の（２）はカウンタ回路４−２の動作を表す。いま
時刻ｔ０からＴセル時間にわたり第一のカウンタ回路４
−１が到着セルの数を計数する。○印で表示するように
セルの計数が行われてゆくと、メモリ５にあるようにｘ
＝４であるから計数値４まではよいが、計数値５になる
と図に×印で示すタイミングで制御回路６から判定出力
が送出される。

【００２３】一方、第二のカウンタ回路４−２は第一の
カウンタ回路４−１からＴ／２時間だけ遅れた〔ｔ０＋
Ｔ／２〕を起点としてＴセル時間にわたり到着セルの数
を計数する。同じく図に○印を付けた位置で計数を行
う。第一のカウンタ回路４−１で計数し廃棄されること
になったセルは×印で示す位置にあるがこれは計数しな
い。このようにして計数値４まではよいが、計数値が５
になるとこれは契約違反のセルであり、×印で示すタイ
ミングで制御回路６から判定出力が送出される。

【００２４】このように本発明の回路では、スライディ
ング・ウインドウのようにあらゆる位相のセル時間Ｔに
ついて監視を行うのではなく、たった二つの位相のセル
時間Ｔについて監視を行うこととして、そのハードウエ
ア構成を単純化することができる。

【００２５】図３は本発明第二実施例回路のブロック構
成図である。この例では、端子１は非同期通信網のハイ
ウエイが接続され、ここに被検出セルを含む信号が到着
する。その信号の中からセル検出回路２により被検出セ
ルを検出する。検出されたセルは、第一計数手段として
のカウンタ回路４−１および第二計数手段としてのカウ
ンタ回路４−２に与えられる。ここまでは上記第一実施
例と同様であるが、この第二実施例回路では二つのカウ
ンタ回路４−１および４−２は、それぞれセルが到着し
たときに計数を開始しその計数値がＸ＋１になったとき
に出力を送出するとともにリセットされる回路であり、
現在時刻を発生する時計回路１０と、カウンタ回路が計
数を開始した時刻をこの時計回路１０から取って記憶す
るメモリ９を備えている。つまりこの実施例では、カウ
ンタ回路の計数値がＸ＋１になったときに、二つのカウ
ンタ回路がそれぞれ計数を開始した時刻から出力を送出
した時刻までの経過時間がＴセル時間を越えていれば判
定出力を送出するように構成されている。

【００２６】図４によりこの第二実施例回路の動作を説
明する。この例でも契約によりｘは４であり、カウンタ
回路４−１および４−２はその計数値がｘ＋１＝５にな
ると出力を送出する。そのときの時刻がそれぞれ計数を
開始してからＴセル時間を越えていれば判定出力を送出
して当該セルを廃棄する。図４の上段はセル検出回路２
により検出されたセルであり、中段の（１）は第一のカ
ウンタ回路４−１の計数状態を示し、下段の（２）は第
二のカウンタ回路４−２の計数状態を示す。そしてこの
例では、第二のカウンタ回路４−２は、第一のカウンタ
回路４−１が計数を開始してからＴ／２セル時間だけ計
数が禁止され遅れて計数を開始すべきところ、Ｔ／２セ
ル時間より少し（α）だけ前の時刻から計数できるよう
にしてある。第二のカウンタ回路４−２の計数開始は第
一のカウンタ回路４−１の計数開始からＴ／２セル時間
だけ遅れていることが理想的であるが、これは何もちょ
うどＴ／２セル時間だけ遅れていることが必要ではな
く、多少前後させることは実用的に何ら問題がない。図
４で○印はカウンタ回路が計数したことを示し、×印は
このタイミングで当該セルが廃棄されたことを示す。第
一のカウンタ回路４−１の計数により廃棄されることに
なったセルについては、第二のカウンタ回路４−２では
計数しない。

【００２７】この第二実施例回路のように、計数値を比
較判定するのではなく、計数値についてはｘ＋１に達し
たときに出力を送出させておき、その時刻の前後関係を
判定する方がマイクロプロセッサを利用した制御回路で
は動作条件が有利になる場合がある。特に実際の運用条
件ではｘは１０⁵ 程度の数になることがあり、そのよう
な場合に数を比較するには処理時間を要するが、時刻ま
たは時間の比較はそれに比べて単純であり処理時間を短
くできる。つまり制御回路の性能の低いものでも対応す
ることができる。

【００２８】このような判定を行う場合に、カウンタ回
路のリセットを少し早めに行うように設定することもで
きる。これを図５で説明すると、この場合も利用者との
契約上のｘは４である。そして上記第二実施例回路の動
作で説明したものはこの図５の（１）に表示するもので
ある。これはカウンタ回路の計数値がｘ＋１＝５となっ
たときに出力を送出してカウンタ回路をリセットする。
これを図５の（１′）に示すように、カウンタ回路の計
数値がｘ＝４になったときに出力を送出しリセットする
ようにして、その計数値がｘになった時刻が計数開始時
刻からＴセル時間以内であるかを判定するものである。

【００２９】このように早めにリセットして判定を行う
と判定は契約条件より少し甘くなって利用者に有利にな
るが、カウンタ回路はリセットされた後にすぐ次のフエ
ーズの動作に入ることができるから、カウンタ回路の利
用効率は向上することになる。さらに契約で定められる
ｘの値がきわめて大きいときには、これが１だけ小さい
というようなことでなく、ｘの値に比べて相対的に小さ
い値だけｘを実質的に小さく設定して運用しても実用上
にはほとんど問題はない。

【００３０】図６は本発明第三実施例回路のブロック構
成図である。この例は上記第二実施例回路の構成とほと
んど同等であるが、第二計数手段のカウンタ回路４−２
についても、その計数開始時刻ｔ２Ｓを記憶しておくた
めにメモリ９−２を設けたところに特徴がある。

【００３１】このような構成にすることにより、その動
作を少し変えることができる。すなわち、上記第二実施
例回路では図４で説明したように、第一計数手段のカウ
ンタ回路４−１が計数を開始してから、Ｔ／２セル時間
（またはＴ／２±αセル時間でもよい）という定められ
た時間の後に、第二計数手段のカウンタ回路４−２が計
数を開始するが、この第三実施例回路では図７に示すよ
うに、この定められた時間だけ第二計数手段のカウンタ
回路４−２の計数開始を禁止しておき、この定められた
時間が経過して禁止が解除されてから最初のセル到着に
より計数を開始する。そしてその第二計数手段のカウン
タ回路４−２の計数開始時刻をメモリ９−２に記憶して
おき、そのカウンタ回路４−２の計数値が所定値に達し
たときの経過時間がＴセル時間になっているか否かによ
り判定を行う。

【００３２】この構成および動作によりセル到着がない
時間にも監視のための計数を実行しつづけるようなこと
がなくなり、セル監視装置の利用効率がよくなる利点が
ある。現実の運用ではセル到着はきわめて間欠的である
から、この利用効率の改善効果はかなり大きくなる。

【００３３】さらに、この第三実施例回路のように、メ
モリ９−１および９−２を設けそれぞれカウンタ回路４
−１および４−２の計数開始時刻を記憶する構成とする
ことにより、この二つのカウンタ回路４−１および４−
２を同等に扱うことができるようになる。すなわち、図
７に示すようにＰｏｉｎｔＡではカウンタ回路４−１が
先に起動し、それからＴ／２セル時間を経過して最初の
セルが到着したときにカウンタ回路４−２が起動する
が、同図ＰｏｉｎｔＢではカウンタ回路４−２が先に起
動し、それからＴ／２セル時間を経過して最初のセルが
到着したときにカウンタ回路４−１の方が起動するよう
に、そのときの都合により主従関係を逆転させて利用す
ることができるようになる。

【００３４】図８は本発明第四実施例回路のブロック構
成図である。この例は前記第二実施例回路と同等の回路
をそれぞれカウンタ回路などハードウエアを個別に設け
ることなく、一つのまたはプロセッサを含む制御回路６
とそれに接続された大型のメモリ１２を利用して、ソフ
トウエアにより実現したものである。しかも、この第四
実施例回路では、セル検出回路２により検出したセルに
ついて、ＶＰＩ判読回路１１でそのＶＰＩ（これは実質
的にセル送出者を示す番号になる）を判読し、そのＶＰ
Ｉ毎にメモリ１２の中に表を作成し保持し、複数のＶＰ
Ｉについて一つの装置でセルトラフィックの監視を実行
するようにしたものである。

【００３５】図８のメモリ１２に示すように、このメモ
リ領域は分割されＶＰＩ番号に対応させて、第一計数手
段の計数値（ＣＴＲ−１）、第二計数手段の計数値（Ｃ
ＴＲ−２）、第一計数手段の計数開始時刻（ｔ１ｓ）、
Ｔセル時間内にｘセルを越えて送信しないと契約したそ
のＴおよびｘの値を個別に蓄積する。これを用いて上記
第二実施例回路で説明したように、計数し、比較判定
し、判定出力を送出する動作を複数のＶＰＩについて実
行することができる。

【００３６】図９は本発明第五実施例回路のブロック構
成図である。この例は前記第三実施例回路と同等の回路
を一つのまたはプロセッサを含む制御回路６とそれに接
続された大型のメモリ１２を利用して、ソフトウエアに
より実現したものである。ＶＰＩ毎に表を保持し、複数
のＶＰＩについて一つの装置で監視を実行する点につい
ては上記第四実施例回路と同等である。すなわちこの第
五実施例回路では、図９のメモリ１２に示すように、メ
モリ領域が分割されＶＰＩ番号に対応させて、第一計数
手段の計数値（ＣＴＲ−１）、第二計数手段の計数値
（ＣＴＲ−２）、第一計数手段の計数開始時刻（ｔ１
ｓ）、第二計数手段の計数開始時刻（ｔ２ｓ）、Ｔおよ
びｘの値を個別に蓄積し、上記第三実施例回路で説明し
た動作と同様な動作を複数のＶＰＩについて実行するこ
とができる。装置の利用効率が向上する点、第一計数手
段と第二計数手段の主従関係を逆転して利用できる点な
ども第三実施例回路で説明したものと同等である。

【００３７】図１０は本発明の総合的な効果を例示する
図である。図１０の上段に示すように、従来のＴ−ｘ法
では監視を行うＴセル時間の最後にｘセルが到着し、つ
づくＴセル時間の最初にｘセルが到着したパターンにつ
いて、違反しないものとしてそのセル送信を許容してし
まうことになる。つまりＴセル時間の間に２ｘのセル送
信を許容してしまうことになる。これが従来のＴ−ｘ法
で送信を許容される最悪のパターンになる。これに対し
て本発明では、このようなパターンの送信についてはポ
リシングされてその送信セルは廃棄されることになる。
本発明の装置で送信を許容することになる最悪のパター
ンは図１０の下段に示すように、繰り返し現れるＴセル
時間の最後にそれぞれｘセルが連続的に到着するパター
ンである。これはきわめて多数の利用者端末からの送信
を受入れて、そのトラフィックが平均化されて非同期通
信網を運用する場合に十分な監視および管理である。

【００３８】

【発明の効果】以上説明したように本発明によれば、単
純化された回路構成で実用上十分な程度のセルトラフィ
ック監視を実現することができる。本発明によれば、小
さいハードウエア構成で、スライディング・ウインドウ
方式をとることがなくとも、非同期通信網の管理に現実
的に問題のない程度の高い精度でトラフィック監視を行
うことができる。

【図面の簡単な説明】

【図１】本発明第一実施例回路のブロック構成図。

【図２】本発明第一実施例回路の動作説明用タイムチャ
ート。

【図３】本発明第二実施例回路のブロック構成図。

【図４】本発明第二実施例回路の動作説明用タイムチャ
ート。

【図５】本発明第二実施例回路においてｘの１だけ小さ
く設定する場合の動作を説明するフローチャート。

【図６】本発明第三実施例回路のブロック構成図。

【図７】本発明第三実施例回路の動作説明用タイムチャ
ート。

【図８】本発明第四実施例回路のブロック構成図。

【図９】本発明第五実施例回路のブロック構成図。

【図１０】本発明の効果を説明するための図。

【図１１】従来例装置のブロック構成図。

【図１２】従来例装置の動作説明用タイムチャート。

【図１３】従来例装置の動作説明用タイムチャート。

【符号の説明】

１ 被検出セルが入力する端子 ２ セル検出回路 ４ カウンタ回路 ５ メモリ ６ 制御回路 ７ 判定出力が送出される端子 ８ タイマ回路 ９ メモリ １０ 時計回路 １１ ＶＰＩ判読回路 １２ メモリ

フロントページの続き (72)発明者 佐藤 陽一 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 佐藤 健一 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 井口 一雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹尾浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 草柳 道夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小倉 孝夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高瀬 晶彦 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 品田 重男 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所情報通信事業部内 (72)発明者 高野 光広 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所情報通信事業部内 (72)発明者 斉藤清 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所情報通信事業部内 (72)発明者 穂原 和彦 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所情報通信事業部内 (72)発明者 岡部 哲宏 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所情報通信事業部内 (56)参考文献 特開 平５−244189（ＪＰ，Ａ) 特開 平６−30026（ＪＰ，Ａ) 特開 平４−104635（ＪＰ，Ａ) 電子情報通信学会技術研究報告 ＣＳ 91−89（1991年10月18日) ＩＥＩＣＥ ＴＲＡＮＳ．ＣＯＭＭＵ Ｎ．，ＶＯＬ．Ｅ75−Ｂ，ＮＯ．12，ｐ ｐ．1367−1372，ＤＥＣＥＭＢＥＲ 1992 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28 H04L 12/56

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 非同期通信網に設置され、ある時刻ｔ０
   を起点としてＴセル時間内に到着するセルの数がＸ個を
   越えたことを判定する第一計数手段を備えたセルトラフ
   ィック監視回路において、 時刻〔ｔ０＋Ｔ／２〕を起点としてＴセル時間内に到着
   するセルの数がＸ個を越えたことを判定する第二計数手
   段を備え、 ただし、一つのＶＰＩ（ｖｉｒｔｕａｌ ｐａｔｈ ｉ
   ｄｅｎｔｉｆｉｅｒ、送信利用者の番号、以下同じ）に
   ついて、前記時刻ｔ０からＴセル時間内には、時刻ｔ０
   および時刻〔ｔ０＋Ｔ／２〕以外の時刻を起点とするＴ
   セル時間内に到着するセルの数がＸ個を越えたことを判
   定する回路を持たないことを特徴とするセルトラフィッ
   ク監視回路。
2. 【請求項２】 前記第一計数手段および前記第二計数手
   段には、それぞれ計数値がＸを越えたときに出力を送出
   するカウンタ回路を備え、 この二つのカウンタ回路の計数値をそれぞれＴセル時間
   毎にかつＴ／２セル時間だけ位相をずらして交互にリセ
   ットするタイマ回路を備えた請求項１記載のセルトラフ
   ィック監視回路。
3. 【請求項３】 前記第一計数手段および前記第二計数手
   段には、それぞれセルが到着したときに計数を開始しそ
   の計数値がＸ＋１になったときに出力を送出するととも
   にリセットされるカウンタ回路を備え、 前記二つのカウンタ回路がそれぞれ計数を開始した時刻
   から出力を送出した時刻までの経過時間がＴセル時間を
   越えるか否かを判定する回路と、 前記第一の計数手段のカウンタ回路が計数を開始してか
   らＴ／２セル時間だけ前記第二の計数手段のカウンタ回
   路の計数を禁止する手段とを備えた請求項１記載のセル
   トラフィック監視回路。
4. 【請求項４】 前記第一計数手段が計数を開始した時刻
   を記憶するメモリを備え、前記判定する回路はこのメモ
   リ内容を参照する手段を含む請求項３記載のセルトラフ
   ィック監視回路。
5. 【請求項５】 前記第二計数手段が計数を開始した時刻
   を記憶するメモリを備え、前記第二計数手段が計数を開
   始する時刻を〔ｔ０＋Ｔ／２〕とすることに代えて〔ｔ
   ０＋Ｔ／２〕以降の被検出セルが到着した時刻とし、前
   記判定する回路はこの第二計数手段が計数を開始した時
   刻を記憶するメモリ内容を参照する手段を含む請求項４
   記載のセルトラフィック監視回路。
6. 【請求項６】 到着したセルのＶＰＩを識別するＶＰＩ
   識別回路を備え、請求項１記載のセルトラフィック監視
   回路をＶＰＩ毎に備え、ＶＰＩ毎に前記Ｔおよびｘの値
   が個別に設定されたことを特徴とするセルトラフィック
   監視装置。
7. 【請求項７】 複数のＶＰＩについて記憶領域が分割さ
   れた一つのメモリと、このメモリを制御する一つの制御
   回路とに構成された請求項４記載のセルトラフィック監
   視装置。
8. 【請求項８】 非同期通信網に設置され、ある時刻ｔ０
   を起点としてＴセル時間内に到着するセルの数がＸ個を
   越えたことを判定する第一計数手段を備えたセルトラフ
   ィック監視回路において、 時刻〔ｔ０＋Ｔ／２＋α〕を起点としてＴセル時間内に
   到着するセルの数がＸ個を越えたことを判定する第二計
   数手段を備え、 ここに、−Ｔ／２＜α＜＋Ｔ／２ かつ α≠０ であ
   り、 ただし、一つのＶＰＩについて、前記時刻ｔ０からＴセ
   ル時間内には、時刻ｔ０および時刻〔ｔ０＋Ｔ／２＋
   α〕以外の時刻を起点とするＴセル時間内に到着するセ
   ルの数がＸ個を越えたことを判定する回路を持たないこ
   とを特徴とするセルトラフィック監視回路。