JPS61242497A - 多元時間スイツチ - Google Patents
多元時間スイツチInfo
- Publication number
- JPS61242497A JPS61242497A JP8393485A JP8393485A JPS61242497A JP S61242497 A JPS61242497 A JP S61242497A JP 8393485 A JP8393485 A JP 8393485A JP 8393485 A JP8393485 A JP 8393485A JP S61242497 A JPS61242497 A JP S61242497A
- Authority
- JP
- Japan
- Prior art keywords
- time
- time switch
- switch
- time slot
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１時分割交換機に関し、特に多元時間スイッチ
に関する。
に関する。
時分割交換を行なう際に、ｌフレーム上のタイムスロッ
ト番号が時間軸上を昇べきの順に並んでいるとして、任
意フレーム上の任意のタイムスロット番号のデータを自
タイムスロット番号より大きな番号のタイムスロットに
置換する場合、同一フレーム上の該当スロットに置換す
ることが可能であるが、自タイムスロット番号より小さ
な番号のタイムスロットに置換する場合、同一フレーム
上の該当タイムスロットへの置換可能な時刻が過ぎてい
るため、後続フレーム上の該当タイムスロットに置換す
ることになる。第１ （１は正の整数）フレーム上のタ
イムスロット番号ｍ及びｎ（ｍ、ｎは共に正の整数でｍ
ａｎの関係にある）のデータを各タイムスロット番号（
ｍ−ｉ）。
ト番号が時間軸上を昇べきの順に並んでいるとして、任
意フレーム上の任意のタイムスロット番号のデータを自
タイムスロット番号より大きな番号のタイムスロットに
置換する場合、同一フレーム上の該当スロットに置換す
ることが可能であるが、自タイムスロット番号より小さ
な番号のタイムスロットに置換する場合、同一フレーム
上の該当タイムスロットへの置換可能な時刻が過ぎてい
るため、後続フレーム上の該当タイムスロットに置換す
ることになる。第１ （１は正の整数）フレーム上のタ
イムスロット番号ｍ及びｎ（ｍ、ｎは共に正の整数でｍ
ａｎの関係にある）のデータを各タイムスロット番号（
ｍ−ｉ）。
（ｎ＋１）（１，３は共に正の整数）に置換する場合は
、第２図に示すように、第１フレーム上のタイムスロッ
ト番号ｎのデータは同フレーム上のタイムスロット番号
（ｎ＋ ｊ）に置換されるが、第１フレーム上のタイム
スロット番号ｍのデータは後続の第（ｊ＋ｉ）フレーム
のタイムスロット番号（ｍ−ｉ）に置換されるので、デ
ータの順序が逆転する。
、第２図に示すように、第１フレーム上のタイムスロッ
ト番号ｎのデータは同フレーム上のタイムスロット番号
（ｎ＋ ｊ）に置換されるが、第１フレーム上のタイム
スロット番号ｍのデータは後続の第（ｊ＋ｉ）フレーム
のタイムスロット番号（ｍ−ｉ）に置換されるので、デ
ータの順序が逆転する。
同一フレームの複数タイムスロットにわたる一連のデー
タが一つの意味をなす場合に対して上記の欠点を解決す
るため、従来は第３図に示すように、ｌフレームの全タ
イムスロット上のデータを蓄積可能なメモリを並列に２
面ＴＩ、 Ｔ２とフレーム毎に一面が入力、他の面が出
力されるような選択回路ＳＥＬおよび制御回路ＣＴＬか
ら構成される方式をとり、任意フレームの全タイムスロ
ット上のデータを一方の面のメモリに蓄積し１次に後続
するフレームの全タイムスロット上のデータを他方の面
のメモリに蓄積する間に制御回路ＣＴＬからの指示によ
り先の面のメモリからデータを取り出し必要なタイムス
ロット上の置換を行なっていた。これにより同一フレー
ム上の複数タイムスロット上の一連のデータの順序性は
確保される。
タが一つの意味をなす場合に対して上記の欠点を解決す
るため、従来は第３図に示すように、ｌフレームの全タ
イムスロット上のデータを蓄積可能なメモリを並列に２
面ＴＩ、 Ｔ２とフレーム毎に一面が入力、他の面が出
力されるような選択回路ＳＥＬおよび制御回路ＣＴＬか
ら構成される方式をとり、任意フレームの全タイムスロ
ット上のデータを一方の面のメモリに蓄積し１次に後続
するフレームの全タイムスロット上のデータを他方の面
のメモリに蓄積する間に制御回路ＣＴＬからの指示によ
り先の面のメモリからデータを取り出し必要なタイムス
ロット上の置換を行なっていた。これにより同一フレー
ム上の複数タイムスロット上の一連のデータの順序性は
確保される。
本発明の多元時間スイッチは、第１の時間スイッチと、
第１の時間スイッチの出力を固定的に１フレーム分遅延
させる第２の時間スイッチと、第１の時間スイッチの入
力時タイムスロット番号と制御用メモリから出力された
第１の時間スイッチの出力時タイムスロット番号を比較
する比較回路と、順序性の要求されないデータの入った
タイムスロットについては第１の時間スイッチの出力を
選択し、順序性の要求されるデータの入ったタイムスロ
ー２トについては各フレームの始めでは第１の時間スイ
ッチの出力信号を選択し、第１の時間スイッチの入力時
タイムスロット番号が出力時タイムスロット番号より小
さいか等しい場合のタイムスロットの置換の方向を正、
第１の時間スイッチの入力時タイムスロット番号が出力
時タイムスロット番号より大きい場合のタイムスロット
の置換の方向を負として、その後の比較回路からの情報
により、タイムスロットの置換の方向が正の状態および
正から負への変化時には第１の時間クイ−２チの出力信
号を選択し、タイムスロットの置換の方向が負の状態お
よび負から正への変化時には第２の時間スイッチの出力
信号を選択する選択回路を備えたことを特徴とする。
第１の時間スイッチの出力を固定的に１フレーム分遅延
させる第２の時間スイッチと、第１の時間スイッチの入
力時タイムスロット番号と制御用メモリから出力された
第１の時間スイッチの出力時タイムスロット番号を比較
する比較回路と、順序性の要求されないデータの入った
タイムスロットについては第１の時間スイッチの出力を
選択し、順序性の要求されるデータの入ったタイムスロ
ー２トについては各フレームの始めでは第１の時間スイ
ッチの出力信号を選択し、第１の時間スイッチの入力時
タイムスロット番号が出力時タイムスロット番号より小
さいか等しい場合のタイムスロットの置換の方向を正、
第１の時間スイッチの入力時タイムスロット番号が出力
時タイムスロット番号より大きい場合のタイムスロット
の置換の方向を負として、その後の比較回路からの情報
により、タイムスロットの置換の方向が正の状態および
正から負への変化時には第１の時間クイ−２チの出力信
号を選択し、タイムスロットの置換の方向が負の状態お
よび負から正への変化時には第２の時間スイッチの出力
信号を選択する選択回路を備えたことを特徴とする。
本発明の実施例について図面を参照して説明する。
第１図は本発明による多元時間スイッチの一実施例を示
すブロック図である。
すブロック図である。
時間スイッチＴ２は時間スイッチＴ、に直列に接続され
、時間スイッチＴ、の出力を固定的に１フレーム分遅延
させる。ここで、時間スイッチＴ、の入力時のタイムス
ロット番号が時間スイッチＴ、の出力時のタイムスロッ
ト番号より大きい時、タイムスロットの置換の方向が負
であるとし１時間スイッチＴ、の入力時のタイムスロッ
ト番号が時間スイッチＴ１の出力時のタイムスロット番
号より小さいか等しい時をタイムスロットの置換の方向
が正であるとする。制御メモリＭＥＭは時間スイッチＴ
、を制御する。カウンタＣＮＴは制御メモリＭＥＭが時
間スツイチＴ１へ入力時のタイムスロット番号の指定を
するために使用する。比較回路ＣＭＰはカウンタＣＮＴ
の値と制御メモリＭＥＭが時間スイッチＴ、へ出力用タ
イムスロット番号の指定をするために出力した値を比較
する０選択回路ＳＥＬは、順序性の要求されないデータ
の入ったタイムスロットにについては時間スイッチＴ、
の出力を選択し、順序性の要求されるデータの入ったタ
イムスロットについては各フレームの始めでは時間スイ
ッ千Ｔ１の出力信号を選択し、その後の比較回路ＣＭＰ
からの情報により、タイムスロットの置換の方向が正の
状態および正から負への変化時には時間スイッチＴ、の
出力信号を選択し、タイムスロットの置換の方向が負の
状態および負から正への変化時には時間スイッチＴ２の
出力信号を選択する動作をフレームの終りまで繰り返す
。
、時間スイッチＴ、の出力を固定的に１フレーム分遅延
させる。ここで、時間スイッチＴ、の入力時のタイムス
ロット番号が時間スイッチＴ、の出力時のタイムスロッ
ト番号より大きい時、タイムスロットの置換の方向が負
であるとし１時間スイッチＴ、の入力時のタイムスロッ
ト番号が時間スイッチＴ１の出力時のタイムスロット番
号より小さいか等しい時をタイムスロットの置換の方向
が正であるとする。制御メモリＭＥＭは時間スイッチＴ
、を制御する。カウンタＣＮＴは制御メモリＭＥＭが時
間スツイチＴ１へ入力時のタイムスロット番号の指定を
するために使用する。比較回路ＣＭＰはカウンタＣＮＴ
の値と制御メモリＭＥＭが時間スイッチＴ、へ出力用タ
イムスロット番号の指定をするために出力した値を比較
する０選択回路ＳＥＬは、順序性の要求されないデータ
の入ったタイムスロットにについては時間スイッチＴ、
の出力を選択し、順序性の要求されるデータの入ったタ
イムスロットについては各フレームの始めでは時間スイ
ッ千Ｔ１の出力信号を選択し、その後の比較回路ＣＭＰ
からの情報により、タイムスロットの置換の方向が正の
状態および正から負への変化時には時間スイッチＴ、の
出力信号を選択し、タイムスロットの置換の方向が負の
状態および負から正への変化時には時間スイッチＴ２の
出力信号を選択する動作をフレームの終りまで繰り返す
。
このように、順序性の要求されないデータに関しては選
択回路ＳＥＬは時間スイッチＴ、からの出力を選択する
ので、遅延は時間スイッチＴＩと選択回路ＳＥＬを通過
するだけの必要最小限のものですむ、また、順序性の要
求されるデータについても同一フレーム上の複数のタイ
ムスロットを各タイムスロット番号よりも大きい番号へ
、かつ順序性が崩れない形で変換可能である場合には、
フレームの始めでは選択回路ＳＥＬは時間スイッチＴ、
からの出力に設定されていて、順序性が崩れるような要
因がない限り、すなわちタイムスロットの置換の方向が
負から正に変わらない限り時間スイッチＴ２からの出力
は選択されないので、遅延は必要最小限のもので済む、
順序性の要求されるデータで時間スイッチＴ、での変換
だけでは順序性の崩れるもの、すなわちタイムスロット
の置換の方向が負のデータがある場合については、選択
回路ＳＥＬは置換の方向が負であるデータは時間スイッ
チＴ、からの出力を選び、置換の方向が正であるデータ
はＴ２からの出力を選ぶので、従来方式と同じように１
フレーム分遅延した形でデータの順序性は保持される。
択回路ＳＥＬは時間スイッチＴ、からの出力を選択する
ので、遅延は時間スイッチＴＩと選択回路ＳＥＬを通過
するだけの必要最小限のものですむ、また、順序性の要
求されるデータについても同一フレーム上の複数のタイ
ムスロットを各タイムスロット番号よりも大きい番号へ
、かつ順序性が崩れない形で変換可能である場合には、
フレームの始めでは選択回路ＳＥＬは時間スイッチＴ、
からの出力に設定されていて、順序性が崩れるような要
因がない限り、すなわちタイムスロットの置換の方向が
負から正に変わらない限り時間スイッチＴ２からの出力
は選択されないので、遅延は必要最小限のもので済む、
順序性の要求されるデータで時間スイッチＴ、での変換
だけでは順序性の崩れるもの、すなわちタイムスロット
の置換の方向が負のデータがある場合については、選択
回路ＳＥＬは置換の方向が負であるデータは時間スイッ
チＴ、からの出力を選び、置換の方向が正であるデータ
はＴ２からの出力を選ぶので、従来方式と同じように１
フレーム分遅延した形でデータの順序性は保持される。
以上説明したように本発明は、入力信号を直列に接続し
た２段の時間スイッチで変換し、各段の時間スイッチの
出力を選択回路によって選択して出力することにより、
変換すべきデータの順序性を保持し、かつ順序性の要求
されないデータおよび通常の時間スイッチで順序性が保
持されうるデータについては、変換遅延を必要最小限に
抑えることができる効果がある。
た２段の時間スイッチで変換し、各段の時間スイッチの
出力を選択回路によって選択して出力することにより、
変換すべきデータの順序性を保持し、かつ順序性の要求
されないデータおよび通常の時間スイッチで順序性が保
持されうるデータについては、変換遅延を必要最小限に
抑えることができる効果がある。
第１図は本発明による多元時間スイッチの一実施例を示
すブロック図、第２図はタイムスロットの変換を示す図
、第３図は従来の多元時間スイッチの構成を示すブロッ
ク図である。 ＳＥＬ・・・選択回路 ＣＭＰ・・・比較回路 ＭＥＭ・・・制御メモリ ＣＮＴ・・・カウンタ ＴＩ ＋ ”２・・・時間スイッチ 特許出願人 日本電気株式会社 ５、
すブロック図、第２図はタイムスロットの変換を示す図
、第３図は従来の多元時間スイッチの構成を示すブロッ
ク図である。 ＳＥＬ・・・選択回路 ＣＭＰ・・・比較回路 ＭＥＭ・・・制御メモリ ＣＮＴ・・・カウンタ ＴＩ ＋ ”２・・・時間スイッチ 特許出願人 日本電気株式会社 ５、
Claims (1)
- 時分割交換機における多元時間スイッチにおいて、第１
の時間スイッチと、第１の時間スイッチの出力を固定的
に１フレーム分遅延させる第２の時間スイッチと、第１
の時間スイッチの入力時タイムスロット番号と制御用メ
モリから出力された第１の時間スイッチの出力時タイム
スロット番号を比較する比較回路と、順序性の要求され
ないデータの入つたタイムスロットについては第１の時
間スイッチの出力を選択し、順序性の要求されるデータ
の入つたタイムスロットについては各フレームの始めで
は第１の時間スイッチの出力信号を選択し、第１の時間
スイッチの入力時タイムスロット番号が出力時タイムス
ロット番号より小さいか等しい場合のタイムスロットの
置換の方向を正、第１の時間スイッチの入力時タイムス
ロット番号が出力時タイムスロット番号より大きい場合
のタイムスロットの置換の方向を負として、その後の比
較回路からの情報により、タイムスロットの置換の方向
が正の状態および正から負への変化時には第１の時間ス
イッチの出力信号を選択し、タイムスロットの置換の方
向が負の状態および負から正への変化時には第２の時間
スイッチの出力信号を選択する選択回路を備えたことを
特徴とする多元時間スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8393485A JPS61242497A (ja) | 1985-04-19 | 1985-04-19 | 多元時間スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8393485A JPS61242497A (ja) | 1985-04-19 | 1985-04-19 | 多元時間スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61242497A true JPS61242497A (ja) | 1986-10-28 |
Family
ID=13816424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8393485A Pending JPS61242497A (ja) | 1985-04-19 | 1985-04-19 | 多元時間スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242497A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181298A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
| JPH03181289A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6070896A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Ltd | 通話路装置 |
-
1985
- 1985-04-19 JP JP8393485A patent/JPS61242497A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6070896A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Ltd | 通話路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181298A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
| JPH03181289A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0003182A2 (en) | Method of and apparatus for enabling different parts of an input television signal to be made available simultaneously,and television standards converter incorporating said apparatus | |
| US4445215A (en) | Programmable frequency ratio synchronous parallel-to-serial data converter | |
| JPS59224972A (ja) | 画像変倍処理装置 | |
| JPH08506949A (ja) | ２進の周期的入力信号を遅延させる信号処理回路と方法 | |
| US7134038B2 (en) | Communication clocking conversion techniques | |
| JPS61242497A (ja) | 多元時間スイツチ | |
| US4218758A (en) | Parallel-to-serial binary data converter with multiphase and multisubphase control | |
| US3568147A (en) | Transient filter system | |
| US3505478A (en) | Clock frequency converter for time division multiplexed pulse communication system | |
| US6625628B1 (en) | Method and apparatus for digital filter | |
| JP2509176B2 (ja) | デ−タ速度変換処理回路 | |
| US5510788A (en) | Data conversion apparatus | |
| JP2692476B2 (ja) | フレーム同期システム | |
| US4573178A (en) | Counter employing feedback shift register controlling hysteresis circuit | |
| JPH0477134A (ja) | 多重信号分離回路 | |
| JP3719677B2 (ja) | レート変換装置、及びレート変換方法 | |
| JPS63196130A (ja) | 信号検出方式 | |
| JPS63258112A (ja) | 逓倍回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JP2655509B2 (ja) | シリアル／パラレル変換回路 | |
| JPH0276332A (ja) | ビット位相同期回路 | |
| JPS62194797A (ja) | 多元時間スイツチ | |
| JPS63245033A (ja) | 高速フレ−ム同期方式 | |
| JPH0697925A (ja) | データ速度変換回路 | |
| JPH07104974A (ja) | 高速積算回路 |