JPH0573669A

JPH0573669A - 画像処理装置

Info

Publication number: JPH0573669A
Application number: JP3236033A
Authority: JP
Inventors: Hiroyuki Takahashi; 弘行高橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-09-17
Filing date: 1991-09-17
Publication date: 1993-03-26

Abstract

(57)【要約】【目的】画像の回転、鏡像イメージ化など、あるいはこ
れらを組合せた画像編集を、リアルタイムで実行可能と
することを目的とする。【構成】アドレスカウンタ２０４よりのアドレス信号に
従い、カラー画像データを４画素×４ラインを１ブロツ
クとして画像メモリ２０１に書込む。読出し時には、書
込んだ１ブロツクをそれぞれの色ごとに独立に時分割処
理し、それぞれの分割処理時間内で、アドレスカウンタ
２０４よりのアドレス信号に従い読み出す。この時に、
アドレスカウンタ２０４は、各ブロツクごとのそれぞれ
のアドレスを主走査アドレスと副走査アドレスの組合せ
で構成し、両アドレスのカウントアツプ／ダウン、及
び、両アドレスの入れ替えを可能に構成し、これらの制
御の任意の組合わせ制御可能に構成する。そして、前記
書込み時、又は読出し時に、所望出力イメージに従つた
アドレスカウント制御、入れ替え制御を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置に関し、例
えば、画像データの回転、鏡像イメージ化、画像移動等
が可能な画像処理装置に関するものである。

【０００２】

【従来の技術】従来の画像処理装置においても、一般に
画像データを格納しておくフレームメモリを持つてい
る。しかし、せつかくフレームメモリを持つていても、
画像データの保存やデータ遅延のみに使つていた。

【０００３】

【発明が解決しようとしている課題】しかしながら、近
年、いろいろな画像編集機能が必要とされてきている。
従来の装置ではこの要求に十分答えられず、画像編集に
はフレームメモリより読出してきた画像データに複雑な
演算等を用いて画像の回転、移動等を行なわなければな
らなかつた。このため、画像処理に多大な時間を必要と
し、ほとんどリアルタイムでの処理は不可能であつた。

【０００４】従来例では、わずかに主走査方向の鏡像の
みリアルタイムで出力されているにすぎず、副走査方向
の鏡像や画像回転あるいは、それらを組み合せた画像を
リアルタイムに動作させることはできなかつた。

【０００５】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的として成されたもので、上述の課題を
解決する一手段として以下の構成を備える。即ち、主走
査方向ｍ画素×副走査方向ｎライン（ｍ≧１，ｎ≧１）
を１ブロツクとして画像データをブロツク毎に格納する
記憶手段と、１ブロツクを複数個に時分割処理しそれぞ
れの分割処理時間内でそれぞれ独立に前記記憶手段に記
憶の任意のアドレスの画像データを読み書きする記憶制
御手段とを備え、該記憶制御手段は前記記憶手段の各ブ
ロツクごとのそれぞれのアドレスを主走査アドレスと副
走査アドレスの組合せで構成し、主走査アドレスをカウ
ントアツプ、カウントダウンさせる主走査アドレス制御
手段と副走査アドレスをカウントアツプ、カウントダウ
ンさせる副走査アドレス制御手段と主走査アドレスと副
走査アドレスを入れ替えるアドレス入れ替え手段を有す
る。し、前記記憶手段との読み書き時に前記３つの手段
を制御して記憶手段に記憶の画像データに回転、鏡像イ
メージ化といつた画像処理を行なえる。

【０００６】

【作用】以上の構成において、記憶手段との読み書き時
に、記憶手段の主走査方向、副走査方向のアドレスカウ
ンタのアツプダウンと主副のアドレスカウンタを入れ替
える手段を備え、書込み時と読出し時に異なる設定をす
ることにより、画像の回転、鏡像イメージ化などあるい
はこれらを組合せた画像編集をリアルタイムで実行可能
となる。

【０００７】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。［第１実施例］図１は本発明に係る第１実施例の原稿を
読取り、記録紙に記録するカラー画像記録装置のブロツ
ク構成図である。

【０００８】図１において、ＲＧＢ３色のフイルタを設
けたＣＣＤ１５１により原稿画像を読み取り、Ａ／Ｄ＆
Ｓ／Ｈ部１５２でＣＣＤ１５１よりの画像データを対応
するデジタルデータに変換し、シエーデイング補正部１
５３と入力マスキング部１５４でこの画像データを補正
する。そして、続く変倍処理部１５５で、変倍処理実行
時には変倍処理部１５５で変倍処理を行なつて変倍デー
タを圧伸部１５６に出力し、変倍処理を行なわない場合
にはそのまま圧伸部１５６に送る。

【０００９】圧伸部１５６では、送られてきた画像デー
タを圧縮／又は伸長してマスキング・ＵＣＲ部１６０に
出力するとともに、一旦メモリ１５８に格納する。マス
キング・ＵＣＲ部１６０ではマスキング処理を行う。更
に、γ補正１６１とエツジ強調１６２によりＹＭＣＫの
出力画像データを作り、不図示の出力手段にて記録紙に
画像を記録する。

【００１０】ここで、圧伸部１５６はエンコーダ部１５
７、上述のメモリ部１５８、デコーダ部１５９より構成
され、エンコーダ部１５７によりデータ圧縮され、デコ
ーダ部１５９によりデータ伸長される。圧伸部１５６に
おける圧伸処理を以下説明する。例えば、図２の太枠斜
線部の部分について考えると、１マスが１画素に相当
し、この１画素にはＲＧＢ３色のデータがそれぞれ８ビ
ツトで表されている。そしてこの画素を主走査方向４画
素×副走査方向４ライン、すなわち１６画素分のデータ
を１ブロツクとしてＬ^* ａ ^* ｂ^* 変換し、この１６画素
×３色×８ビツト＝３８４のデータを１／１２に圧縮
し、３２ビツトデータとする。これをいま、画像データ
Ａ（２０８）としてメモリ部１５８に格納する。それと
ともに、４色同時処理にて、ＹＭＣＫそれぞれのデコー
ダ部１５９に画像データＢ（２０９）として送り、ＹＭ
ＣＫそれぞれ２４ビツトにデータ伸張する。

【００１１】メモリ部１５８は、読取り原稿、あるいは
記録紙に応じたメモリ空間を持つており、図３に示すよ
うに同一アドレス空間上に画像メモリ２０１（３２ビツ
トデータ）と、ＢＩＴＭＡＰメモリ２０２（１ビツ
ト）、画像メモリ２０１への書込み画像を編集する画像
編集部２０３、両メモリのアドレス制御を司るアドレス
カウンタ２０４、ＢＩＴＭＡＰメモリ２０２への書込
み画像を編集する画像編集部２０５、画像メモリ２０１
の書込み／読出し制御を行なう制御信号発生部２０６、
ＢＩＴＭＡＰメモリ２０２の書込み／読出し制御を行
なう制御信号発生部２０７とを持つ構成となつている。

【００１２】なお、以下の説明では、画像メモリ２０１
とＢＩＴＭＡＰメモリ２０２は、ＤＲＡＭである場合
を例として説明するが、それ以外の記憶手段でも構わな
い。そして、これらはアドレスバスが共通になつてお
り、アドレスカウンタ２０４は４画素×４ラインを１単
位として、メモリ空間の１アドレスとして、そこに３２
ビツトのデータを図４の（ロ）のタイミングで格納し、
以後、順次時系列に（ホ）〜（チ）のようにＹ，Ｍ，
Ｃ，Ｋそれぞれのタイミングで各色毎の画像データを読
出していく。

【００１３】ここで、４画素×４ラインを、図５、図６
に示すように、８つのブロツクに時分割し、それぞれの
ブロツク毎にメモリへの画像データの書込みや各色の読
出しなどをあらかじめ決めておき、それぞれ独立してメ
モリ空間のアドレスへアクセスする系を考える。まず、
主走査方向のアクセス系を、主走査系のアドレス制御部
の詳細回路図である図７を参照して説明する。

【００１４】まず、図７のラツチ０〜７（５０）〜（５
７）に、不図示のＣＰＵから出力される主走査方向のＣ
Ｓ０〜ＣＳ７の初期値をラツチさせる。例えば、ＣＳ０
〜ＣＳ７としてラツチ０〜７（５０）〜（５７）に、０
００_H ，８１０_H ，０２０_H，８３０_H ，０４０_H ，８
５０_H ，０６０_H ，８７０_H の１６進数の各値を主走査
方向の初期値としてラツチさせるとする。

【００１５】次に、セレクタ５８で時分割により、図
５，図６のように各ブロツクごとにラツチさせた初期値
を順次イ〜チの順として選択出力する。また、カウンタ
５９は各ラインの先頭の同期信号Ｌｓｙｎｃの入力毎に
カウント値を０００_H にリセツトされ、ＶＣＫ４の入力
毎（４画素毎）にカウントアツプする。そして、このカ
ウンタ５９のカウント値とセレクタ５８の選択出力値と
をアダー６０により加減算して主走査方向アドレスＸＡ
ＤＲとして出力する。このとき、それぞれの初期値の最
上位ビツトをＸＯＦＦ信号とし、これが“０”のときア
ダー６１で加算、“１”のときアダー６１で減算とす
る。

【００１６】これにより、図５、図６に示すブロツク
（イ）では、０００_H ，００１_H ，００２_H ，…とカウ
ントアツプし、図５、図６に示すブロツク（ロ）では、
０１０_H ，００Ｆ_H ，００Ｅ_H ，…とカウントダウンす
ることになる。以下同様にして加減算し、ブロツク
（チ）では、０７０_H ，０６Ｆ_H ，０６Ｅ_H ，…とカウ
ントダウンする。

【００１７】次に、副走査方向のアクセス系を、副走査
系のアドレス制御部の詳細回路図である図８を参照して
説明する。次に、図８のラツチ８〜１５（６８）〜（７
５）に、不図示のＣＰＵから出力される副走査方向のＣ
Ｓ８〜ＣＳ１５の初期値をラツチさせる。例えば、ＣＳ
８〜ＣＳ１５としてラツチ８〜１５（６８）〜（７５）
に、０００_H ，８１０_H ，０２０_H ，８３０_H ，０４０
_H ，８５０_H ，０６０_H ，８７０_H の１６進数の各値を
副走査方向の初期値としてラツチさせるとする。

【００１８】次に、セレクタ９２で時分割により、図
５，図６のように各ブロツクごとにラツチさせた初期値
を順次イ〜チの順として選択出力する。また、カウンタ
９３は電源投入時のＲＳＴ（−）信号によりカウント値
を０００_H にリセツトされ、Ｌｓｙｎｃ４の入力毎（４
ライン毎）に１つカウントアツプする。そして、主走査
方向アドレスの場合と同様、カウンタ９３のカウント値
Ｃ１と初期値であるセレクタ９２の選択出力値Ｙ０とを
アダー７６〜８３により加減算して、この計算値計算値
Ｙ₀ ±Ｃ₁ を図４の副走査方向のイネーブル信号の立上
りの同期信号ＰＳ０〜ＰＳ７で、ラツチ８４〜９１にて
記録紙１枚につき１つづつの割でラツチする。これをセ
レクタ９２にて時分割し、計算値Ｙ₀ ±Ｃ₁ を出力す
る。

【００１９】更にアダー９４にラツチされた計算値Ｙ₀
±Ｃ₁と４ライン毎にアツプするカウンタ値Ｃ₂ とを加
減算し、副走査方向アドレスＹＡＤＲ＝Ｙ₀ ±Ｃ₁ ±Ｃ
₂ として出力する。即ち、ＹＯＦＦ＝“０”のときはＹ
ＡＤＲ＝Ｙ₀ ＋（Ｃ₂ −Ｃ₁ ）、ＹＯＦＦ＝“１”のと
きはＹ₀ −（Ｃ₂ −Ｃ₁ ）として、初期値Ｙ₀ と実際の
カウント値（Ｃ₂ −Ｃ₁ ）とを加減算した値を副走査方
向アドレス値ＹＡＤＲとして出力される。

【００２０】このようにして主走査方向アドレス、副走
査方向アドレスが出力される。このの両アドレス値は、
入力され記録されている画像データをそのままの形で読
出す場合のアドレス値である。従つて、画像編集等を行
なうことなく、記憶画像データをそのままの形で出力す
る場合には、この主走査方向アドレスＸＡＤＲ及び副走
査方向アドレスＹＡＤＲをそのまま用いればよい。

【００２１】以上の構成を備えることにより、本実施例
においては、この主走査方向アドレスＸＡＤＲ及び副走
査方向アドレスＹＡＤＲに対してそれぞれ独自に／ある
いは相互にアドレス変換することができる。そして、こ
のアドレス変換したアドレスデータに従つて画像データ
を、例えば図５に示すロのブロツクで画像メモリ２０１
に書込むことにより、この画像データを、例えば図５の
ホ〜チのブロツクでＲＯＴ＝０００としてそのまま読出
すことにより、画像データに対して、回転処理、鏡像化
処理等の各種の画像処理が行なえる。

【００２２】以下、図９に示す主走査方向アドレスＸＡ
ＤＲ及び副走査方向アドレスＹＡＤＲの変換回路及び当
該回路を用いた画像処理の詳細を説明する。図９におい
て、ラツチ４１には、ＣＰＵから図５の（イ）〜（チ）
のそれぞれのブロツクごとに、本実施例装置が実行すべ
き処理に従つたＸＡＤＲとＹＡＤＲを入れかえる信号Ｘ
ＹＣＨＧ（“０”のときはそのまま出力、“１”のとき
はＸＡＤＲとＹＡＤＲを入れ替える）が予めセツトされ
る。

【００２３】そして、このラツチ４１にラツチ各ブロツ
クごとに主走査方向アドレスＸＡＤＲ及び副走査方向ア
ドレスＹＡＤＲの入力されたセレクタ４３，４４を制御
して各セレクタ４３，４４より主走査方向アドレスＸＡ
ＤＲ及び副走査方向アドレスＹＡＤＲのいずれかを選択
して、主走査方向アドレスとしてセレクタ４３よりＸＭ
Ａを、副走査方向アドレスとしてセレクタ４４よりＹＭ
Ａを、それぞれＤフリツプフロツプ４５，４６に出力
し、Ｄフリツプフロツプ４５，４６でラツチしてメモリ
２０１，２０２に出力する。

【００２４】また、前述のＸＹＣＨＧ信号、ＸＯＦＦ信
号、ＹＯＦＦ信号の３つの信号を、Ｄフリツプフロツプ
４７〜４９にてＸＭＡ，ＹＭＡと同期を合わせて、ラツ
チし、信号ＲＯＴ＜０＞，ＲＯＴ＜１＞，ＲＯＴ＜２＞
を得る。そして、この３ビツトのＲＯＴ信号及び上述の
ＸＭＡ信号、ＹＭＡ信号との組合わせにより、画像メモ
リ２０１に書込んだ画像データの読出しに際して回転処
理、鏡像化処理を行なうことができる。

【００２５】即ち、図１０に示す様な各種処理結果をア
ドレス制御のみで行なえる。ＲＯＴ＝０００の場合に
は、格納画像データと読出し画像データが同じ状態と成
る。ＲＯＴ＝００１の場合には、ＲＯＴ＝０００に示す
記憶画像データを鏡像化し、時計方向に２７０度回転さ
せた画像データとなる。同様に、ＲＯＴ＝０１０の場合
にはＲＯＴ＝０００に示す記憶画像データの鏡像化デー
タが出力される。ＲＯＴ＝０１１の場合にはＲＯＴ＝０
００に示す記憶画像データを時計方向に２７０度回転さ
せた画像データが出力される。

【００２６】ＲＯＴ＝１００の場合には、ＲＯＴ＝００
０に示す記憶画像データの鏡像化データを１８０度を回
転された画像データが出力される。ＲＯＴ＝１０１の場
合には、ＲＯＴ＝０００に示す記憶画像データを時計方
向に９０度回転させた画像データが出力される。ＲＯＴ
＝１１０の場合には、ＲＯＴ＝０００に示す記憶画像デ
ータを時計方向に２７０度回転させた画像データが出力
される。更に、ＲＯＴ＝１１１の場合には、ＲＯＴ＝０
００に示す記憶画像データを時計方向に９０度回転させ
た画像データが出力される。

【００２７】以上のような方法により、図５の（ロ）の
ブロツクにて、ＲＯＴ信号を処理すべき（出力すべき）
画像イメージに合わせて制御して、該制御に従つてメモ
リに書き込み、（ホ）（ヘ）（ト）（チ）のブロツクに
て、ＲＯＴ＝０００でメモリからそのまま読出すことに
より、図１０ののような画像が本実施例装置に入力さ
れた時に、〜のような８種類の出力画像が得られ
る。即ち、画像メモリ２０１への書き込み時に、該画像
メモリ２０１の主走査方向、副走査方向のアドレスカウ
ンタのアツプダウン制御と、主走査方向、副走査方向の
アドレス値を入れ替える制御を実行可能として、ＲＯＴ
＝０００でメモリからそのまま読出す制御を実行するこ
とにより、即ち、画像メモリ２０１に対する画像データ
の書込み時と読出し時とで異なる設定をすることによ
り、画像の回転、鏡像イメージ化などあるいはこれらを
組合せた画像編集をリアルタイムで実行可能となる。

【００２８】［第２実施例］以上説明した第１実施例に
おいては、図５の（ロ）のブロツクにて、ＲＯＴ信号を
出力すべき画像イメージに併せて制御し、書込み時のア
ドレスを種々制御する例について説明した。しかし、本
発明は以上の例に限定されるものではなく、書込み時に
はＲＯＴ＝０００として入力画像データをそのままの形
でメモリに格納し、読出し時の（ホ）（ヘ）（ト）
（チ）のブロツクにて図１０に示すＲＯＴ＝０００〜１
１１の各種の画像イメージに合わせて、ＲＯＴ信号を変
化させて読み出す様に制御しても、第１実施例と全く同
じ結果が得られる。

【００２９】即ち、第１実施例と同様に、図１０のＲＯ
Ｔ＝０００の画像を入力したときに、書込み時にＲＯＴ
＝０００として入力画像データをそのままの形で画像メ
モリ２０１に格納し、読出し時にアドレスをＲＯＴ＝０
００〜１１１に従つて種々制御して読出しても、図１０
に示すの８種類の出力画像が得られる。特に、画像メモ
リ２０１に一旦書込んだ画像データを元に、この画像デ
ータを種々変形等して出力する必要のある場合等におい
ては、画像メモリ２０１への書込み時に、なにも画像処
理しない、そのままの形で書込んでおくことにより、後
で種々の画像処理を実行する時に、処理の度ごとに新た
に画像データを書込む必要なく、従前に書込んだ画像デ
ータを以後の処理でそのまま利用でき、効率のアツプも
図れる。

【００３０】［実施例３］また、第１実施例において
は、１頁分の画像データのうちの所定領域部分の画像デ
ータをそのままの位置関係を保ちながら鏡像化処理、回
転処理等行なう例について説明した。しかし、本発明は
以上の例に限定されるものではなく、図７及び図８に示
す各ラツチ５０〜５７，６８〜７５に設定する初期値を
制御することにより、頁上の処理画像位置を併せて制御
できる。

【００３１】例えば、図７に示すＣＳ１信号をラツチす
るラツチ５１（書き込み時の主走査方向の初期値）と、
図８に示すＣＳ９信号をラツチするラツチ６９（書き込
み時の副走査方向の初期値）に対する初期値として、例
えば、０００_H を設定し、次に図７に示すＣＳ４〜ＣＳ
７信号をラツチするラツチ５４〜５７（読み出し時の主
走査方向の初期値）と、図８に示すＣＳ１２〜ＣＳ１５
信号をラツチするラツチ７２〜７５（読出し時の副走査
方向の初期値）に、例えば、１００_H を設定する。

【００３２】このように制御するだけで、図１４に実線
で示す画像データを、実線の位置のように書込んだとき
の画像データが、鎖線で示す位置関係で読出される。即
ち、１頁の中で左上にシフトしたような画像となつて出
力されることになる。従つて、このラツチに対する初期
値の設定を、第１実施例や第２実施例のの画像鏡像化処
理、回転処理と読み合わせることにより、移動、回転、
鏡像、あるいはそれらを組合わせた画像編集がリアルタ
イムで可能となる。

【００３３】

【発明の効果】以上説明したように本発明によれば、１
ブロツク内の時分割処理ごとの書込み時と読出し時と
で、主走査方向アドレスと副走査方向アドレスとを制御
することにより、簡単な構成で、かつリアルタイムで、
画像の移動、回転、鏡像イメージ処理を行ない出力させ
ることができる。

【図面の簡単な説明】

【図１】本発明に係る一実施例の画像処理装置の全体ブ
ロツク図である。

【図２】本実施例での処理単位である４画素×４ライン
の１ブロツクを表わす模式図である。

【図３】図１のメモリ部の詳細構成を示すブロツク図で
ある。

【図４】図３に示すメモリ部の副走査方向イネーブル信
号のタイミングチヤートである。

【図５】、

【図６】本実施例のメモリ部のアクセスの時分割処理を
表す図である。

【図７】図３に示すアドレスカウンタの主走査方向アド
レスカウンタ回路の詳細回路図である。

【図８】図３に示すアドレスカウンタの副走査方向アド
レスカウンタ回路の詳細回路図である。

【図９】図３に示すアドレスカウンタの主走査方向、副
走査方向の各アドレス信号とＲＯＴ信号の制御回路図で
ある。

【図１０】本実施例のＲＯＴ信号の違いによる出力画像
例を示す図である。

【図１１】本発明に係る第３実施例におけるアドレスカ
ウンタの初期値の設定制御による出力画像例を示す図で
ある。

【符号の説明】

４１，４５〜４９，５０〜５７，６８〜７５ラツ
チ、４２〜４３，５８，９２，２０５セレクタ、５９，９３カウンタ、６１，７６〜８３，９４アダー、１５１ＣＣＤ部、１５２Ａ／Ｄ＆Ｓ／Ｈ部、１５３シエーデイング部、１５４入力マスキング部、１５５変倍処理部、１５６圧伸部、１５７エンコーダ部、１５８メモリ部、１５９デコーダ部、１６０マスキング・ＵＣＲ部、１６１ γ補正部、１６２エツジ強調部、２０１画像メモリ、２０２ＢＩＴＭＡＰメモリ、２０３画像編集部、２０４アドレスカウンタ、２０６，２０７制御信号発生部、２０８画像データ信号、２０９画像データ信号、２１０ＣＰＵによる設定データである。

Claims

【特許請求の範囲】

【請求項１】ｍ画素×ｎライン（ｍ≧１，ｎ≧１）を
１ブロツクとして画像データをブロツク毎に格納する記
憶手段と、１ブロツクを複数個に時分割処理しそれぞれの分割処理
時間内でそれぞれ独立に前記記憶手段に記憶の任意のア
ドレスの画像データを読み書きする記憶制御手段とを備
え、該記憶制御手段は前記記憶手段の各ブロツクごとのそれ
ぞれのアドレスを主走査アドレスと副走査アドレスの組
合せで構成し、主走査アドレスをカウントアツプ、カウ
ントダウンさせる主走査アドレス制御手段と副走査アド
レスをカウントアツプ、カウントダウンさせる副走査ア
ドレス制御手段と主走査アドレスと副走査アドレスを入
れ替えるアドレス入れ替え手段を有し、前記記憶手段と
の読み書き時に前記３つの手段を制御した前記記憶手段
に記憶の画像データに回転、鏡像イメージ化といつた画
像処理を行なえることを特徴とする画像処理装置。
【請求項２】画像データをフルカラー画像データとす
ることを特徴とする請求項１記載の画像処理装置。
【請求項３】請求項１記載の画像処理装置において、主走査アドレスと副走査アドレスの初期値を書込み時と
読出し時とで異なる値に設定可能な設定手段を備え、記
憶手段に記憶の画像データの画像移動を可能に構成する
ことを特徴とする画像処理装置。