JP5461183B2 - コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 - Google Patents
コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 Download PDFInfo
- Publication number
- JP5461183B2 JP5461183B2 JP2009523908A JP2009523908A JP5461183B2 JP 5461183 B2 JP5461183 B2 JP 5461183B2 JP 2009523908 A JP2009523908 A JP 2009523908A JP 2009523908 A JP2009523908 A JP 2009523908A JP 5461183 B2 JP5461183 B2 JP 5461183B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- context
- data
- shadow
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/31853—Test of registers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30116—Shadow registers, e.g. coupled registers, not forming part of the register space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
Description
特定の実施形態では、クロック・ロジック160は、ノーマル・クロック入力126への、クロック入力132への、シャドウ・クロック入力144への、そしてクロック入力146へのクロック信号のようなクロック信号を制御するために提供されてもよい。特定の実施形態では、ノーマル-シャドウ・コンテキスト・スワッピング・プロセスの第1のクロック・フェーズの間に、データを第2のデータ・ラッチ112内に選択的に進めるまたはラッチするために、クロック・ロジック160は、第1のデータ・ラッチ110のノーマル・クロック入力126へのおよび第2のデータ・ラッチ112のクロック入力132へのクロック信号を選択的に起動または制御してもよい。クロック・ロジック160は、シャドウ・データを第3のデータ・ラッチ116から第4のデータ・ラッチ118内に進めるために、第3のデータ・ラッチ116のシャドウ・クロック入力144へのおよび第4のデータ・ラッチ118のクロック入力146へのクロック信号を制御してもよい。推移の第2段階の間に、第4のデータ・ラッチ118から第1のデータ・ラッチ110内へそして第2のデータ・ラッチ112から第3のデータ・ラッチ116内へデータをシフトさせるために、クロック・ロジック160は、ノーマル・クロック入力126、クロック入力132、シャドウ・クロック入力144、およびクロック入力146へのクロック信号を制御してもよい。クロック・ロジック160はコンテキストスイッチ装置102の一部として含まれていてもよいし、あるいは実装(implementation)に依存して、外部制御ロジックによって提供されてもよい。したがって、コンテキストスイッチ装置102は、ノーマル・データ・コンテキスト104およびシャドウ・データ・コンテキスト106を含む並列に2組のコンテキスト・レジスタを含んでおり、そして、デジタル信号プロセサあるいは他の処理装置のようなシステムの現在のプロセスに依存してコンテキストを切り替えるのに適合されている。
下記に、本願出願時の請求項1−29に対応する記載を、それぞれ付記1−29として表記する。
付記1
コンテキストスイッチ装置であって、
第1の入力マルチプレクサおよび第1のデータ・ラッチを備える第1のデータ・コンテキスト・ロジックを備えており、前記第1のデータ・コンテキスト・ロジックはデータ入力およびシャドウ入力を含んでおり、前記第1のデータ・コンテキスト・ロジックは前記データ入力および前記シャドウ入力のうちの1つを前記第1のデータ・ラッチに選択的に結合するようにコンテキスト選択入力に応答し、前記第1のデータ・ラッチは回路装置に結合された第1のデータ・ラッチ出力を含んでおり、
第2の入力マルチプレクサ、第2のデータ・ラッチおよび第2のデータ・コンテキスト・ロジック出力を備える第2のデータ・コンテキスト・ロジックを備えており、前記第2のデータ・コンテキスト・ロジック出力は前記第1の入力マルチプレクサのシャドウ入力に結合され、前記第2の入力マルチプレクサは走査テスト入力およびフィードバック入力を含んでおり、前記入力マルチプレクサは前記走査テスト入力および前記フィードバック入力を前記第2のデータ・ラッチの入力に選択的に結合するようにモード選択入力に応答し、および、
前記第1のデータ・コンテキスト・ロジックの出力を前記第2の入力マルチプレクサのフィードバック入力に結合するフィードバック接続を備える装置。
付記2
前記第1のデータ・コンテキスト・ロジックは、前記第1のデータ・ラッチ出力に結合された入力を含みかつ前記出力を含む第3のデータ・ラッチをさらに備える、付記1のコンテキストスイッチ装置。
付記3
前記第2のデータ・コンテキスト・ロジックは、第4のデータ・ラッチをさらに備える、付記2のコンテキストスイッチ。
付記4
ノーマル・データ・コンテキスト・モードからシャドウ・データ・コンテキストモードまでの実行コンテキストの推移の間に前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから第2データ・ラッチまでデータ・コンテキストを選択的に進めるためにコンテキスト選択入力に応答して、前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから前記第2のデータ・ラッチまでデータ・コンテキストを選択的に進めるロック・ロジックをさらに備える、付記3の装置。
付記5
前記コンテキスト選択入力および前記モード選択入力は、前記ノーマル・データ・コンテキストモードおよび前記シャドウ・データ・コンテキスト・モード間で選択することである、付記4のコンテキストスイッチ。
付記6
前記コンテキスト選択入力は、ノーマル・コンテキスト選択あるいはシャドウ・コンテキスト選択を備える、付記1のコンテキストスイッチ装置。
付記7
前記モード選択入力は、関数モード選択あるいはテスト・モード選択を備える、付記1のコンテキストスイッチ装置。
付記8
前記第1のデータ・コンテキスト・ロジックは、走査テスト出力を含む、付記1のコンテキストスイッチ。
付記9
前記第2のデータ・コンテキスト・ロジックは、複数のシャドウ・データ・コンテキスト論理回路を備え、また、前記コンテキストスイッチは、複数のコンテキスト間で選択するようにマルチプロセス環境中で作動するのに適合されている、付記1のコンテキストスイッチ。
付記10
実行コンテキストを変更する方法であって、
コンテキスト選択入力を受け取ること、
第1のフェーズにおいて、
ノーマル実行コンテキストの第1のラッチ・エレメントから前記ノーマル実行コンテキストの第2のラッチ・エレメントへデータをシフトすること、
シャドウ実行コンテキストの第3のラッチ・エレメントから前記シャドウ実行コンテキストの第4のラッチ・エレメントへシャドウ・データをシフトすること、
そして、
第2のフェーズにおいて、
前記シャドウ実行コンテキストの第4のラッチ・エレメントのシャドウ・データを前記ノーマル実行コンテキストの第1のラッチ・エレメント内にシフトすること、
および、前記ノーマル実行コンテキストの前記第2のラッチ・エレメントのデータを前記シャドウ実行コンテキストの前記第3のラッチ・エレメント内にシフトすること、
を備える方法。
付記11
前記第1のラッチ・エレメントからのシャドウ・データを回路装置の入力に出力することをさらに備える、付記10の方法。
付記12
前記シャドウ実行コンテキストからのシャドウ入力と前記コンテキスト選択入力に基づいたデータ入力の間で選択するために前記ノーマル実行コンテキストの第1の入力マルチプレクサを制御すること、および、
走査テスト入力とモード選択入力に基づいた前記ノーマル実行コンテキストからのフィードバック入力の間で選択するために前記シャドウ実行コンテキストの第2の入力マルチプレクサを制御すること、
をさらに備える、付記10の方法。
付記13
前記第1のフェーズ中にラッチ・データを前記第2のラッチ・エレメントおよび前記第4のラッチ・エレメントへ選択的にラッチするためおよび前記第2のフェーズ中にラッチ・データを前記第1のラッチ・エレメントおよび前記第3のラッチ・エレメントへ選択的にラッチするように第1のクロックおよび第2のクロックを制御することをさらに備える、付記10の方法。
付記14
前記モード選択入力がテスト・モード選択を備える場合に、前記第2のラッチ・エレメントから走査テスト出力を出力することをさらに備える、付記10の方法。
付記15
集積回路装置であって、
アレイ出力マルチプレクサと、
前記回路素子の入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウ・ラッチ回路を含み、前記フォワード・ラッチ回路はデータ入力およびシャドウ・ラッチ・データ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は前記フォワード・ラッチ回路出力に応答して走査テスト入力およびフィードバック入力のうちの1つを選択するようにモード選択入力に応答する第2のマルチプレクサを含む、集積回路装置。
付記16
前記シャドウ・ラッチ・データ・入力は、前記モード選択入力がノーマル機能モード選択を備える場合、フォワード・ラッチ回路出力に関して遅れたフィードバック・データを備える、付記15の回路装置。
付記17
前記シャドウ・ラッチ・データ入力は、前記モード選択入力がテスト・モード選択を備える場合、前記走査テスト入力に関して遅れた走査テスト・データを備える、付記15の回路装置。
付記18
前記コンテキストスイッチ・ロジックは、シャドウ・コンテキスト選択を備えるコンテキスト選択入力に応答して、自動的に生成されたテスト・パターンを前記回路素子の入力に供給する、付記15の回路装置。
付記19
前記前方のラッチ回路は、走査テスト出力を含み、前記モード選択入力がテスト・モード選択を備える場合および前記コンテキスト選択入力がシャドウ・コンテキスト選択を備える場合に、前記走査テスト入力を前記走査テスト出力に結合する、付記15の回路装置。
付記20
前記コンテキストスイッチ・ロジックは複数のシャドウ・ラッチ回路を含んでおり、かつ、前記コンテキストスイッチ・ロジックは前記フォワード・ラッチ回路または前記複数のシャドウ・ラッチ回路のうちの1つを前記フォワード・ラッチ回路出力に選択的に結合するように適合されている、付記15の回路装置。
付記21
マルチプレクサおよび出力を有する少なくとも1つのラッチ・エレメントを含むフォワード・ラッチ回路と、
前記フォワード・ラッチ回路に結合され、前記フォワード・ラッチ回路からの出力データを受け取りかつ前記出力データをシャドウ・コンテキストとしてラッチするシャドウ・ラッチ回路と、を備え、
前記マルチプレクサは、コンテキスト選択入力に応答して、データ・コンテキストあるいはシャドウ・コンテキストのいずれかを少なくとも1つのラッチ・エレメントの入力に選択的に結合するように適合されている、論理装置。
付記22
前記マルチプレクサは、コンテキスト選択入力を受け取りかつ少なくとも1つのラッチ・エレメントによって前記データ・コンテキストおよび前記シャドウ・コンテキストのうちの1つを回路装置の入力に選択的に供給するためにコンテキスト選択モード入力を含む、付記21の論理装置。
付記23
前記少なくとも1つのラッチ・エレメントはクロックに応答する、付記21の論理装置。
付記24
前記マルチプレクサは、フォワード・ラッチ回路のデータ・コンテキストを前記シャドウ・ラッチ回路のシャドウ・コンテキストと選択的に交換するようにコンテキスト選択入力に応答する、付記21の論理装置。
付記25
前記マルチプレクサは、データ入力に結合された第1の入力、前記シャドウ・ラッチ回路の出力に結合された第2の入力、前記少なくとも1つのラッチ・エレメントに結合された出力、およびコンテキスト選択入力に応答するコンテキスト選択モード入力を備える、付記21の論理装置。
付記26
コンテキスト選択入力に応答してデータ入力およびフィードバック入力のうちの1つを、データ・ラッチを含むコンテキストスイッチ装置の出力に選択的に結合するための手段であって、前記出力はアレイ出力マルチプレクサの入力に結合される手段と、
テスト・モード選択入力に応答して走査テスト・データをフィードバック入力に選択的に結合するための手段と、
を備える論理装置。
付記27
前記コンテキスト選択入力は、ノーマル・データ・コンテキスト選択あるいはシャドウ・データ・コンテキスト選択のいずれかを備える、付記26の論理装置。
付記28
無線信号に応答するアンテナと、
前記アンテナに結合された集積回路とを備え、前記集積回路は、
アレイ出力マルチプレクサと、
回路素子の入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウラッチ回路を含み、前記フォワード・ラッチ回路はデータ入力およびシャドウ・ラッチ・データ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は前記フォワード・ラッチ回路出力に応答してテスト入力およびフィードバック入力のうちの1つを選択するようにモード選択入力に応答する第2のマルチプレクサを含む、通信装置。
付記29
前記コンテキストスイッチ・ロジックはテスト出力を含んでおり、前記コンテキストスイッチ・ロジックはシャドウ・コンテキスト選択入力およびテスト・モード選択入力に応答して前記テスト入力を前記テスト出力に結合する、付記28の通信装置。
Claims (18)
- コンテキストスイッチ装置であって、
第1の入力マルチプレクサおよび第1のデータ・ラッチを備える第1のデータ・コンテキスト・ロジックを備えており、前記第1の入力マルチプレクサはデータ入力およびシャドウ入力を含んでおり、前記第1の入力マルチプレクサは前記データ入力および前記シャドウ入力のうちの1つを前記第1のデータ・ラッチに選択的に結合するようにコンテキスト選択入力に応答し、前記第1のデータ・ラッチは回路装置に結合された第1のデータ・ラッチ出力を含んでおり、
第2の入力マルチプレクサ、第2のデータ・ラッチおよび第2のデータ・コンテキスト・ロジック出力を備える第2のデータ・コンテキスト・ロジックを備えており、前記第2のデータ・コンテキスト・ロジック出力は前記第1の入力マルチプレクサのシャドウ入力に結合され、前記第2の入力マルチプレクサは走査テスト入力およびフィードバック入力を含んでおり、前記第2の入力マルチプレクサは前記走査テスト入力および前記フィードバック入力を前記第2のデータ・ラッチの入力に選択的に結合するようにモード選択入力に応答し、および、
前記第1のデータ・コンテキスト・ロジックの出力を前記第2の入力マルチプレクサのフィードバック入力に結合するフィードバック接続を備える装置。 - 前記第1のデータ・コンテキスト・ロジックは、前記第1のデータ・ラッチ出力に結合された入力を含みかつ前記第1のデータ・コンテキスト・ロジックの出力を含む第3のデータ・ラッチをさらに備える、請求項1のコンテキストスイッチ装置。
- 前記第2のデータ・コンテキスト・ロジックは、前記第2のデータ・ラッチ出力に結合された入力を含みかつ前記第2のデータ・コンテキスト・ロジックの出力を含む第4のデータ・ラッチをさらに備える、請求項2のコンテキストスイッチ装置。
- ノーマル・データ・コンテキスト・モードからシャドウ・データ・コンテキスト・モードまでの実行コンテキストの推移の間に前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから第2データ・ラッチまでデータ・コンテキストを選択的に進めるためにコンテキスト選択入力に応答して、前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから前記第2のデータ・ラッチまでデータ・コンテキストを選択的に進めるクロック・ロジックをさらに備える、請求項3のコンテキストスイッチ装置。
- 前記コンテキスト選択入力は、前記ノーマル・データ・コンテキスト・モードおよび前記シャドウ・データ・コンテキスト・モード間で選択することであり、前記モード選択入力はノーマル機能モードとテスト・モードとの間で選択することである、請求項4のコンテキストスイッチ装置。
- 前記コンテキスト選択入力は、ノーマル・コンテキスト選択あるいはシャドウ・コンテキスト選択を示す、請求項1のコンテキストスイッチ装置。
- 前記モード選択入力は、ノーマル機能モード選択あるいはテスト・モード選択を示す、請求項1のコンテキストスイッチ装置。
- 前記第1のデータ・コンテキスト・ロジックは、走査テスト出力を含む、請求項1のコンテキストスイッチ装置。
- 前記第2のデータ・コンテキスト・ロジックは、複数のシャドウ・データ・コンテキスト論理回路を備え、また、前記コンテキストスイッチ装置は、複数のコンテキスト間で選択するようにマルチプロセス環境中で作動するのに適合されている、請求項1のコンテキストスイッチ装置。
- 集積回路装置であって、
アレイ出力マルチプレクサと、
前記アレイ出力マルチプレクサの入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウ・ラッチ回路を含み、前記フォワード・ラッチ回路は第1のマルチプレクサのデータ入力および前記第1のマルチプレクサのシャドウ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する前記第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は第2のマルチプレクサのフィードバック入力および前記第2のマルチプレクサの走査テスト入力のうちの1つを選択するようにモード選択入力に応答する前記第2のマルチプレクサを含み、前記第1のマルチプレクサの前記シャドウ入力は前記シャドウ・ラッチ回路の出力に結合され、前記第2のマルチプレクサの前記フィードバック入力は前記フォワード・ラッチ回路出力に結合される、集積回路装置。 - 前記第1のマルチプレクサの前記シャドウ入力は、前記モード選択入力がノーマル機能モード選択を示す場合、前記フォワード・ラッチ回路出力から前記シャドウ・ラッチ回路内にラッチされるフィードバック・データである、請求項10の集積回路装置。
- 前記第1のマルチプレクサの前記シャドウ入力は、前記モード選択入力がテスト・モード選択を示す場合、前記第2のマルチプレクサの前記走査テスト入力に関して遅れた走査テスト・データである、請求項10の集積回路装置。
- 前記フォワード・ラッチ回路は、走査テスト出力を含み、前記モード選択入力がテスト・モード選択を示す場合および前記コンテキスト選択入力がシャドウ・コンテキスト選択を示す場合に、前記走査テスト入力を前記走査テスト出力に結合する、請求項10の集積回路装置。
- 前記コンテキストスイッチ・ロジックは複数のシャドウ・ラッチ回路を含んでおり、かつ、前記コンテキストスイッチ・ロジックは前記フォワード・ラッチ回路または前記複数のシャドウ・ラッチ回路のうちの1つを選択し、そして選択されたシャドウ・ラッチ回路を前記フォワード・ラッチ回路出力に結合するように適合されている、請求項10の集積回路装置。
- 選択的に結合するための第1の手段のデータ入力および前記選択的に結合するための第1手段のシャドウ入力のうちの1つを、コンテキスト選択入力に応答して、データ・ラッチを含むコンテキストスイッチ装置の出力に選択的に結合するための前記選択的に結合するための第1の手段と、ここにおいて前記出力はアレイ出力マルチプレクサの入力に結合され、
テスト・モード選択入力に応答して走査テスト・データを前記選択的に結合するための第1の手段の前記シャドウ入力に選択的に結合するための第2の手段と、
を備える論理装置。 - 前記コンテキスト選択入力は、ノーマル・コンテキスト選択あるいはシャドウ・コンテキスト選択のいずれかを示す、請求項15の論理装置。
- 無線信号に応答するアンテナと、
前記アンテナに結合された集積回路とを備え、前記集積回路は、
アレイ出力マルチプレクサと、
前記アレイ出力マルチプレクサの入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウ・ラッチ回路を含み、前記フォワード・ラッチ回路は、第1のマルチプレクサのデータ入力および前記第1のマルチプレクサのシャドウ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する前記第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は、前記フォワード・ラッチ回路出力に応答する第2のマルチプレクサのフィードバック入力および前記第2のマルチプレクサのテスト入力のうちの1つを選択するようにモード選択入力に応答する前記第2のマルチプレクサを含み、前記第1のマルチプレクサの前記シャドウ入力は前記シャドウ・ラッチ回路の出力に結合され、前記第2のマルチプレクサの前記フィードバック入力は前記フォワード・ラッチ回路出力に結合される、通信装置。 - 前記コンテキストスイッチ・ロジックはテスト出力を含んでおり、前記コンテキストスイッチ・ロジックはシャドウ・コンテキスト選択入力およびテスト・モード選択入力に応答して前記テスト入力を前記テスト出力に結合する、請求項17の通信装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/500,767 US7979684B2 (en) | 2006-08-07 | 2006-08-07 | Method and context switch device for implementing design-for-testability functionality of latch-based register files |
US11/500,767 | 2006-08-07 | ||
PCT/US2007/075048 WO2008021739A2 (en) | 2006-08-07 | 2007-08-02 | Register with a context switch device and method of context switching |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011237403A Division JP5559126B2 (ja) | 2006-08-07 | 2011-10-28 | コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010500658A JP2010500658A (ja) | 2010-01-07 |
JP5461183B2 true JP5461183B2 (ja) | 2014-04-02 |
Family
ID=39030646
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009523908A Expired - Fee Related JP5461183B2 (ja) | 2006-08-07 | 2007-08-02 | コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 |
JP2011237403A Expired - Fee Related JP5559126B2 (ja) | 2006-08-07 | 2011-10-28 | コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011237403A Expired - Fee Related JP5559126B2 (ja) | 2006-08-07 | 2011-10-28 | コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7979684B2 (ja) |
EP (1) | EP2054799B1 (ja) |
JP (2) | JP5461183B2 (ja) |
KR (1) | KR101130424B1 (ja) |
CN (1) | CN101501633B (ja) |
WO (1) | WO2008021739A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010058248A1 (en) * | 2008-11-24 | 2010-05-27 | Freescale Semiconductor, Inc. | Logic built-in self-test system and method for applying a logic built-in self-test to a device under test |
US8423845B2 (en) * | 2008-12-01 | 2013-04-16 | Mentor Graphics Corporation | On-chip logic to log failures during production testing and enable debugging for failure diagnosis |
WO2012131437A1 (en) * | 2011-03-30 | 2012-10-04 | Freescale Semiconductor, Inc. | Integrated circuit device and method for enabling cross-context access |
SG11201605968VA (en) * | 2014-01-23 | 2016-08-30 | Locus Lp | Stratified composite portfolios of investment securities |
US10802866B2 (en) * | 2015-04-30 | 2020-10-13 | Microchip Technology Incorporated | Central processing unit with DSP engine and enhanced context switch capabilities |
CN106291313B (zh) * | 2015-06-10 | 2021-06-11 | 恩智浦美国有限公司 | 用于测试集成电路的方法和设备 |
JP2022505662A (ja) * | 2018-10-24 | 2022-01-14 | マジック リープ, インコーポレイテッド | 非同期asic |
US11216277B2 (en) * | 2019-09-26 | 2022-01-04 | Arm Limited | Apparatus and method of capturing a register state |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5280616A (en) * | 1989-02-27 | 1994-01-18 | International Business Machines Corporation | Logic circuit for task processing |
EP0884674B1 (en) * | 1989-05-04 | 2003-04-16 | Texas Instruments Incorporated | Arithmetic and logic unit with accumulator and parallel register |
US5298431A (en) * | 1991-09-30 | 1994-03-29 | Olin Corporation | Process for producing low viscosity isocyanate trimers |
US6081849A (en) * | 1996-10-01 | 2000-06-27 | Lsi Logic Corporation | Method and structure for switching multiple contexts in storage subsystem target device |
JP2996213B2 (ja) * | 1997-08-28 | 1999-12-27 | 日本電気株式会社 | テスト容易化設計方法および装置、情報記憶媒体、集積回路装置 |
US6298431B1 (en) * | 1997-12-31 | 2001-10-02 | Intel Corporation | Banked shadowed register file |
US6691268B1 (en) * | 2000-06-30 | 2004-02-10 | Oak Technology, Inc. | Method and apparatus for swapping state data with scan cells |
CN1230740C (zh) * | 2000-10-18 | 2005-12-07 | 皇家菲利浦电子有限公司 | 数字信号处理装置 |
US20070136564A1 (en) * | 2005-12-14 | 2007-06-14 | Intel Corporation | Method and apparatus to save and restore context using scan cells |
-
2006
- 2006-08-07 US US11/500,767 patent/US7979684B2/en active Active
-
2007
- 2007-08-02 JP JP2009523908A patent/JP5461183B2/ja not_active Expired - Fee Related
- 2007-08-02 EP EP07799980.3A patent/EP2054799B1/en not_active Not-in-force
- 2007-08-02 CN CN2007800291999A patent/CN101501633B/zh not_active Expired - Fee Related
- 2007-08-02 WO PCT/US2007/075048 patent/WO2008021739A2/en active Application Filing
- 2007-08-02 KR KR1020097004634A patent/KR101130424B1/ko not_active IP Right Cessation
-
2011
- 2011-10-28 JP JP2011237403A patent/JP5559126B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010500658A (ja) | 2010-01-07 |
WO2008021739A3 (en) | 2008-08-14 |
KR101130424B1 (ko) | 2012-04-12 |
US7979684B2 (en) | 2011-07-12 |
US20080034192A1 (en) | 2008-02-07 |
EP2054799B1 (en) | 2019-02-20 |
JP2012069137A (ja) | 2012-04-05 |
KR20090042295A (ko) | 2009-04-29 |
WO2008021739A2 (en) | 2008-02-21 |
EP2054799A2 (en) | 2009-05-06 |
CN101501633A (zh) | 2009-08-05 |
CN101501633B (zh) | 2013-02-20 |
JP5559126B2 (ja) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5559126B2 (ja) | コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 | |
JP5356562B2 (ja) | メモリを試験する方法及びデバイス | |
JP5318984B2 (ja) | 走査試験をサポートする論理装置と方法 | |
JP2010152939A (ja) | 半導体装置とテスト方法 | |
KR20020002334A (ko) | 정렬된 simd용 범용 레지스터 파일 구조 | |
US20070288810A1 (en) | Semiconductor memory, and testing method thereof | |
JP2001085620A (ja) | 集積回路の試験装置 | |
KR100635190B1 (ko) | 다중 위상 클록 신호들에 동기하여 동작하는 마이크로컨트롤러 | |
JP2003108541A (ja) | プロセッサ、メモリテスト方法及びメモリテストシステム | |
JP2003208797A (ja) | 半導体装置及び該半導体装置のテスト方法 | |
JP2010025703A (ja) | 半導体装置およびそのテスト方法 | |
JP3868415B2 (ja) | 遅延発生回路 | |
JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
JP2007189003A (ja) | 半導体集積回路装置 | |
JPH06251600A (ja) | 半導体集積回路装置 | |
JPH10332788A (ja) | フリップフロップ回路および集積回路装置 | |
JPH0498684A (ja) | 半導体記憶装置 | |
JP2004219310A (ja) | 記憶装置用テスト装置 | |
JP2006189286A (ja) | 半導体集積回路およびそのバーンインテスト方法 | |
JP2008196999A (ja) | 半導体装置 | |
JP2010204071A (ja) | テスト回路及びテスト方法 | |
JP2002149502A (ja) | メモリのテスト方法及び半導体装置 | |
JPH03160378A (ja) | 半導体集積回路装置 | |
JP2006337325A (ja) | テスト回路 | |
JP2006201918A (ja) | 電子装置、キー検出装置およびキー検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111004 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120424 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5461183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |