JP2006201918A - 電子装置、キー検出装置およびキー検出方法 - Google Patents

電子装置、キー検出装置およびキー検出方法 Download PDF

Info

Publication number
JP2006201918A
JP2006201918A JP2005011348A JP2005011348A JP2006201918A JP 2006201918 A JP2006201918 A JP 2006201918A JP 2005011348 A JP2005011348 A JP 2005011348A JP 2005011348 A JP2005011348 A JP 2005011348A JP 2006201918 A JP2006201918 A JP 2006201918A
Authority
JP
Japan
Prior art keywords
key
port
scanning
scanning line
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005011348A
Other languages
English (en)
Other versions
JP4772329B2 (ja
Inventor
Tetsushi Kumamoto
哲士 熊本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005011348A priority Critical patent/JP4772329B2/ja
Publication of JP2006201918A publication Critical patent/JP2006201918A/ja
Application granted granted Critical
Publication of JP4772329B2 publication Critical patent/JP4772329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

【課題】複数のキーが同時に操作された場合に誤検出が発生せず、かつ、低コストおよび小型化を実現する電子装置、キー検出装置およびキー検出方法を提供する。
【解決手段】キーマトリクス10における各走査線(KC0_R,KC1_R)は、制御IC20において、第1ポート(P0_1,P1_1)および第2ポート(P0_2,P1_2)に切り替え可能に接続される。そして、各走査線を順にローレベルにして走査を行なう際に、選択された走査線に対しては、第1ポートからローレベル信号を出力するとともに、その選択された走査線以外の走査線については、スイッチ(SW0,SW1)を導通させてプルアップ回路を接続状態として、第2ポートから信号を出力しないように構成した。
【選択図】図4

Description

本発明は、複数のキーを備え、当該複数のキーが同時に操作される場合にその操作されたキーを特定する電子装置、キー検出装置およびキー検出方法に関する。
従来から、PDA、携帯電話機やPHS、ゲーム機、電子辞書など複数のキーを備えた電子装置では、たとえば下記特許文献1における携帯無線端末に開示されているように、複数のキーに対応したキースイッチがマトリクス状(キーマトリクス)に配設され、操作されたキーを検出する構成を有している。
一方、昨今、かかる電子装置には、多様なアプリケーションが搭載されるようになっている。たとえば、電子装置に搭載されるゲームには、2個のキー、あるいは3個以上の多数のキーが同時に操作(押下)されること(いわゆる、多重押し)が頻繁にある。
そして、このような多重押しが行なわれた場合には、キーマトリクスの構成によっては、操作されたキーを誤って検出する場合がある。
従来のキーマトリクスにおけるキーの誤検出について、図9に関連付けて説明する。
図9は、従来のキーマトリクス構成を示す図である。図では、一例として、4行7列のキースイッチKEY0_0〜KEY3_6からなるキーマトリクスを示している。各キースイッチの一端は、走査線としての列線KC0_N〜KC6_Nに接続され、他端は、検出線としての行線KR0〜KR3に接続される。
検出線KR0〜KR3は、電圧VDDにプルアップされており、いずれのキーも押下されない状態では、ハイレベルとなっている。
そして、いずれかのキースイッチがオン状態になると、各走査線に対して順にローレベルの信号を与え、そのローレベル信号を検出線で検出することで、どのキースイッチがオン状態になっているかを特定する。
たとえば、キースイッチKEY2_1がオン状態であるときには、走査線KC1_Nに与えたローレベル信号を検出線KR2により検出することで、キースイッチKEY2_1がオン状態であることを特定できる。
この従来のキーマトリクス構成において、誤検出は、たとえばキースイッチKEY1_1,KEY1_2,KEY2_2が同時にオン状態となった場合に発生する。かかる場合には、図9に矢印で記載した信号経路によって、走査線KC1_Nのローレベル信号が検出線KR2により検出され、あたかもキースイッチKEY2_1がオン状態であるかのように検出されてしまう。
また、下記特許文献2には、ダイオードを配置して、複数のキースイッチが同時にオン状態となったときに信号の回り込みを防止したキー入力回路が開示されている。
特開2001−174690号公報 特開平6−35591号公報
ところで、パーソナルコンピュータなどでは、上述したキーの誤検出を防止するために、マトリクス状に配置されたキースイッチのそれぞれに対して、ダイオードを接続している。
図10は、図9に示したキーマトリクスにおける各キースイッチに対して、ダイオードを設置したキーマトリクスを示す図である。図10に示すキーマトリクスでは、ダイオードに逆バイアスがかかることで、図9に示した信号経路が生成されず、誤検出が防止される。
しかしながら、このように複数のキースイッチのすべてに対して、ダイオードを接続することは、コストアップの要因になるとともに小型化の妨げとなり、好ましくない。
上述した観点に鑑み、本発明の目的は、複数のキーが同時に操作された場合に誤検出が発生せず、かつ、低コストおよび小型化を実現する電子装置、キー検出装置およびキー検出方法を提供することにある。
上記課題を克服するために、本発明の第1の観点は、複数のキーと、前記キーに対応し、マトリクス状に配置された複数のキースイッチと、前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、前記複数の行線または列線の一方を走査線として、当該走査線に対して順に電気信号の変化を与える走査手段と、前記複数の行線または列線の他方を検出線として、当該検出線において前記電気信号の変化を検出し、前記複数のキーのうちいずれのキーが操作されたかを特定する検出手段と、を有し、前記走査手段は、走査線毎に切り替え可能な第1ポートおよび第2ポートを含み、当該第1ポートを介して一の走査線に対する電気信号の出力に変化を与えるとき、前記一の走査線以外の各走査線を前記第2ポートに接続し、当該第2ポートを介した電気信号の出力を行わない電子装置である。
好適には、前記第2ポートに接続され、当該第2ポートを所定の電圧に保持することが可能な電圧保持回路をさらに有し、前記電気信号の出力の変化は、ハイレベル信号からローレベル信号への変化であって、前記走査手段は、前記第1ポートを介して一の走査線に電気信号の出力に変化を与えるとき、前記一の走査線以外の走査線では、前記電圧保持回路を第2ポートに接続する。
好適には、前記走査手段は、前記複数のキーのうちいずれかのキーが操作されたことを検出するまでは、すべての走査線にローレベル信号を与えるとともに、前記電圧保持回路を第2ポートに対して非接続とする。
好適には、前記走査手段は、前記操作検出手段がキー操作を検出した後に、走査線に対して順に電気信号の変化を与える。
好適には、前記複数のキーは、方向キーを含む第1キー群と、前記方向キーのいずれかとともに操作される可能性があるキーを含む第2キー群と、を有し、前記第1キー群に対応する第1キースイッチ群と、前記第2キー群に対応する第2キースイッチ群とが、行線および列線のいずれにおいても重複しない位置に配置される。
上記課題を克服するために、本発明の第2の観点は、マトリクス状に配置された複数のキースイッチと、前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、前記複数の行線または列線の一方を走査線として、当該走査線に対して順に電気信号の変化を与える走査手段と、前記複数の行線または列線の他方を検出線として、当該検出線において前記電気信号の変化を検出する検出手段と、を有し、前記走査手段は、走査線毎に切り替え可能な第1ポートおよび第2ポートを含み、当該第1ポートを介して一の走査線に対する電気信号の出力に変化を与えるとき、前記一の走査線以外の各走査線を前記第2ポートに接続し、当該第2ポートを介した電気信号の出力を行わないキー検出装置である。
上記課題を克服するために、本発明の第3の観点は、マトリクス状に配置された複数のキースイッチと、前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、前記複数の行線または列線の一方を走査線、他方を検出線として、各走査線に対して接続を切り替え可能な第1ポートおよび第2ポートと、を用いて、いずれのキーが操作されたかを検出するキー検出方法であって、N番目(N:整数)の走査線を第1ポートに接続し、前記N番目の走査線に対する電気信号の出力に変化を与え、検出線において当該電気信号の出力の変化を検出するとともに、前記N番目の走査線以外の走査線を前記第2ポートに接続し、当該第2ポートを介した電気信号の出力を行わない検出ステップと、前記検出ステップを前記Nの値を変更して順に行う走査ステップと、を有するキー検出方法である。
本発明によれば、複数のキーが同時に操作された場合に誤検出が発生せず、かつ、低コストおよび小型化を実現することが可能となる。
以下、本発明の実施形態を添付図面に関連付けて説明する。
図1は、本発明に係る電子装置の一実施形態を示すシステム構成図である。
実施形態に係る電子装置1は、たとえばPDA、携帯電話機やPHS、ゲーム機、電子辞書など、複数のキーを備えた電子装置である。電子装置1では、これらの複数のキーのうちいくつかのキーが同時に押下(操作)された場合に、押下されたキーを検出/特定可能に構成されている。
図1には、電子装置1の筐体上での複数のキーの配置は図示しないが、電子装置1の電子回路基板(図示しない)には、これらの複数のキーに対応するキースイッチがマトリクス状に配置されたキーマトリクス10と、このキーマトリクス10に接続され、どのキースイッチがオン状態であるかを特定する制御IC20(CPU内蔵のASIC)とが実装されている。
図2は、キーマトリクス10の一回路構成例を示す図である。
図2では、一例として、5行8列のキースイッチKEY0_0〜KEY4_7からなるキーマトリクスを示している。各キースイッチの一端は、走査線としての列線KC0_R〜KC7_Rに接続され、各キースイッチの他端は、検出線としての行線KR0_NR〜KR4_NRに接続される。
走査線KC0_R〜KC7_Rと検出線KR0_NR〜KR4_NRは、図1に示すように、制御IC20に接続される。なお、検出線KR0_NR〜KR4_NRは、制御IC20の検出ポートに接続される。
検出線KR0_NR〜KR4_NRは、電圧VDDにプルアップされており、いずれのキーも押下されない状態では、ハイレベルとなっている。
図2において、いずれかのキースイッチがオン状態になると、制御IC20は、各走査線に対して順にローレベルの信号を与え、そのローレベル信号を検出ポートで検出することで、どのキースイッチがオン状態となっているかを特定する。
たとえば、キースイッチKEY2_1がオン状態であるときには、走査線KC1_Rに与えたローレベル信号を検出線KR2_NRにより検出することで、キースイッチKEY2_1がオン状態であることを特定できる。
図3は、キーマトリクス10を構成する各キースイッチに対応するキーの一例を示す図である。
図3において、「SK1」キー,「SK2」キーは、それぞれソフトキーを示し、押下されたときの処理内容が電子装置1により実行されるアプリケーションで異なる。
図3では、たとえば、「*」キー,「7」キー,「4」キー,「1」キーは、それぞれキースイッチKEY0_0,KEY0_1,KEY0_2,KEY0_3に対応する。したがって、ユーザがたとえば電子装置1に設置された「*」キーを押下すると、キースイッチKEY0_0がオン状態(導通状態)となる。
図3において、「×」と記載された部分は、キースイッチに対応するキーが存在しないことを示す。したがって、キースイッチKEY4_0,KEY4_1等は、常にオフ状態(非導通状態)である。
図3において、「0〜9」キー,「*」キー,「#」キー,「SK1〜SK2」キー,「決定」キーはAグループに属し、方向キー、すなわち、「↓」キー,「↑」キー,「→」キー,「←」キー,はBグループに属する。
そして、電子装置1では、AグループおよびBグループの各グループ内のキーを2個まで同時に押下した場合でもキーの検出が可能に構成される。すなわち、Aグループ内の2個のキーおよびBグループ内の2個のキーの計4個のキーを検出することが可能である。
以下、グループ内で2個のキーの押下を検出する場合の動作について以下に述べる。
たとえば、図3のAグループ内の「8」キーおよび「5」キーが同時に押下された場合、これらのキーに対応するキースイッチKEY1_1およびKEY1_2がオン状態となる。
この場合には、制御IC20は、走査線KC0_R〜KC7_Rを順にローレベルとしたときに、走査線KC1_RおよびKC2_Rのローレベルを検出線KR1_NRによってローレベルを検出できるので、キースイッチKEY1_1およびKEY1_2がオン状態であることを特定できる。
ここで、ユーザが誤って「6」キーについても押下してしまった場合、すなわち、キースイッチKEY2_2もオン状態となった場合には、図9に示した信号経路と同一の信号経路によって、キースイッチKEY2_1がオン状態である場合と同一の導通状態(キースイッチKEY2_1の誤検出)となる。かかる場合には、前に押下されたキースイッチKEY1_1およびKEY1_2を制御IC20が記憶しておき、この記憶されたキースイッチKEY1_1およびKEY1_2と、誤検出されたキースイッチKEY2_1を含めて現在検出しているキースイッチKEY1_1,KEY1_2,KEY2_1,KEY2_2との論理和をとる。これにより、電子装置1は、キースイッチKEY1_1およびKEY1_2のみがオン状態であることを有効と判断して誤検出を防止する。
Bグループについても同様に、グループ内で2個のキーの押下を検出することが可能である。また、図3に示すように、AグループとBグループとでは、キーマトリクスにおいて、行および列が重複しないように形成されている。
したがって、Aグループ内の2個のキーとBグループ内の2個のキーで計4個のキーの押下(4重押し)を検出することが可能である。
なお、図3において、「通話」キー、「カメラ」キー、「メール」キーは、Aグループに属する「0〜9」キー等のいわゆるテンキーや、Bグループに属する方向キーと同時押下されることないので、行および列が重複して形成されていてもよい。
また、図3に示したキーのグループ化は一例に過ぎず、同時に押下される可能性のあるキーは電子装置1の用途によって異なるので、その用途に応じて適宜キースイッチがキーマトリクス上にレイアウトされることは言うまでもない。
次に、走査線KC0_R〜KC7_Rに関連する、制御IC20内の回路構成について述べる。
図4は、制御IC20内の回路構成を示し、特に、走査線KC0_RおよびKC1_Rを一例として、これらの走査線と接続される制御IC20の回路構成を示す。
走査線KC0_Rは、制御IC20内において、第1ポートP0_1および第2ポートP0_2に、それぞれバッファbuf0_1およびbuf0_2を介して接続される。バッファbuf0_1は、制御信号CTRL0により導通状態が制御される。第2ポートP0_2は、スイッチSW0のオン/オフにより、プルアップ回路に接続するか否かが制御される。
制御IC20では、走査線KC1_R〜KC7_Rについても、走査線KC0_Rに対する構成と同様の構成を有している。
本実施形態では、1つの走査線が選択されると、その選択された走査線では、第1ポートからローレベル信号を、バッファを介して出力するように制御信号が与えられ、その間、スイッチはオフ状態となる。たとえば、走査線KC0_Rが選択されている場合には、第1ポートP0_1からローレベル信号がバッファbuf0_1を介して走査線KC0_Rに送出され、その間、スイッチSW0はオフ状態となる。
一方、選択されていない走査線では、第1ポートに接続されたバッファから信号が出力されないように制御信号が与えられるとともに、スイッチがオンとなってプルアップ回路が第2ポートに接続される。これにより、第2ポートがプルアップされて走査線に対して出力が行われず、ハイレベル信号を入力する。たとえば、走査線KC0_Rが選択されている場合には、バッファbuf1_1が非導通となるとともに、スイッチSW1がオン状態となることでプルアップ回路と接続される。
上述したように、走査線KC0_R〜KC7_Rは、順に選択され、選択されている走査線には、第1ポートからローレベル信号が出力され、選択されていない走査線に、第2ポートからハイレベル信号が入力される。このように、各走査線では、入力と出力が順に切り替わって動作する。
なお、各走査線の走査の開始は、電子装置1のいずれかのキーが押下された時に、キー入力割り込み処理が行われることでなされる。そして、電子装置1では、このキー入力割り込み処理は、割り込み信号KEYSENSE_INTのレベル変化を起点として開始される。
図5は、割り込み信号KEYSENSE_INTを生成する、制御IC20内部の回路図の一例を示す。
図5に示す回路では、いずれのキーも押下されていない場合には、AND論理であるゲート回路21の入力ポートは電圧VDDにプルアップされているので、ハイレベルとなっている。ここで、検出線KR0_NR〜KR4_NRのいずれかにおいてローレベルが検出されると、ゲート回路21の出力がローレベルとなる。制御IC20内のCPUでは、ゲート回路21の出力レベル変化に基づいて、キー割り込み処理を開始する。
以上、電子装置1の構成について説明した。
次に、電子装置1において、押下されたキーの検出動作について、図6〜図8に関連付けて述べる。
図6はキーの検出処理動作を示すタイミングチャートであり、図7および図8はキーの検出処理動作を示すフローチャートである。なお、図7および図8では、ローレベルをLo、ハイレベルをHiと略記している。
以下、図6のタイミングチャートの時系列に沿って、順にキーの検出処理動作を説明する。
(1)時刻t0まで
図6において、時刻t0までは、キー入力割り込み待ち状態である。
この時には、前述したように、割り込み信号KEYSENSE_INTはハイレベルとなっているので、キー入力割り込み処理は開始されない。
また、図7のステップST1およびST2に示すように、すべての8本の走査線KC0_R〜KC7_Rに対して、プルアップ回路に接続するためのスイッチがオフ状態(非接続状態)となっている(ステップST1)。また、8本の走査線のすべてに対して、第1ポートを介してローレベルを出力する状態となっている(ステップST2)。
このように、キー入力待ち状態ではプルアップ回路を非接続とするため、制御IC20内に無駄な消費電力が発生しない。
(2)時刻t0〜t7
時刻t0において、たとえば検出線KR2_NRに接続されたいずれかのキースイッチがオン状態となると、検出線KR2_NRがローレベルとなり、割り込み信号KEYSENSE_INTがローレベル(アクティブ)となる。これにより、キー入力割り込み処理が開始される(図7のステップST4以降)。
キー入力割り込み処理では、まずキーポーリング処理が行われる。キーポーリング処理では、走査線KC0_R〜KC7_Rを順にローレベルとして走査を行なう。
以下、キーポーリング処理について、図8のフローチャートとも関連付けて述べる。
まず、時刻t0〜t1で、走査線KC0_R〜KC7_Rをすべて「入力状態」、すなわち、8本の走査線すべてに対してプルアップ回路を接続する(ステップST20およびST21)。
すべての走査線に対して、図8に示すステップST23〜ST29の処理を順に行うために、先ずNを初期化する(ステップST22)。
時刻t1〜t2で、走査線KC0_Rを「出力状態」とするともに(ステップST23)、プルアップ回路を非接続状態にする(ステップST24)。なお、この間、走査線KC0_R以外の走査線については、「入力状態」、すなわち、プルアップ回路が接続状態であり、ハイレベル信号を入力する状態となっている。
そして、制御IC20は、第1ポートP0_1から走査線KC0_Rに対してローレベル信号を出力し(ステップST25)、検出ポートにおいて、このローレベル信号が検出された場合には、その検出結果を記憶しておく(ステップST26)。
検出結果を記憶した後は、次の走査線に対する走査に備え、接続状態をステップST21の段階に戻しておく。すなわち、走査線KC0_Rに対するプルアップ回路を接続状態とし(ステップST27)、走査線KC0_Rを「入力状態」に切り換え(ステップST28)、プルアップ回路により走査線KC0_Rをハイレベルとする(ステップST29)。
次に、走査線KC1_Rに対して走査を行うため、Nをインクリメントする(ステップST31)。
時刻t2〜t3では、走査線KC1_Rを「出力状態」とするともに(ステップST23)、プルアップ回路を非接続状態にする(ステップST24)。なお、この間、走査線KC1_R以外の走査線については、「入力状態」、すなわち、プルアップ回路が接続状態であり、ハイレベル信号を入力する状態となっている。
そして、制御IC20は、第1ポートP1_1から走査線KC1_Rに対してローレベル信号を出力し(ステップST25)、検出ポートにおいて、このローレベル信号が検出された場合には、その検出結果を記憶しておく(ステップST26)。
検出結果を記憶した後は、次の走査線に対する走査に備え、接続状態をステップST21の段階に戻しておく。すなわち、走査線KC1_Rに対するプルアップ回路を接続状態とし(ステップST27)、走査線KC1_Rを「入力状態」に切り換え(ステップST28)、プルアップ回路により走査線KC1_Rをハイレベルとする(ステップST29)。
さらに、Nが8になるまでインクリメントさせて(ステップST30,31)、残りのすべての走査線(KC2_R〜KC7_R)に対して、ステップST23〜ST29の処理を順に行う。
図6に示す例では、時刻t4における走査線KC4_Rに対するローレベル出力に応じて、検出線KR2_NRでローレベルが検出されるので、キースイッチKEY2_4がオン状態であると判断される。この特定されたキースイッチKEY2_4は、制御IC20に記憶される。
(3)時刻t7〜t9
キーの誤検出を防止するため、時刻t8においてキーリリースが認識されるまでの間に、上述したキーポーリング処理が2回繰り返し行われる(ステップST6)。そして、2回連続して同一のキースイッチが特定されると(ステップST7)、制御IC20内のCPUは、対応するキーに応じた処理を実行する(ステップST8)。
このキーの検出および処理の実行は、すべてのキーが検出/特定されるまで行われる(ステップST9およびST10)。前述したように、実施形態に係る電子装置1では、同時に最大4個まで押下されたキーを検出可能であり、時刻t9までに押下されたすべてのキーを検出して、対応する処理を実行する。
なお、特定されたキーによる処理内容が電源オフの実行である場合には、その処理を実行し(ステップST11およびST12)、それ以外の場合には、時刻t9以降に、再度キー入力割り込み待ち状態となる。
以上説明したように、本実施形態に係る電子装置1によれば、各走査線は、第1ポートおよび第2ポートが切り替え可能に接続され、各走査線を順にローレベルにして走査を行ない、その際に、選択された走査線に対しては、第1ポートからローレベル信号を出力するとともに、その選択された走査線以外の走査線については、第2ポートにプルアップ回路を接続させて、信号を出力しないように構成した。
これにより、複数のキースイッチが同時にオン状態となったときに信号の回り込みが防止されてキーの誤検出が抑制されるとともに、この信号の回りこみを防止するために従来必要とされていたダイオードを有していないため、大幅な低コスト化を実現することが可能である。また、ダイオード分の基板占有面積および製造時の組み付け工数が低減される。
また、本実施形態に係る電子装置1によれば、選択されていない走査線については、制御IC20内部のプルアップ回路から走査線をハイレベルとするので、制御IC20の外部にプルアップ回路(プルアップ抵抗)を必要としない。
したがって、消費電流が低減されるとともに、プルアップ抵抗分の基板占有面積および製造時の組み付け工数が低減される。たとえば、1走査線当りの消費電流を30μAとすると、上記の実施形態では、8×30μA=240μAの消費電流の削減となる。
本発明に係る電子装置の一実施形態を示すシステム構成図である。 キーマトリクスの一回路構成例を示す図である。 キーマトリクスを構成する各キースイッチに対応するキーの一例を示す図である。 制御IC内の回路構成を示す図である。 割り込み信号を生成するための回路図の一例を示す。 キーの検出処理動作を示すタイミングチャートである。 キーの検出処理動作を示すフローチャートである。 キーの検出処理動作を示すフローチャートである。 従来のキーマトリクス構成を示す図である。 従来のキーマトリクス構成を示す図である。
符号の説明
1…電子装置、10…キーマトリクス、20…制御IC、21…ゲート回路。

Claims (7)

  1. 複数のキーと、
    前記キーに対応し、マトリクス状に配置された複数のキースイッチと、
    前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、
    前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、
    前記複数の行線または列線の一方を走査線として、当該走査線に対して順に電気信号の変化を与える走査手段と、
    前記複数の行線または列線の他方を検出線として、当該検出線において前記電気信号の変化を検出し、前記複数のキーのうちいずれのキーが操作されたかを特定する検出手段と、
    を有し、
    前記走査手段は、走査線毎に切り替え可能な第1ポートおよび第2ポートを含み、当該第1ポートを介して一の走査線に対する電気信号の出力に変化を与えるとき、前記一の走査線以外の各走査線を前記第2ポートに接続し、当該第2ポートを介した電気信号の出力を行わない
    ことを特徴とする電子装置。
  2. 前記第2ポートに接続され、当該第2ポートを所定の電圧に保持することが可能な電圧保持回路をさらに有し、
    前記電気信号の出力の変化は、ハイレベル信号からローレベル信号への変化であって、
    前記走査手段は、前記第1ポートを介して一の走査線に電気信号の出力に変化を与えるとき、前記一の走査線以外の走査線では、前記電圧保持回路を第2ポートに接続する
    ことを特徴とする請求項1記載の電子装置。
  3. 前記走査手段は、前記複数のキーのうちいずれかのキーが操作されたことを検出するまでは、すべての走査線にローレベル信号を与えるとともに、前記電圧保持回路を第2ポートに対して非接続とする
    ことを特徴とする請求項2記載の電子装置。
  4. 前記走査手段は、前記操作検出手段がキー操作を検出した後に、走査線に対して順に電気信号の変化を与える
    ことを特徴とする請求項2記載の電子装置。
  5. 前記複数のキーは、
    方向キーを含む第1キー群と、
    前記方向キーのいずれかとともに操作される可能性があるキーを含む第2キー群と、
    を有し、
    前記第1キー群に対応する第1キースイッチ群と、前記第2キー群に対応する第2キースイッチ群とが、行線および列線のいずれにおいても重複しない位置に配置される
    ことを特徴とする請求項1記載の電子装置。
  6. マトリクス状に配置された複数のキースイッチと、
    前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、
    前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、
    前記複数の行線または列線の一方を走査線として、当該走査線に対して順に電気信号の変化を与える走査手段と、
    前記複数の行線または列線の他方を検出線として、当該検出線において前記電気信号の変化を検出する検出手段と、
    を有し、
    前記走査手段は、走査線毎に切り替え可能な第1ポートおよび第2ポートを含み、当該第1ポートを介して一の走査線に対する電気信号の出力に変化を与えるとき、前記一の走査線以外の各走査線を前記第2ポートに接続し、当該第2ポートを介した電気信号の出力を行わない
    ことを特徴とするキー検出装置。
  7. マトリクス状に配置された複数のキースイッチと、前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、前記複数の行線または列線の一方を走査線、他方を検出線として、各走査線に対して接続を切り替え可能な第1ポートおよび第2ポートと、を用いて、いずれのキーが操作されたかを検出するキー検出方法であって、
    N番目(N:整数)の走査線を第1ポートに接続し、前記N番目の走査線に対する電気信号の出力に変化を与え、検出線において当該電気信号の出力の変化を検出するとともに、前記N番目の走査線以外の走査線を前記第2ポートに接続し、当該第2ポートを介した電気信号の出力を行わない検出ステップと、
    前記検出ステップを前記Nの値を変更して順に行う走査ステップと、
    を有することを特徴とするキー検出方法。
JP2005011348A 2005-01-19 2005-01-19 電子装置、キー検出装置およびキー検出方法 Active JP4772329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005011348A JP4772329B2 (ja) 2005-01-19 2005-01-19 電子装置、キー検出装置およびキー検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005011348A JP4772329B2 (ja) 2005-01-19 2005-01-19 電子装置、キー検出装置およびキー検出方法

Publications (2)

Publication Number Publication Date
JP2006201918A true JP2006201918A (ja) 2006-08-03
JP4772329B2 JP4772329B2 (ja) 2011-09-14

Family

ID=36959878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005011348A Active JP4772329B2 (ja) 2005-01-19 2005-01-19 電子装置、キー検出装置およびキー検出方法

Country Status (1)

Country Link
JP (1) JP4772329B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278324A (ja) * 1989-04-19 1990-11-14 Oki Electric Ind Co Ltd キーボード装置
JPH07202660A (ja) * 1993-12-28 1995-08-04 Aiphone Co Ltd キーマトリックス回路
JP2000207112A (ja) * 1999-01-18 2000-07-28 Kokusai Electric Co Ltd キ―押下検出回路及び無線端末
JP2004078688A (ja) * 2002-08-20 2004-03-11 Matsushita Electric Ind Co Ltd キースキャン装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278324A (ja) * 1989-04-19 1990-11-14 Oki Electric Ind Co Ltd キーボード装置
JPH07202660A (ja) * 1993-12-28 1995-08-04 Aiphone Co Ltd キーマトリックス回路
JP2000207112A (ja) * 1999-01-18 2000-07-28 Kokusai Electric Co Ltd キ―押下検出回路及び無線端末
JP2004078688A (ja) * 2002-08-20 2004-03-11 Matsushita Electric Ind Co Ltd キースキャン装置及び電子機器

Also Published As

Publication number Publication date
JP4772329B2 (ja) 2011-09-14

Similar Documents

Publication Publication Date Title
US20080088589A1 (en) Scanning circuit and method for keyboard
US5793313A (en) Apparatus and method for scanning a key matrix
US7375655B2 (en) Keyboard without ghost keys
US20090140890A1 (en) Keyboard
US8049646B2 (en) Key input device and key scan method
JP4027285B2 (ja) キーパッド装置
US6831630B2 (en) Key input device having Braille input function
JP4772329B2 (ja) 電子装置、キー検出装置およびキー検出方法
US8253604B2 (en) Keyboard scanning circuit
US20080024328A1 (en) Key expansion apparatus of electronic device
US6417787B1 (en) Method and apparatus for increasing the number of keys of a key-matrix
JP2009245026A (ja) キー検出装置および携帯電子機器
KR100687225B1 (ko) 다수의 키가 요구되는 단말기에서의 키인식 정확도 향상장치 및 그 방법
JP2004078688A (ja) キースキャン装置及び電子機器
US20050062618A1 (en) Keypad array having reduced number of input/outputs and method for generating same
US20190250815A1 (en) Input Accepting Device
US7454534B2 (en) Input circuit shared by multi signal sources
JP2009032203A (ja) キースキャン回路、電子機器及びキースキャン方法
EP1100069A1 (en) Keyboard having multi-bit key switches
US20110234499A1 (en) Key input device and mobile communication terminal using the key input device
US20050068303A1 (en) Key inputting circuit of electronic device
JP2005284446A (ja) キー入力装置及び情報処理装置
US8564460B2 (en) Keyboard device and method of identifying a key operation
JPS6155725A (ja) キ−ボ−ド装置
KR100694196B1 (ko) 키 입력 장치 및 방법, 그리고 이를 구비하는 휴대용 전자장치 및 그의 키 입력 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4772329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150