JP4772329B2 - 電子装置、キー検出装置およびキー検出方法 - Google Patents
電子装置、キー検出装置およびキー検出方法 Download PDFInfo
- Publication number
- JP4772329B2 JP4772329B2 JP2005011348A JP2005011348A JP4772329B2 JP 4772329 B2 JP4772329 B2 JP 4772329B2 JP 2005011348 A JP2005011348 A JP 2005011348A JP 2005011348 A JP2005011348 A JP 2005011348A JP 4772329 B2 JP4772329 B2 JP 4772329B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- port
- lines
- scanning
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
そして、このような多重押しが行なわれた場合には、キーマトリクスの構成によっては、操作されたキーを誤って検出する場合がある。
図9は、従来のキーマトリクス構成を示す図である。図では、一例として、4行7列のキースイッチKEY0_0〜KEY3_6からなるキーマトリクスを示している。各キースイッチの一端は、走査線としての列線KC0_N〜KC6_Nに接続され、他端は、検出線としての行線KR0〜KR3に接続される。
検出線KR0〜KR3は、電圧VDDにプルアップされており、いずれのキーも押下されない状態では、ハイレベルとなっている。
たとえば、キースイッチKEY2_1がオン状態であるときには、走査線KC1_Nに与えたローレベル信号を検出線KR2により検出することで、キースイッチKEY2_1がオン状態であることを特定できる。
図10は、図9に示したキーマトリクスにおける各キースイッチに対して、ダイオードを設置したキーマトリクスを示す図である。図10に示すキーマトリクスでは、ダイオードに逆バイアスがかかることで、図9に示した信号経路が生成されず、誤検出が防止される。
前記検出手段により検出されているキースイッチと前記記憶手段に記憶されたキースイッチとの論理和に基づき、いずれのキーの操作が有効であるかを判断する電子装置である。
図1は、本発明に係る電子装置の一実施形態を示すシステム構成図である。
実施形態に係る電子装置1は、たとえばPDA、携帯電話機やPHS、ゲーム機、電子辞書など、複数のキーを備えた電子装置である。電子装置1では、これらの複数のキーのうちいくつかのキーが同時に押下(操作)された場合に、押下されたキーを検出/特定可能に構成されている。
図2では、一例として、5行8列のキースイッチKEY0_0〜KEY4_7からなるキーマトリクスを示している。各キースイッチの一端は、走査線としての列線KC0_R〜KC7_Rに接続され、各キースイッチの他端は、検出線としての行線KR0_NR〜KR4_NRに接続される。
走査線KC0_R〜KC7_Rと検出線KR0_NR〜KR4_NRは、図1に示すように、制御IC20に接続される。なお、検出線KR0_NR〜KR4_NRは、制御IC20の検出ポートに接続される。
検出線KR0_NR〜KR4_NRは、電圧VDDにプルアップされており、いずれのキーも押下されない状態では、ハイレベルとなっている。
たとえば、キースイッチKEY2_1がオン状態であるときには、走査線KC1_Rに与えたローレベル信号を検出線KR2_NRにより検出することで、キースイッチKEY2_1がオン状態であることを特定できる。
図3において、「SK1」キー,「SK2」キーは、それぞれソフトキーを示し、押下されたときの処理内容が電子装置1により実行されるアプリケーションで異なる。
そして、電子装置1では、AグループおよびBグループの各グループ内のキーを2個まで同時に押下した場合でもキーの検出が可能に構成される。すなわち、Aグループ内の2個のキーおよびBグループ内の2個のキーの計4個のキーを検出することが可能である。
たとえば、図3のAグループ内の「8」キーおよび「5」キーが同時に押下された場合、これらのキーに対応するキースイッチKEY1_1およびKEY1_2がオン状態となる。
この場合には、制御IC20は、走査線KC0_R〜KC7_Rを順にローレベルとしたときに、走査線KC1_RおよびKC2_Rのローレベルを検出線KR1_NRによってローレベルを検出できるので、キースイッチKEY1_1およびKEY1_2がオン状態であることを特定できる。
したがって、Aグループ内の2個のキーとBグループ内の2個のキーで計4個のキーの押下(4重押し)を検出することが可能である。
なお、図3において、「通話」キー、「カメラ」キー、「メール」キーは、Aグループに属する「0〜9」キー等のいわゆるテンキーや、Bグループに属する方向キーと同時押下されることないので、行および列が重複して形成されていてもよい。
図4は、制御IC20内の回路構成を示し、特に、走査線KC0_RおよびKC1_Rを一例として、これらの走査線と接続される制御IC20の回路構成を示す。
制御IC20では、走査線KC1_R〜KC7_Rについても、走査線KC0_Rに対する構成と同様の構成を有している。
図5に示す回路では、いずれのキーも押下されていない場合には、AND論理であるゲート回路21の入力ポートは電圧VDDにプルアップされているので、ハイレベルとなっている。ここで、検出線KR0_NR〜KR4_NRのいずれかにおいてローレベルが検出されると、ゲート回路21の出力がローレベルとなる。制御IC20内のCPUでは、ゲート回路21の出力レベル変化に基づいて、キー割り込み処理を開始する。
次に、電子装置1において、押下されたキーの検出動作について、図6〜図8に関連付けて述べる。
以下、図6のタイミングチャートの時系列に沿って、順にキーの検出処理動作を説明する。
図6において、時刻t0までは、キー入力割り込み待ち状態である。
この時には、前述したように、割り込み信号KEYSENSE_INTはハイレベルとなっているので、キー入力割り込み処理は開始されない。
また、図7のステップST1およびST2に示すように、すべての8本の走査線KC0_R〜KC7_Rに対して、プルアップ回路に接続するためのスイッチがオフ状態(非接続状態)となっている(ステップST1)。また、8本の走査線のすべてに対して、第1ポートを介してローレベルを出力する状態となっている(ステップST2)。
このように、キー入力待ち状態ではプルアップ回路を非接続とするため、制御IC20内に無駄な消費電力が発生しない。
時刻t0において、たとえば検出線KR2_NRに接続されたいずれかのキースイッチがオン状態となると、検出線KR2_NRがローレベルとなり、割り込み信号KEYSENSE_INTがローレベル(アクティブ)となる。これにより、キー入力割り込み処理が開始される(図7のステップST4以降)。
以下、キーポーリング処理について、図8のフローチャートとも関連付けて述べる。
まず、時刻t0〜t1で、走査線KC0_R〜KC7_Rをすべて「入力状態」、すなわち、8本の走査線すべてに対してプルアップ回路を接続する(ステップST20およびST21)。
すべての走査線に対して、図8に示すステップST23〜ST29の処理を順に行うために、先ずNを初期化する(ステップST22)。
そして、制御IC20は、第1ポートP0_1から走査線KC0_Rに対してローレベル信号を出力し(ステップST25)、検出ポートにおいて、このローレベル信号が検出された場合には、その検出結果を記憶しておく(ステップST26)。
そして、制御IC20は、第1ポートP1_1から走査線KC1_Rに対してローレベル信号を出力し(ステップST25)、検出ポートにおいて、このローレベル信号が検出された場合には、その検出結果を記憶しておく(ステップST26)。
検出結果を記憶した後は、次の走査線に対する走査に備え、接続状態をステップST21の段階に戻しておく。すなわち、走査線KC1_Rに対するプルアップ回路を接続状態とし(ステップST27)、走査線KC1_Rを「入力状態」に切り換え(ステップST28)、プルアップ回路により走査線KC1_Rをハイレベルとする(ステップST29)。
キーの誤検出を防止するため、時刻t8においてキーリリースが認識されるまでの間に、上述したキーポーリング処理が2回繰り返し行われる(ステップST6)。そして、2回連続して同一のキースイッチが特定されると(ステップST7)、制御IC20内のCPUは、対応するキーに応じた処理を実行する(ステップST8)。
このキーの検出および処理の実行は、すべてのキーが検出/特定されるまで行われる(ステップST9およびST10)。前述したように、実施形態に係る電子装置1では、同時に最大4個まで押下されたキーを検出可能であり、時刻t9までに押下されたすべてのキーを検出して、対応する処理を実行する。
これにより、複数のキースイッチが同時にオン状態となったときに信号の回り込みが防止されてキーの誤検出が抑制されるとともに、この信号の回りこみを防止するために従来必要とされていたダイオードを有していないため、大幅な低コスト化を実現することが可能である。また、ダイオード分の基板占有面積および製造時の組み付け工数が低減される。
したがって、消費電流が低減されるとともに、プルアップ抵抗分の基板占有面積および製造時の組み付け工数が低減される。たとえば、1走査線当りの消費電流を30μAとすると、上記の実施形態では、8×30μA=240μAの消費電流の削減となる。
Claims (6)
- 複数のキーと、
前記キーに対応し、マトリクス状に配置された複数のキースイッチと、
前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、
前記キースイッチの各行に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、
前記複数の行線または列線の一方を走査線として、該走査線に対して順に電気信号の変化を与える走査手段と、
前記複数の行線または列線の他方を検出線として、該検出線において前記電気信号の変化を検出し、前記複数のキーのうちいずれのキーが操作されたかを特定する検出手段と、
押下された複数のキースイッチを記憶可能な記憶手段と、
前記複数のキーの検出処理動作を制御する制御手段と、
を有し、
前記走査手段は、走査線毎に切り替え可能な第1ポートおよび第2ポートを含み、前記第1ポートを介して一の走査線に対する電気信号の出力に変化を与えるとき、前記一の走査線以外の各走査線を前記第2ポートに接続し、該第2ポートを介した電気信号の出力を行わず、
前記制御手段は、
前記複数のキーのうち、いくつかのキーが同時に押下された場合、
前記検出手段により検出されているキースイッチと前記記憶手段に記憶されたキースイッチとの論理和に基づき、いずれのキーの操作が有効であるかを判断する
ことを特徴とする電子装置。 - 前記第2ポートに接続され、該第2ポートを所定の電圧に保持することが可能な電圧保持回路をさらに有し、
前記電気信号の出力の変化は、ハイレベル信号からローレベル信号への変化であって、
前記走査手段は、前記第1ポートを介して一の走査線に電気信号の出力に変化を与えるとき、前記一の走査線以外の走査線では、前記電圧保持回路を前記第2ポートに接続する
ことを特徴とする請求項1記載の電子装置。 - 前記走査手段は、前記複数のキーのうちいずれかのキーが操作されたことを検出するまでは、すべての走査線にローレベル信号を与えるとともに、前記電圧保持回路を前記第2ポートに対して非接触とする
ことを特徴とする請求項2記載の電子装置。 - 前記走査手段は、前記検出手段がキー操作を検出した後に、前記走査線に対して順に電気信号の変更を与える
ことを特徴とする請求項2記載の電子装置。 - マトリクス状に配置された複数のキースイッチと、
前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、
前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、
前記複数の行線または列線の一方を走査線として、該走査線に対して順に電気信号の変化を与える走査手段と、
前記複数の行線または列線の他方を検出線として、該検出線において前記電気信号の変化を検出し、押下されたキースイッチを特定する検出手段と、
前記押下された複数のキースイッチを記憶可能な記憶手段と、
前記複数のキースイッチの検出処理動作を制御する制御手段と、
を有し、
前記走査手段は、走査線毎に切り替え可能な第1ポートおよび第2ポートを含み、前記第1ポートを介して一の走査線に対する電気信号の出力に変化を与えるとき、前記一の走査線以外の各走査線を前記第2ポートに接続し、該第2ポートを介した電気信号の出力を行わず、
前記制御手段は、
前記複数のキースイッチのうち、いくつかのキースイッチが同時に押下された場合、
前記検出手段により検出されているキースイッチと前記記憶手段に記憶されたキースイッチとの論理和に基づき、いずれのキースイッチの押下が有効であるかを判断する
ことを特徴とするキー検出装置。 - 複数のキーに対応してマトリクス状に配置された複数のキースイッチと、前記キースイッチの各行に設けられ、それぞれが対応する行に属するキースイッチの各一端に接続される複数の行線と、前記キースイッチの各列に設けられ、それぞれが対応する列に属するキースイッチの各他端に接続される複数の列線と、前記複数の行線または列線の一方を走査線、他方を検出線として、各走査線に対して接続を切り替え可能な第1ポートおよび第2ポートを含む走査手段と、を用いて、いずれのキーが操作されたかを検出するキー検出方法であって、
前記走査手段がN番目(N:整数)の走査線を前記第1ポートに接続し、検出手段が前記N番目の走査線に対する電気信号の出力に変化を与え、前記検出線において前記電気信号の出力の変化を検出して前記複数のキーのうちいずれのキーが操作されたかを特定するとともに、前記走査手段が前記N番目の走査線以外の走査線を前記第2ポートに接続し、該第2ポートを介した電気信号の出力を行わない検出ステップと、
制御手段が、前記検出ステップを前記Nの値を変更して順に行う走査ステップと、
前記制御手段が、前記検出手段によって検出した押下されたキースイッチを記憶手段に記憶し、いくつかのキーが同時に押下された場合、前記検出手段により検出されているキースイッチと前記記憶手段に記憶されたキースイッチとの論理和に基づき、いずれのキーの操作が有効であるかを判断する判断ステップと、
を有することを特徴とするキー検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011348A JP4772329B2 (ja) | 2005-01-19 | 2005-01-19 | 電子装置、キー検出装置およびキー検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011348A JP4772329B2 (ja) | 2005-01-19 | 2005-01-19 | 電子装置、キー検出装置およびキー検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006201918A JP2006201918A (ja) | 2006-08-03 |
JP4772329B2 true JP4772329B2 (ja) | 2011-09-14 |
Family
ID=36959878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005011348A Active JP4772329B2 (ja) | 2005-01-19 | 2005-01-19 | 電子装置、キー検出装置およびキー検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4772329B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278324A (ja) * | 1989-04-19 | 1990-11-14 | Oki Electric Ind Co Ltd | キーボード装置 |
JP3014260B2 (ja) * | 1993-12-28 | 2000-02-28 | アイホン株式会社 | キーマトリックス回路 |
JP2000207112A (ja) * | 1999-01-18 | 2000-07-28 | Kokusai Electric Co Ltd | キ―押下検出回路及び無線端末 |
JP2004078688A (ja) * | 2002-08-20 | 2004-03-11 | Matsushita Electric Ind Co Ltd | キースキャン装置及び電子機器 |
-
2005
- 2005-01-19 JP JP2005011348A patent/JP4772329B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006201918A (ja) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5805085A (en) | Apparatus and method for scanning a key matrix | |
US20080088589A1 (en) | Scanning circuit and method for keyboard | |
US5430443A (en) | Scanned switch matrix | |
US20090140890A1 (en) | Keyboard | |
US8049646B2 (en) | Key input device and key scan method | |
US6831630B2 (en) | Key input device having Braille input function | |
JP4027285B2 (ja) | キーパッド装置 | |
JP4772329B2 (ja) | 電子装置、キー検出装置およびキー検出方法 | |
US5914677A (en) | Apparatus and method for scanning a switch array | |
US20080024328A1 (en) | Key expansion apparatus of electronic device | |
US5831556A (en) | Pin-reduced low power keyboard scanner | |
US6417787B1 (en) | Method and apparatus for increasing the number of keys of a key-matrix | |
JP5075205B2 (ja) | マイクロコンピュータシステム | |
TWI487279B (zh) | 鍵盤掃描電路和方法及電子設備 | |
US8947362B2 (en) | Key input device and mobile communication terminal using the key input device | |
US7439955B2 (en) | Input keyboard with increased number of keys for an electronic device with a limited number of connecting pins | |
US8564460B2 (en) | Keyboard device and method of identifying a key operation | |
JP3321955B2 (ja) | キーボード装置 | |
US20190250815A1 (en) | Input Accepting Device | |
JPH1074125A (ja) | キーパッド取り扱い回路 | |
JPS6155725A (ja) | キ−ボ−ド装置 | |
JP2004078688A (ja) | キースキャン装置及び電子機器 | |
US20220381828A1 (en) | Electronic device and control method thereof | |
KR100442370B1 (ko) | 이동통신단말기의 키 스캔장치 및 방법 | |
KR100694196B1 (ko) | 키 입력 장치 및 방법, 그리고 이를 구비하는 휴대용 전자장치 및 그의 키 입력 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4772329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |