JP3014260B2 - キーマトリックス回路 - Google Patents
キーマトリックス回路Info
- Publication number
- JP3014260B2 JP3014260B2 JP5337178A JP33717893A JP3014260B2 JP 3014260 B2 JP3014260 B2 JP 3014260B2 JP 5337178 A JP5337178 A JP 5337178A JP 33717893 A JP33717893 A JP 33717893A JP 3014260 B2 JP3014260 B2 JP 3014260B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- level
- output port
- key
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 30
- 230000004043 responsiveness Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明はテンキー装置、インター
ホン装置等の機器に用いられるキーマトリックス回路に
係り、特に部品の簡素化、動作応答性の向上を図ったこ
の種のキーマトリックス回路に関する。
ホン装置等の機器に用いられるキーマトリックス回路に
係り、特に部品の簡素化、動作応答性の向上を図ったこ
の種のキーマトリックス回路に関する。
【０００２】
【従来の技術】キーマトリックス回路は、インターホン
装置、テンキー装置等の入力装置に用いられる回路で、
図２に示すようにマトリックス配列された複数のキース
イッチ１０とこれらキーの操作を検出する制御回路（Ｃ
ＰＵ）２０とを備えている。図では一例として４×４の
マトリックスを示している。
装置、テンキー装置等の入力装置に用いられる回路で、
図２に示すようにマトリックス配列された複数のキース
イッチ１０とこれらキーの操作を検出する制御回路（Ｃ
ＰＵ）２０とを備えている。図では一例として４×４の
マトリックスを示している。
【０００３】従来、このようなキーマトリックス回路に
おいては、マトリックス配列されたキースイッチＳ11〜
Ｓ44は行の配線３１〜３４と列の配線４１〜４４を介し
て、ＣＰＵ２０の出力ポートＰ21〜Ｐ24及び入力ポート
Ｐ25〜Ｐ28にそれぞれ接続されている。更に出力ポート
Ｐ21〜Ｐ24に接続される行の配線３１〜３４には、電流
がキースイッチ側へ流れるのを防止するために、ダイオ
ード５１〜５４が挿入されている。また入力ポートＰ25
〜Ｐ28に接続される列の配線４１〜４４にはプルアップ
抵抗６１〜６４（以下、抵抗という）が接続されてい
る。
おいては、マトリックス配列されたキースイッチＳ11〜
Ｓ44は行の配線３１〜３４と列の配線４１〜４４を介し
て、ＣＰＵ２０の出力ポートＰ21〜Ｐ24及び入力ポート
Ｐ25〜Ｐ28にそれぞれ接続されている。更に出力ポート
Ｐ21〜Ｐ24に接続される行の配線３１〜３４には、電流
がキースイッチ側へ流れるのを防止するために、ダイオ
ード５１〜５４が挿入されている。また入力ポートＰ25
〜Ｐ28に接続される列の配線４１〜４４にはプルアップ
抵抗６１〜６４（以下、抵抗という）が接続されてい
る。
【０００４】このような構成において、例えばＣＰＵ２
０の出力ポートＰ21のみを「Ｌ」レベルにした状態で、
キースイッチＳ11を押下すると電流は抵抗６１→配線４
１→キースイッチＳ11→配線３１→ダイオード５１→出
力ポートＰ21へと流れ、入力ポートＰ25が「Ｌ」レベル
を検出し、キースイッチＳ11が押下されたことを検出す
る。同様にキースイッチＳ12、Ｓ13或いはＳ14を押下す
ると、入力ポートＰ26、Ｐ27或いはＰ28が「Ｌ」レベル
を検出し、これらのキースイッチのいずれかが押下され
たことを検出する。
０の出力ポートＰ21のみを「Ｌ」レベルにした状態で、
キースイッチＳ11を押下すると電流は抵抗６１→配線４
１→キースイッチＳ11→配線３１→ダイオード５１→出
力ポートＰ21へと流れ、入力ポートＰ25が「Ｌ」レベル
を検出し、キースイッチＳ11が押下されたことを検出す
る。同様にキースイッチＳ12、Ｓ13或いはＳ14を押下す
ると、入力ポートＰ26、Ｐ27或いはＰ28が「Ｌ」レベル
を検出し、これらのキースイッチのいずれかが押下され
たことを検出する。
【０００５】同様にＣＰＵ２０の出力ポートＰ22のみを
「Ｌ」レベルにした状態では、キースイッチＳ21〜Ｓ24
が押下されたことを検出でき、出力ポートＰ23のみを
「Ｌ」レベルにした状態では、キースイッチＳ31〜Ｓ34
が押下されたことを検出でき、出力ポートＰ24のみを
「Ｌ」レベルにした状態では、キースイッチＳ41〜Ｓ44
が押下されたことを検出できる。従って出力ポートＰ21
〜Ｐ24を短時間のサイクルで、即ち時分割で順番に
「Ｌ」レベルにすることにより、すべてのキースイッチ
の押下を検出することができる。
「Ｌ」レベルにした状態では、キースイッチＳ21〜Ｓ24
が押下されたことを検出でき、出力ポートＰ23のみを
「Ｌ」レベルにした状態では、キースイッチＳ31〜Ｓ34
が押下されたことを検出でき、出力ポートＰ24のみを
「Ｌ」レベルにした状態では、キースイッチＳ41〜Ｓ44
が押下されたことを検出できる。従って出力ポートＰ21
〜Ｐ24を短時間のサイクルで、即ち時分割で順番に
「Ｌ」レベルにすることにより、すべてのキースイッチ
の押下を検出することができる。
【０００６】ところで、このような従来のキーマトリッ
クス回路では、キースイッチが同時に２つ以上押された
場合に電流が出力ポートに流れないようにするために、
逆流防止用のダイオード５１〜５４が挿入されている。
例えば、ダイオードがない場合には、出力ポートＰ21が
「Ｌ」レベル（他の出力ポートは「Ｈ」レベル）のとき
にキースイッチＳ11及びＳ21が同時に押されると、キー
スイッチＳ11には上述したように電流が流れるが、更に
出力ポートＰ22からもキースイッチＳ21→Ｓ11を介して
出力ポートＰ21へと電流が流れ、結果として入力ポート
Ｐ25の電圧は中間となり、キーが正しく押し下げられて
いるか検出できなくなる。
クス回路では、キースイッチが同時に２つ以上押された
場合に電流が出力ポートに流れないようにするために、
逆流防止用のダイオード５１〜５４が挿入されている。
例えば、ダイオードがない場合には、出力ポートＰ21が
「Ｌ」レベル（他の出力ポートは「Ｈ」レベル）のとき
にキースイッチＳ11及びＳ21が同時に押されると、キー
スイッチＳ11には上述したように電流が流れるが、更に
出力ポートＰ22からもキースイッチＳ21→Ｓ11を介して
出力ポートＰ21へと電流が流れ、結果として入力ポート
Ｐ25の電圧は中間となり、キーが正しく押し下げられて
いるか検出できなくなる。
【０００７】
【発明が解決すべき課題】このように従来のキーマトリ
ックス回路において逆流防止用のダイオードは不可欠で
あり、このため部品点数が増え、低コスト化、機器の小
型軽量化の妨げになっていた。さらに従来のキーマトリ
ックス回路ではダイオードが挿入されているために、出
力ポートを「Ｌ」レベルから「Ｈ」レベル或いは「Ｈ」
レベルから「Ｌ」レベルに切換える際に時間がかかると
いう問題があった。即ち、例えば出力ポートＰ24が
「Ｌ」レベルのときにキースイッチＳ41が押されると電
流が抵抗６１→キースイッチＳ41→ダイオード５４→出
力ポートＰ24と流れ、入力ポートＰ25が「Ｌ」レベルと
なりキースイッチＳ41の押下が検出されるが、これに次
いで出力ポートＰ24を「Ｈ」レベル、出力ポートＰ23を
「Ｌ」レベルに切換えると、このとき入力ポートＰ25は
ダイオードの逆方向回復特性により直ちに「Ｈ」レベル
とはならず、図３に示すような電圧変化をして「Ｈ」レ
ベルとなる。従って、この入力ポートＰ25が「Ｌ」レベ
ルから「Ｈ」レベルに変る過渡期において、キースイッ
チＳ41が押下された状態であると、キースイッチＳ31が
押下されていないにも拘らず、入力ポートＰ25は「Ｌ」
レベルを検出してしまい、これによりキースイッチＳ31
が押下されていると認識してしまう。このようなダイオ
ードによる切換時間のずれによる誤動作を防ぐために
は、時分割で出力ポートの状態を切換えていく際に、切
換時の過渡期の状態を待つ必要があり、キースキャンの
速度が遅くなり、キーを押してからの反応が遅くなると
いう問題があった。
ックス回路において逆流防止用のダイオードは不可欠で
あり、このため部品点数が増え、低コスト化、機器の小
型軽量化の妨げになっていた。さらに従来のキーマトリ
ックス回路ではダイオードが挿入されているために、出
力ポートを「Ｌ」レベルから「Ｈ」レベル或いは「Ｈ」
レベルから「Ｌ」レベルに切換える際に時間がかかると
いう問題があった。即ち、例えば出力ポートＰ24が
「Ｌ」レベルのときにキースイッチＳ41が押されると電
流が抵抗６１→キースイッチＳ41→ダイオード５４→出
力ポートＰ24と流れ、入力ポートＰ25が「Ｌ」レベルと
なりキースイッチＳ41の押下が検出されるが、これに次
いで出力ポートＰ24を「Ｈ」レベル、出力ポートＰ23を
「Ｌ」レベルに切換えると、このとき入力ポートＰ25は
ダイオードの逆方向回復特性により直ちに「Ｈ」レベル
とはならず、図３に示すような電圧変化をして「Ｈ」レ
ベルとなる。従って、この入力ポートＰ25が「Ｌ」レベ
ルから「Ｈ」レベルに変る過渡期において、キースイッ
チＳ41が押下された状態であると、キースイッチＳ31が
押下されていないにも拘らず、入力ポートＰ25は「Ｌ」
レベルを検出してしまい、これによりキースイッチＳ31
が押下されていると認識してしまう。このようなダイオ
ードによる切換時間のずれによる誤動作を防ぐために
は、時分割で出力ポートの状態を切換えていく際に、切
換時の過渡期の状態を待つ必要があり、キースキャンの
速度が遅くなり、キーを押してからの反応が遅くなると
いう問題があった。
【０００８】本発明は上述した問題に鑑みなされたもの
で、部品数が少なく簡素な構成で且つ応答性の優れたキ
ーマトリックス回路を提供することを目的とする。
で、部品数が少なく簡素な構成で且つ応答性の優れたキ
ーマトリックス回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】このような目的を達成す
るため本発明のキーマトリックス回路は、マトリックス
配列された複数のキースイッチと、キースイッチに行の
配線及び列の配線を介して接続される制御回路とから成
り、制御回路は、行の配線が接続される入出力ポート
と、列の配線が接続される入力ポートとを備え、入出力
ポートは、制御回路の指令によって第１のプルアップ抵
抗が接続された入力ポート側又はレベルがそれぞれ
「Ｌ」レベル又は「Ｈ」レベルに切換可能の出力ポート
側のいずれかに切換える切換手段を備え、入力ポート
は、キースイッチに電流を印加するための第２のプルア
ップ抵抗が接続され、入出力ポートの出力ポート側にお
ける「Ｌ」レベルの電流の引込能力は入力ポートのレベ
ルが低い「Ｌ」レベルとなるように第１、第２のプルア
ップ抵抗に流れる電流に比べ大きくしたものである。
るため本発明のキーマトリックス回路は、マトリックス
配列された複数のキースイッチと、キースイッチに行の
配線及び列の配線を介して接続される制御回路とから成
り、制御回路は、行の配線が接続される入出力ポート
と、列の配線が接続される入力ポートとを備え、入出力
ポートは、制御回路の指令によって第１のプルアップ抵
抗が接続された入力ポート側又はレベルがそれぞれ
「Ｌ」レベル又は「Ｈ」レベルに切換可能の出力ポート
側のいずれかに切換える切換手段を備え、入力ポート
は、キースイッチに電流を印加するための第２のプルア
ップ抵抗が接続され、入出力ポートの出力ポート側にお
ける「Ｌ」レベルの電流の引込能力は入力ポートのレベ
ルが低い「Ｌ」レベルとなるように第１、第２のプルア
ップ抵抗に流れる電流に比べ大きくしたものである。
【００１０】
【作用】このキーマトリックス回路において、入出力ポ
ートの状態を制御回路のプログラマブル指令によって入
力ポート側或いは出力ポート側のいずれかに切換えるこ
とにより、同時に２つのキースイッチが押下された場合
でもこれらキースイッチを介して電流が入出力ポートに
流れるのを防止することができる。しかも、この切換は
ダイオードを用いることなく、ソフト処理によって行う
ようにしているので入出力ポートの状態を直ちに切換え
ることができ、キー操作の応答性を向上することがで
き、これによりキースキャンの速度を上げることができ
る。
ートの状態を制御回路のプログラマブル指令によって入
力ポート側或いは出力ポート側のいずれかに切換えるこ
とにより、同時に２つのキースイッチが押下された場合
でもこれらキースイッチを介して電流が入出力ポートに
流れるのを防止することができる。しかも、この切換は
ダイオードを用いることなく、ソフト処理によって行う
ようにしているので入出力ポートの状態を直ちに切換え
ることができ、キー操作の応答性を向上することがで
き、これによりキースキャンの速度を上げることができ
る。
【００１１】
【実施例】以下、本発明のキーマトリックス回路の一実
施例について図１を参照して詳述する。図１に示すキー
マトリックス回路は、マトリックス配列（図では簡単の
ために４×４マトリックスを示した）された複数のキー
スイッチ１（Ｓ11〜Ｓ44）と、これらキースイッチ１
（Ｓ11〜Ｓ44）が接続され、キースイッチ１（Ｓ11〜Ｓ
44）の押下を検出して特定の処理を行う制御回路（以
下、ＣＰＵという）２とを備え、キースイッチ１（Ｓ11
〜Ｓ44）は行の配線３１〜３４及び列の配線４１〜４４
によってＣＰＵ２に接続されている。
施例について図１を参照して詳述する。図１に示すキー
マトリックス回路は、マトリックス配列（図では簡単の
ために４×４マトリックスを示した）された複数のキー
スイッチ１（Ｓ11〜Ｓ44）と、これらキースイッチ１
（Ｓ11〜Ｓ44）が接続され、キースイッチ１（Ｓ11〜Ｓ
44）の押下を検出して特定の処理を行う制御回路（以
下、ＣＰＵという）２とを備え、キースイッチ１（Ｓ11
〜Ｓ44）は行の配線３１〜３４及び列の配線４１〜４４
によってＣＰＵ２に接続されている。
【００１２】行の配線３１〜３４は、ＣＰＵ２の入出力
ポート２１〜２４に接続され、これら入出力ポート２１
〜２４にはそれぞれ、入出力ポート２１〜２４における
電流の流れを入力ポート側又は出力ポート側のいずれか
に切換えるための切換手段として切換スイッチＳｗ1〜
Ｓｗ4が備えられている。各切換スイッチＳｗ1〜Ｓｗ4
の一方の端子に接続された各入力ポート側は、第１のプ
ルアップ抵抗Ｒ1〜Ｒ4が内蔵されている。他方の端子に
接続された出力ポート側のレベルはそれぞれ「Ｌ」レベ
ル又は「Ｈ」レベルに切換可能になっている。出力ポー
ト側のレベル及び切換スイッチＳｗ1〜Ｓｗ4の駆動は、
ＣＰＵ２からの指令によって切換えられる。
ポート２１〜２４に接続され、これら入出力ポート２１
〜２４にはそれぞれ、入出力ポート２１〜２４における
電流の流れを入力ポート側又は出力ポート側のいずれか
に切換えるための切換手段として切換スイッチＳｗ1〜
Ｓｗ4が備えられている。各切換スイッチＳｗ1〜Ｓｗ4
の一方の端子に接続された各入力ポート側は、第１のプ
ルアップ抵抗Ｒ1〜Ｒ4が内蔵されている。他方の端子に
接続された出力ポート側のレベルはそれぞれ「Ｌ」レベ
ル又は「Ｈ」レベルに切換可能になっている。出力ポー
ト側のレベル及び切換スイッチＳｗ1〜Ｓｗ4の駆動は、
ＣＰＵ２からの指令によって切換えられる。
【００１３】一方、列の配線４１〜４４は、それぞれＣ
ＰＵ２の入力ポート２５〜２８に接続され、ＣＰＵ２内
には入力ポート２５〜２８を介してキースイッチ１に電
流を印加するための第２のプルアップ抵抗Ｒ5〜Ｒ8が内
蔵されている。以上のような構成におけるキーマトリッ
クス回路の動作について説明する。まず、入出力ポート
２１のみを切換スイッチＳｗ1の出力ポート側に切換
え、そのレベルを「Ｌ」レベルにする。このとき他の入
出力ポート２２〜２４の切換スイッチＳｗ2〜Ｓｗ4は図
示するように第１のプルアップ抵抗Ｒ1〜Ｒ4内蔵の入力
ポート側に設定されている。
ＰＵ２の入力ポート２５〜２８に接続され、ＣＰＵ２内
には入力ポート２５〜２８を介してキースイッチ１に電
流を印加するための第２のプルアップ抵抗Ｒ5〜Ｒ8が内
蔵されている。以上のような構成におけるキーマトリッ
クス回路の動作について説明する。まず、入出力ポート
２１のみを切換スイッチＳｗ1の出力ポート側に切換
え、そのレベルを「Ｌ」レベルにする。このとき他の入
出力ポート２２〜２４の切換スイッチＳｗ2〜Ｓｗ4は図
示するように第１のプルアップ抵抗Ｒ1〜Ｒ4内蔵の入力
ポート側に設定されている。
【００１４】この状態で、キースイッチＳ11が押される
と、電流ｉは第２のプルアップ抵抗Ｒ5→キースイッチ
Ｓ11→入出力ポート２１と流れ、入力ポート２５は
「Ｌ」レベルを検出できる。またキースイッチＳ11が押
されなければ、第２のプルアップ抵抗Ｒ5からキースイ
ッチＳ11へと電流ｉは流れないので、入力ポート２５は
「Ｈ」レベルとなる。入出力ポート２１のみを出力ポー
トの「Ｌ」レベルに切換えた状態では、同様にして同じ
行の配線３１に接続されたキースイッチＳ12、Ｓ13、Ｓ
14のいずれかが押下されたときには、入力ポート２６、
２７、２８のいずれかが「Ｌ」レベルとなり、これらの
キースイッチのいずれかが押下されたことが検出され
る。この場合に同じ行の配線３１に接続されたキースイ
ッチＳ11、Ｓ12、Ｓ13、Ｓ14のいずれか２つ以上が同時
に押下された場合でも対応する入力ポート２５〜２８の
「Ｌ」レベルによって同時に押下されたキースイッチの
検出が可能である。
と、電流ｉは第２のプルアップ抵抗Ｒ5→キースイッチ
Ｓ11→入出力ポート２１と流れ、入力ポート２５は
「Ｌ」レベルを検出できる。またキースイッチＳ11が押
されなければ、第２のプルアップ抵抗Ｒ5からキースイ
ッチＳ11へと電流ｉは流れないので、入力ポート２５は
「Ｈ」レベルとなる。入出力ポート２１のみを出力ポー
トの「Ｌ」レベルに切換えた状態では、同様にして同じ
行の配線３１に接続されたキースイッチＳ12、Ｓ13、Ｓ
14のいずれかが押下されたときには、入力ポート２６、
２７、２８のいずれかが「Ｌ」レベルとなり、これらの
キースイッチのいずれかが押下されたことが検出され
る。この場合に同じ行の配線３１に接続されたキースイ
ッチＳ11、Ｓ12、Ｓ13、Ｓ14のいずれか２つ以上が同時
に押下された場合でも対応する入力ポート２５〜２８の
「Ｌ」レベルによって同時に押下されたキースイッチの
検出が可能である。
【００１５】次に、入出力ポート２１を出力ポート側の
「Ｈ」レベルに切換える。このときキースイッチＳ11、
Ｓ12、Ｓ13、Ｓ14のいずれかが押下されて、入力ポート
２５、２６、２７、２８のいずれかが「Ｌ」レベルとな
っている場合には、この電位は強制的に「Ｌ」レベルか
ら「Ｈ」レベルへ切換わる。これにより速やかに次の検
出の待機状態に復帰する。これらキースイッチのいずれ
もが押下されていない場合には、当然入力ポート２５〜
２６の電位は「Ｈ」レベルのままである。
「Ｈ」レベルに切換える。このときキースイッチＳ11、
Ｓ12、Ｓ13、Ｓ14のいずれかが押下されて、入力ポート
２５、２６、２７、２８のいずれかが「Ｌ」レベルとな
っている場合には、この電位は強制的に「Ｌ」レベルか
ら「Ｈ」レベルへ切換わる。これにより速やかに次の検
出の待機状態に復帰する。これらキースイッチのいずれ
もが押下されていない場合には、当然入力ポート２５〜
２６の電位は「Ｈ」レベルのままである。
【００１６】次いで、今度は入出力ポート２１を切換ス
イッチＳｗ1の入力ポート側に切換えるとともに、入出
力ポート２２のみを切換スイッチＳｗ2の出力ポート側
に切換え、そのレベルを「Ｌ」レベルにする。この場合
には、行の配線３２に接続されたキースイッチＳ21、Ｓ
22、Ｓ23、Ｓ24のいずれかが押下されたときに、入力ポ
ート２５〜２８のいずれかが「Ｌ」レベルとなり、これ
らのキースイッチのいずれかが押下されたことが検出さ
れる。同様に入出力ポート２３のみを切換スイッチＳｗ
3の出力ポート側の「Ｌ」レベルに切換えた場合には、
行の配線３３に接続されたキースイッチＳ31、Ｓ32、Ｓ
33、Ｓ34の押下を、入出力ポート２４のみを切換スイッ
チＳｗ4の出力ポート側の「Ｌ」レベルに切換えた場合
には、行の配線３４に接続されたキースイッチＳ41、Ｓ
42、Ｓ43、Ｓ44の押下をそれぞれ検出できる。
イッチＳｗ1の入力ポート側に切換えるとともに、入出
力ポート２２のみを切換スイッチＳｗ2の出力ポート側
に切換え、そのレベルを「Ｌ」レベルにする。この場合
には、行の配線３２に接続されたキースイッチＳ21、Ｓ
22、Ｓ23、Ｓ24のいずれかが押下されたときに、入力ポ
ート２５〜２８のいずれかが「Ｌ」レベルとなり、これ
らのキースイッチのいずれかが押下されたことが検出さ
れる。同様に入出力ポート２３のみを切換スイッチＳｗ
3の出力ポート側の「Ｌ」レベルに切換えた場合には、
行の配線３３に接続されたキースイッチＳ31、Ｓ32、Ｓ
33、Ｓ34の押下を、入出力ポート２４のみを切換スイッ
チＳｗ4の出力ポート側の「Ｌ」レベルに切換えた場合
には、行の配線３４に接続されたキースイッチＳ41、Ｓ
42、Ｓ43、Ｓ44の押下をそれぞれ検出できる。
【００１７】このような入出力ポート２１〜２４の切換
設定、即ち出力ポート側「Ｌ」→出力ポート側「Ｈ」→
入力ポート側への切換を、各入出力ポートについて時分
割的に順次切換えることにより、すべてのキースイッチ
の押下を検出することができる。一方、このような状態
で、それぞれ異なる行の配線３１〜３４に接続された２
つ以上のキースイッチが押下された場合には、１つの行
の配線が接続される入出力ポート以外はすべて切換スイ
ッチの入力ポート側に接続されていて、第１のプルアッ
プ抵抗Ｒ1〜Ｒ4でプルアップされた状態なので、不要な
電流の回り込みがない。例えば、入出力ポート２１のみ
が出力ポート側に切換えられ、他の入出力ポート２２〜
２４が第１のプルアップ抵抗Ｒ1〜Ｒ4内蔵の入力ポート
側に設定されている場合、キースイッチＳ11及びＳ21が
同時に押下されると、キースイッチＳ21が接続される入
出力ポート２２は入力ポート側に切換えられているの
で、電流ｉは第１のプルアップ抵抗Ｒ2→入出力ポート
２２→キースイッチＳ21→キースイッチＳ11→入出力ポ
ート２１と流れる。入出力ポート２１の出力ポート側に
おける「Ｌ」レベルの電流Ｉ0の引込能力は第１のプル
アップ抵抗Ｒ2、第２のプルアップ抵抗Ｒ5に流れる電流
ｉ＋ｉに比べ十分に大きいので、入力ポート２５のレベ
ルが十分低い「Ｌ」レベルとなり、入出力ポート２２と
キースイッチＳ21との間に電流回り込み防止用のダイオ
ードがなくても、キースイッチＳ11が押下されたことを
検出することができる。
設定、即ち出力ポート側「Ｌ」→出力ポート側「Ｈ」→
入力ポート側への切換を、各入出力ポートについて時分
割的に順次切換えることにより、すべてのキースイッチ
の押下を検出することができる。一方、このような状態
で、それぞれ異なる行の配線３１〜３４に接続された２
つ以上のキースイッチが押下された場合には、１つの行
の配線が接続される入出力ポート以外はすべて切換スイ
ッチの入力ポート側に接続されていて、第１のプルアッ
プ抵抗Ｒ1〜Ｒ4でプルアップされた状態なので、不要な
電流の回り込みがない。例えば、入出力ポート２１のみ
が出力ポート側に切換えられ、他の入出力ポート２２〜
２４が第１のプルアップ抵抗Ｒ1〜Ｒ4内蔵の入力ポート
側に設定されている場合、キースイッチＳ11及びＳ21が
同時に押下されると、キースイッチＳ21が接続される入
出力ポート２２は入力ポート側に切換えられているの
で、電流ｉは第１のプルアップ抵抗Ｒ2→入出力ポート
２２→キースイッチＳ21→キースイッチＳ11→入出力ポ
ート２１と流れる。入出力ポート２１の出力ポート側に
おける「Ｌ」レベルの電流Ｉ0の引込能力は第１のプル
アップ抵抗Ｒ2、第２のプルアップ抵抗Ｒ5に流れる電流
ｉ＋ｉに比べ十分に大きいので、入力ポート２５のレベ
ルが十分低い「Ｌ」レベルとなり、入出力ポート２２と
キースイッチＳ21との間に電流回り込み防止用のダイオ
ードがなくても、キースイッチＳ11が押下されたことを
検出することができる。
【００１８】このように入出力ポート２１〜２４の状態
をＣＰＵ２においてソフトウェアによって任意に切換え
ることにより、直ちに切換えが可能になる。尚、以上の
実施例では第１のプルアップ抵抗Ｒ1〜Ｒ4及び第２のプ
ルアップ抵抗Ｒ5〜Ｒ8はいずれもＣＰＵに内蔵された構
成としたが、これらは外付けとすることも可能である。
また、以上の実施例では４×４マトリックス配列した場
合について説明したが、本発明はさらに大きなマトリッ
クスにも適用できることは言うまでもない。
をＣＰＵ２においてソフトウェアによって任意に切換え
ることにより、直ちに切換えが可能になる。尚、以上の
実施例では第１のプルアップ抵抗Ｒ1〜Ｒ4及び第２のプ
ルアップ抵抗Ｒ5〜Ｒ8はいずれもＣＰＵに内蔵された構
成としたが、これらは外付けとすることも可能である。
また、以上の実施例では４×４マトリックス配列した場
合について説明したが、本発明はさらに大きなマトリッ
クスにも適用できることは言うまでもない。
【００１９】
【発明の効果】以上の実施例からも明らかなように、本
発明のキーマトリックス回路によれば、マトリックス配
列されたキースイッチを選択するためにＣＰＵに設けら
れたポートを、入力ポート側、出力ポート側のいずれか
にソフトウェアによって切換え可能にしたので、これら
ポートへの電流の回り込みを防止するための逆流防止用
のダイオードを不要とし、これによりキー操作の応答性
をよくし、キースキャンの高速化を図ることができる。
また、ダイオードが不要であるため、装置全体の小型
化、部品点数の削減、コストダウンを図ることができ
る。
発明のキーマトリックス回路によれば、マトリックス配
列されたキースイッチを選択するためにＣＰＵに設けら
れたポートを、入力ポート側、出力ポート側のいずれか
にソフトウェアによって切換え可能にしたので、これら
ポートへの電流の回り込みを防止するための逆流防止用
のダイオードを不要とし、これによりキー操作の応答性
をよくし、キースキャンの高速化を図ることができる。
また、ダイオードが不要であるため、装置全体の小型
化、部品点数の削減、コストダウンを図ることができ
る。
【図１】本発明によるキーマトリックス回路の一実施例
を示す回路図。
を示す回路図。
【図２】従来のキーマトリックス回路の回路図。
【図３】従来のキーマトリックス回路における出力ポー
トの電圧レベルの時間的変化を示すグラフ。
トの電圧レベルの時間的変化を示すグラフ。
１、Ｓ11〜Ｓ44・・・・・・キースイッチ ２・・・・・・制御回路（ＣＰＵ） ２１〜２４・・・・・・入出力ポート ２５〜２８・・・・・・入力ポート ３１〜３４・・・・・・行の配線 ４１〜４４・・・・・・列の配線 Ｒ1〜Ｒ4・・・・・・第１のプルアップ抵抗 Ｒ5〜Ｒ8・・・・・・第２のプルアップ抵抗 Ｓｗ1〜Ｓｗ4・・・・・・切換スイッチ（切換手段） Ｉ0・・・・・・入出力ポートの出力ポート側における「Ｌ」
レベルの電流 ｉ・・・・・・第１、第２のプルアップ抵抗に流れる電流
レベルの電流 ｉ・・・・・・第１、第２のプルアップ抵抗に流れる電流
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森下 保雄 愛知県名古屋市熱田区神野町２丁目18番 地 アイホン株式会社内 (72)発明者 武田 雅彦 愛知県名古屋市熱田区神野町２丁目18番 地 アイホン株式会社内 (72)発明者 榊 隆広 愛知県名古屋市熱田区神野町２丁目18番 地 アイホン株式会社内 (72)発明者 沼田 晃 東京都足立区足立４−13−６−604号 (56)参考文献 特開 平７−152468（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/023 H03K 17/00
Claims (1)
- 【請求項１】マトリックス配列された複数のキースイッ
チ（１、Ｓ11〜Ｓ44）と、前記キースイッチに行の配線
（３１〜３４）及び列の配線（４１〜４４）を介して接
続される制御回路（２）とから成り、 前記制御回路は、前記行の配線が接続される入出力ポー
ト（２１〜２４）と、前記列の配線が接続される入力ポ
ート（２５〜２８）とを備え、 前記入出力ポートは、前記制御回路の指令によって第１
のプルアップ抵抗（Ｒ1〜Ｒ4）が接続された入力ポート
側又はレベルがそれぞれ「Ｌ」レベル又は「Ｈ」レベル
に切換可能の出力ポート側のいずれかに切換える切換手
段（Ｓｗ1〜Ｓｗ4）を備え、前記入力ポートは、前記キースイッチに電流を印加する
ための第２のプルアップ抵抗（Ｒ5〜Ｒ8）が接続され、 前記入出力ポートの前記出力ポート側における「Ｌ」レ
ベルの電流（Ｉ0）の引込能力は前記入力ポートのレベ
ルが低い「Ｌ」レベルとなるように前記第１、第２のプ
ルアップ抵抗に流れる電流（ｉ）に比べ大きくした こと
を特徴とするキーマトリックス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337178A JP3014260B2 (ja) | 1993-12-28 | 1993-12-28 | キーマトリックス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337178A JP3014260B2 (ja) | 1993-12-28 | 1993-12-28 | キーマトリックス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202660A JPH07202660A (ja) | 1995-08-04 |
| JP3014260B2 true JP3014260B2 (ja) | 2000-02-28 |
Family
ID=18306186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337178A Expired - Fee Related JP3014260B2 (ja) | 1993-12-28 | 1993-12-28 | キーマトリックス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014260B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744386B2 (en) * | 2000-06-02 | 2004-06-01 | Thomson Licensing, S.A. | Prevention of incompatible keyboard selections from being entered during power initialization |
| KR100395947B1 (ko) * | 2000-12-11 | 2003-08-27 | 주식회사 엘지이아이 | 전자레인지의 키입력회로 |
| JP4772329B2 (ja) * | 2005-01-19 | 2011-09-14 | 京セラ株式会社 | 電子装置、キー検出装置およびキー検出方法 |
| JP2019205072A (ja) * | 2018-05-24 | 2019-11-28 | スタンレー電気株式会社 | 入力装置、入力装置の制御方法 |
-
1993
- 1993-12-28 JP JP5337178A patent/JP3014260B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07202660A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2012431A1 (en) | Circuit and method for a switch matrix and switch sensing | |
| US5430443A (en) | Scanned switch matrix | |
| JP3014260B2 (ja) | キーマトリックス回路 | |
| JP4944295B2 (ja) | 双方向走査・スイッチ・マトリックス法及び装置 | |
| TWI220751B (en) | Driving circuit for double display pannel | |
| JPH05313597A (ja) | 電子ディスプレイデバイス駆動回路用出力回路 | |
| US5831556A (en) | Pin-reduced low power keyboard scanner | |
| US5783874A (en) | Keypad handling circuits | |
| GB1356875A (en) | Remote conttrol | |
| KR100442370B1 (ko) | 이동통신단말기의 키 스캔장치 및 방법 | |
| JP2518486B2 (ja) | スイッチ回路 | |
| JP3214581B2 (ja) | テスト回路 | |
| JPS6243209B2 (ja) | ||
| KR100335051B1 (ko) | 키 신호 입력회로 | |
| JPH0640462B2 (ja) | キーボード入力回路 | |
| SU1117628A1 (ru) | Устройство дл ввода информации | |
| SU1431062A1 (ru) | Сенсорный переключатель | |
| JPH0573343A (ja) | データ転送処理装置 | |
| JPH05235881A (ja) | 多重出力選択回路 | |
| SU1621155A1 (ru) | Устройство дл подавлени дребезга контактов @ выключателей | |
| JPS62200417A (ja) | キ−ボ−ド回路 | |
| JPS59184410A (ja) | 操作部のスイツチ投入検知装置 | |
| JPS63224412A (ja) | キ−・マトリツクス・スイツチ | |
| JPS6224315A (ja) | キ−ボ−ド | |
| JPH0773679A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| LAPS | Cancellation because of no payment of annual fees |