JP2009245026A

JP2009245026A - キー検出装置および携帯電子機器

Info

Publication number: JP2009245026A
Application number: JP2008088818A
Authority: JP
Inventors: Masayuki Takayama; 雅之高山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2008-03-28
Filing date: 2008-03-28
Publication date: 2009-10-22
Anticipated expiration: 2028-03-28
Also published as: JP4954931B2

Abstract

【課題】キースイッチの多重押下による誤検出をなくするとともに、より多くのキースイッチの検出を少ないポート数で実現する。
【解決手段】第１のキーマトリクスと、第２のキーマトリクスとを備え、第１のキーマトリクスが有する出力ラインおよび検出ラインは、第２のキーマトリクスが有する出力ラインおよび検出ラインと同じ出力ポートおよび検出ポートに接続されており、制御回路は、
第１のキーマトリクスのキースイッチの判定を行う際には第２のキーマトリクスを出力ポートから開放するように制御する。
【選択図】図６

Description

本発明は、キー検出装置および携帯電子機器に関するものである。

図１０は、従来のキー検出装置の構成を示す図である。

図１０に示されるように、従来のキー検出装置は、マイコン（ＣＰＵ２０）の他に、キーマトリクス３に接続され、ＣＰＵ２０の制御の下、キースキャンを行なう入出力ポート１と、入出力ポート１内の各スキャン結果を取得する入力ポート８と、キーが押されていないとき入出力ポート１を、例えば、“Ｌｏｗ”レベルに固定するプルダウン抵抗２とを備えている。

入出力ポート１は、互いの入力を出力とする２つのバッファからなる単位回路を複数備え、これらのバッファは、入出力時に応じて一方のバッファのみが動作するように制御される。
また、ここでは、４×４のキーマトリクス３が例示されており、計１６個のキー３１を検出するために、ＣＰＵ２０は、出力側のポート４個（入出力ポート１）、入力側のポート（入力ポート８）４個の、計８個のポートを用いてスキャンし、押下されたキー３１を検出している。
このように、Ｎ個のキーを検出するためにキー検出装置を構成する場合、ＣＰＵ２０は、２×√Ｎ個のポートを割り当て、使用する必要があり、ＣＰＵ２０のポート数を逼迫させる大きな原因になっている。

上記したポート数の削減をはかるために、従来、例えば、図１１にその回路構成が示されるように改良されたキー検出装置が知られている。この回路構成によれば、出力側のポートと入力側のポートを共用することにより、合計ポート数を削減することができる。
すなわち、図１０に示す回路構成同様、計１６個のキー（キーマトリクス３）を検出しようとした場合、ＣＰＵ２０は、出力側のポート４個と入力側のポート４個とを共用しているため、合計４個のポートで実現でき、半数のポートで同数のキーを検出することができる。なお、図１１中、キャパシタ１０は、ただ１個の出力ポートにより制御され、キーマトリクス３の電位を記憶するために用いられる。また、６、９は逆電流防止用のダイオードである（例えば、特許文献１参照）。
特開平７−１５２４６８号公報（段落［００１４］、図３）

ところで、上記した従来のキー検出装置によれば、特許文献１に開示された技術も含め、N個の入出力ポートがキーマトリクス制御に割当てられ、使用された場合、（Ｎ−１）^２個のキー数までしか検出できない。また、キースイッチの多重押下による誤検出がある。

本発明は、キースイッチの多重押下による誤検出をなくするとともに、より多くのキースイッチの検出を少ないポート数で実現可能な、キー検出装置および携帯電子機器を提供することにある。

本発明の第１の観点のキー検出装置は、複数の出力ラインと、複数の検出ラインと、前記出力ラインと前記検出ラインが交差する箇所に接続される複数のキースイッチとを含むキーマトリクスと、前記出力ラインへの電圧印加状態における前記各検出ラインの電圧状態に基づいて、前記キースイッチの操作状態を判定する制御回路と、を有し、前記キーマトリクスは、第１のキーマトリクスと、第２のキーマトリクスとを含み、前記第１のキーマトリクスが有する出力ラインおよび検出ラインは、前記第２のキーマトリクスが有する出力ラインおよび検出ラインと同じ出力ポートおよび検出ポートに接続されており、前記制御回路は、前記第１のキーマトリクスのキースイッチの判定を行う際には前記第２のキーマトリクスを出力ポートから開放し、前記第２のキーマトリクスのキースイッチの判定を行う際には前記第１のキーマトリクスを当該出力ポートから開放する。

好適には、0前記それぞれのキーマトリクスは出力ラインを複数有し、前記複数の出力ラインのそれぞれには、前記キースイッチにより充放電が切替えられる電圧保持回路がキースイッチごとに接続されており、前記制御回路は、前記検出ラインを監視して前記電圧保持回路に保持される電圧の状態を判定し、前記キーマトリクスの切替え時には、所定時間、いずれの出力ラインにも電圧の印加を行わない。

好適には、前記制御回路は、前記第１のキーマトリクスにおける全ての出力ラインについてのキー判定が終了すると、当該第１のキーマトリクスにおける全ての出力ラインに対して電圧印加を行わないように制御し、所定時間経過後、前記第２のキーマトリクスにおける出力ラインの一つに電圧印加を行う。

好適には、前記第１のキーマトリクスと前記第２のキーマトリクにおける各出力ラインは、前記出力ポートからそれぞれ切り離し可能なライン切替え回路を備え、前記制御回路は、前記第１のキーマトリクスにおける全ての出力ラインについてキー判定が終了すると、当該第１のキーマトリクスにおける全ての出力ラインについて、前記ライン切替え回路により前記出力ポートから切離し、前記第２のキーマトリクスにおける出力ラインの一つに電圧印加する出力ライン以外を前記ライン切替え回路により前記出力ポートから切離す。

本発明の第２の観点の電子機器は、操作部と、表示部と、制御部と、を備え、前記操作部は、複数の出力ラインと、複数の検出ラインと、前記出力ラインと前記検出ラインが交差する箇所に設けられる複数のキースイッチと、前記出力ラインに印加される電圧により充電可能な電圧保持回路とを備えた、第１と第２のキーマトリクス回路を有し、前記第１のキーマトリクスが有する出力ラインおよび検出ラインは、前記第２のキーマトリクスが有する出力ラインおよび検出ラインと同じ出力ポートおよび検出ポートに接続され、前記制御部は、前記第１のキーマトリクスのキースイッチの判定を行う際には前記第２のキーマトリクスを出力ポートから開放するとともに、前記判定されたキースイッチに応じた結果を前記表示部に表示する。

本発明によれば、キースイッチの多重押下による誤検出をなくするとともに、より多くのキースイッチの検出を少ないポート数で実現可能となる。

図１は、本発明の実施の形態に係るキー検出装置に使用されるキーマトリクス構成の一例を示す図である。
ここでは、３×３のキーマトリクス３０が例示されている。

キーマトリクス３０は、複数の出力ラインＲｏｗ１〜Ｒｏｗ３と、複数の検出ラインＰ１〜Ｐ３と、出力ラインＲｏｗ１〜Ｒｏｗ３と検出ラインＰ１〜Ｐ３が交差する箇所に接続される複数のキースイッチＳ１１〜Ｓ３３と、により構成される。
また、キーマトリクス３０に接続される制御回路１００（ＣＰＵ）は、入出力ポート１１〜１３を介し、出力ラインＲｏｗ１〜Ｒｏｗ３への電圧印加状態における各検出ラインＰ１〜Ｐ３の電圧状態に基づいて、キースイッチＳ１１〜Ｓ３３の操作状態を判別する。

特徴は、キーマトリクス３０を構成する出力ラインＲｏｗ１〜Ｒｏｗ３と検出ラインＰ１〜Ｐ３の組み合わせ毎に、電圧検出回路ＲＣ１１〜ＲＣ３３と、キースイッチＳ１１〜Ｓ３３を備えることにある。
電圧検出回路ＲＣ１１〜ＲＣ３３は、出力ラインＲｏｗ１〜Ｒｏｗ３から充電される検出ラインＰ１〜Ｐ３に対する所定の電圧を保持する、それぞれ抵抗ＲとキャパシタＣからなる時定数回路により構成される。そして、キャパシタＣには、キースイッチＳ１１〜Ｓ３３のそれぞれが並列に接続される。
キースイッチＳ１１〜Ｓ３３は、キースイッチＳ１１〜Ｓ３３の操作が無い状態では電圧保持回路ＲＣ１１〜ＲＣ３３への充電を許可し、キースイッチＳ１１〜Ｓ３３の操作がある状態では電圧保持回路ＲＣ１１〜ＲＣ３３への充電を不可とする。制御回路１００は、キースイッチＳ１１〜Ｓ３３の操作の有無により電圧保持回路ＲＣ１１〜ＲＣ３３の電圧保持状態が変動した場合、検出ラインＰ１〜Ｐ３における電圧変動を検知することにより、キースイッチＳ１１〜Ｓ３３の操作の有無を検出する。

なお、電圧保持回路ＲＣ１１〜ＲＣ１３は、検出ラインＰ１に、抵抗Ｒ１と、逆流防止用ダイオードＤ１１〜Ｄ１３のそれぞれを介して接続される。そして、電圧保持回路ＲＣ２１〜ＲＣ２３は、検出ラインＰ２に、抵抗Ｒ２と、逆流防止用ダイオードＤ２１〜Ｄ２３のそれぞれを介して接続される。そして、電圧保持回路ＲＣ３１〜ＲＣ３３は、検出ラインＰ３に、抵抗Ｒ３と、逆流防止用ダイオードＤ３１〜Ｄ３３のそれぞれを介して接続される。

更に特徴は、ライン切替え回路４０（Ｓｒｏｗ）が付加されたことにある。このライン切替え回路４０は、各出力ラインＲｏｗ１〜Ｒｏｗ３と検出ラインＰ１〜Ｐ３間に設けられ、複数の出力ラインＲｏｗ１〜Ｒｏｗ３における一つに電圧を印加する際に、他の出力ラインを出力ポート（検出ラインＰ１〜Ｐ３）から開放する。

制御回路１００（ＣＰＵ）は、一の出力ラインに電圧を印加する際、電圧を印加する出力ライン以外はライン切替え回路４０により出力ポート（検出ラインＰ１〜Ｐ３）との接続を開放し、出力ラインＲｏｗ１〜Ｒｏｗ３により充電が完了した後にライン切替え回路４０の状態を維持したまま各検出ラインＰ１〜Ｐ３における電圧状態を判定する。

上記構成とすることで、キーＳ１１〜Ｓ３３の誤検出が無く、全てのキー押下パターンを検出することを実現する。
また、プルダウン抵抗を必要とせず、電圧保持回路ＲＣ１１〜ＲＣ３３を構成するキャパシタへは、キースイッチＳ１１〜Ｓ３３に接続された抵抗を通して充放電される。また、対グランドに対する電流は、キースイッチＳ１１〜Ｓ３３が押下されている時にしか流れないため、抵抗値を小さくすることができる。そのためのキャパシタと抵抗による時定数を小さくすることができ、応答の速いキーマトリクス検出を行なうものである。

図２は、図１に示すキーマトリクスのキースキャン動作を示すタイミングチャートである。

ここでは、制御回路１００（ＣＰＵ）により生成される制御（Ｃｏｎｔ）信号と、ポートＰ１〜Ｐ３の各信号波形が、Ｒｏｗ１、Ｒｏｗ２、Ｒｏｗ３のスキャン順に示されている。
以下、図２のタイミングチャートを参照しながら、図１に示すキーマトリクスのキースキャン動作について詳細に説明する。

入出力ポート１１〜１３、およびライン切替え回路４０（Ｓｒｏｗ）は、いずれも制御回路４０（ＣＰＵ）により生成されるＣｏｎｔ信号によって制御され、Ｃｏｎｔ信号が“Ｌｏｗ”レベルの時に出力ポートが設定され、また、スキャンを行うライン切替え回路４０（Ｓｒｏｗ）が、ＯＮ状態になる。
キースキャンを開始する前は、全ての入出力ポート１１〜１３の出力であるＰ１〜Ｐ３は“Ｌｏｗ”レベルになっている。いま、Ｒｏｗ１をスキャンするために、入出力ポート１１のみ“Ｈｉｇｈ”レベルに設定して検出ラインＰ１のみ有効とする。このとき、制御回路１００（ＣＰＵ）は、電圧保持回路ＲＣ１１、ＲＣ２１、ＲＣ３１の各キャパシタの充電電圧がほぼ飽和するまで入出力ポート１１に対し、出力レベル“Ｈｉｇｈ”を継続して出力する（図２中、Ａ：充電周期）。その後、Ｃｏｎｔ信号を”Ｈｉｇｈ”レベルに切り替え、入出力ポート１１〜１３を入力設定に切替える。この状態で制御回路１００（ＣＰＵ）は、入出力ポートＰ１〜Ｐ３の状態を順次リードし（図５中、Ｂ：検出周期）、キースイッチＳ１１、Ｓ２１、Ｓ３１のＯＮ／ＯＦＦを検出する。

次に、制御回路１００（ＣＰＵ）は、入出力ポート１２を“Ｈｉｇｈ”レベルに設定して検出ラインＰ２のみ有効とすることでＲｏｗ２をスキャンする。このとき、制御回路１００（ＣＰＵ）は、Ｒｏｗ１のスキャン時と同様に、電圧保持回路ＲＣ１２、ＲＣ２２、ＲＣ３２の各キャパシタの充電電圧がほぼ飽和するまで入出力ポート１２に対して“Ｈｉｇｈ”レベル出力を継続した後、Ｃｏｎｔ信号を“Ｈｉｇｈ”レベルに切り替え、入出力ポート１１〜１３を入力設定に切替える。この状態で、制御回路１００（ＣＰＵ）は、検出ラインＰ１〜Ｐ３の状態を順次リードし、キースイッチＳ１２、Ｓ２２、Ｓ３２のＯＮ／ＯＦＦを検出する。

次に、制御回路１００（ＣＰＵ）は、入出力ポート１３を“Ｈｉｇｈ”レベルに設定して検出ラインＰ３のみ有効とすることでＲｏｗ３をスキャンする。
このとき、制御回路１００（ＣＰＵ）は、電圧保持回路ＲＣ１３、ＲＣ２３、ＲＣ３３の各キャパシタの充電電圧がほぼ飽和するまで入出力ポート１３に対して“Ｈｉｇｈ”レベル出力を継続した後、Ｃｏｎｔ信号を“Ｈｉｇｈ”レベルに切り替え、入出力ポート１１〜１３を入力設定に切替える。この状態で、制御回路１００（ＣＰＵ）は、検出ラインＰ１〜Ｐ３の状態をリードし、キースイッチＳ１３、Ｓ２３、Ｓ３３のＯＮ／ＯＦＦを検出する。
そして、Ｒｏｗ１のスキャンに戻り、スキャン動作を継続する。

すなわち、制御回路１００（ＣＰＵ）は、一の出力ライン（Ｒｏｗ１〜Ｒｏｗ３）に電圧を印加する際、電圧を印加する出力ライン以外はライン切替え回路４０によりポート（検出ラインＰ１〜Ｐ３）との接続を開放し、出力ラインＲｏｗ１〜Ｒｏｗ３により充電が完了した後にライン切替え回路４０の状態を維持したまま各検出ラインＰ１〜Ｐ３における電圧状態を判定している。
このとき、出力ラインＲｏｗ１〜Ｒｏｗ３と検出ラインＰ１〜Ｐ３は、それぞれ出力の検出を切替え可能な入出力ポート１１〜１３に接続され、第１の周期内（Ａ：充電周期）において、電圧保持回路ＲＣ１１〜ＲＣ３３（のキャパシタ）が充電されるまでの一の出力ポートに対して電圧が印加され、充電が完了する程度の時間の印加が完了後に電圧印加が解除され、そのときの検出ラインでの電圧状態が判定される。このとき、電圧保持回路ＲＣ１１〜ＲＣ３３による電圧保持は、第２の周期（Ｂ：開放周期）を十分保持できる程度の時定数を有するものとする。

以上説明のように、上記したキーマトリクス３０によれば、電圧を保持するキャパシタ（電圧保持回路ＲＣ１１〜ＲＣ３３）をキースイッチＳ１１〜Ｓ３３毎に備えることで、出力ライン毎に共通化したキャパシタを設けないようにしたものである。これにより、出力ポートを切替えてもキャパシタの放電終了までの時間を待つことか無くなるため、キー応答が速くなる。さらに、出力ライン毎の印加電圧を切替える際にラインを物理的に出力ポートから切り離すことでキースイッチの多重押しによる誤認識にも対応が可能になる。

ところで、上記したキーマトリクス３０によれば、出力側のポートと入力側のポートを共用することにより、トータル使用ポート数の削減を維持したまま、キーの多重押しを検出可能とすることができる。また、各キーに電圧保持回路４０（キャパシタ）を持たせることにより、全てのキー押下の組合せに対して検出が可能になる。
また、プルダウン抵抗を必要とせず、キャパシタへはキースイッチＳ１１〜Ｓ３３に接続された抵抗を通して充放電され、対グランドに対する電流はキースイッチＳ１１〜Ｓ３３が押下されているときにしか流れないため、抵抗値を小さくすることができ、そのため、キャパシタと抵抗による時定数を小さくすることができ、応答の速いキーマトリクス検出が可能である。
なお、図２の説明および図５の「Ｂ：検出周期」において、入出力ポートＰ１〜Ｐ３のリードについてはそれぞれ順次行うという例を示したが、全入出力ポートの状態を一度にリードできる構成であれば、Ｐ１〜Ｐ３を順次リードせずとも良い。

上記した図１に示す回路構成を含め、Ｎ個の入出力ポートがキーマトリクス制御に割当てられ、使用された場合、（Ｎ−１）^２個のキー数までしか検出できない。
すなわち、図１に示す回路構成によれば、３×３＝９のマトリクスを３個の入出力ポートと１個のＣｏｎｔ信号の、合計４個の入出力ポートで実現している。
以下に説明する本発明の実施の形態に係るキー検出装置よれば、基本的には図１に示す回路構成を用いるが、より少ない入出力ポート数でさらに多くのキーを効率的に検出できるようなる。

例えば、１０個の入出力ポートがあった場合、５×５のマトリクス構成を採ることにより２５個までのキーが検出可能である。ここで、キーマトリクスが平面方向のみならず、高さ方向にもあると考えれば、４×４×２のキーマトリクスを構成することができる。この場合に検出可能な最大キー数は３２個となり、したがって、より多くのキー数を検出することができる。

図３は、本発明の実施の形態に係るキー検出装置の回路構成を示す図である。

すなわち、１個のキーマトリクスを、図４に示す構成（３×３のマトリクス）とし、このキーマトリクスをｎ個並列に接続した多段構成３００（キーマトリクス＃１〜＃ｎ）とし、制御回路１００（ＣＰＵ）により生成されるＣｏｎｔ信号（Ｃｏｎｔ１、Ｃｏｎｔ２、Ｃｏｎｔｎ）により、切替え制御（Enable／Disable）する構成とした。
すなわち、キーマトリクス＃１が有する出力ラインおよび検出ラインは、キーマトリクス＃ｎが有する出力ラインおよび検出ラインと同じ出力ポートおよび検出ポートに接続されている。

制御回路１００（ＣＰＵ）は、キーマトリクス＃１の出力ポートにおけるキースイッチの判定を行う際にはキーマトリクス＃２、＃ｎの出力ポートを開放する。
このように、常にいずれか１個のキーマトリクスのみが有効になる。この場合に検出可能なキー数は、それぞれのキーマトリクス（＃１〜＃３）におけるキー数×並列に接続されたキーマトリクスの面数となる。

なお、各キーマトリクス＃１〜＃ｎは、図４に示されるように、図１に示す回路構成同様、電圧を保持するキャパシタ（電圧保持回路ＲＣ１１〜ＲＣ３３）をキースイッチＳ１１〜Ｓ３３毎、並列に接続し、出力ライン毎に共通化したキャパシタを設けないようにすれば、出力ポートを切替えてもキャパシタの放電終了までの時間を待つことか無くなる。さらに、ライン切替え回路４０（Ｓｒｏｗ）により、出力ライン毎の印加電圧を切替える際にラインを物理的に出力ポートから切り離すことでキースイッチの多重押しによる誤認識にも対応を可能にしている。

なお、図３に示す構成にすることで、無効になっているキーマトリクスは他のキーマトリクスに影響しないようにする必要がある。図４に示す回路構成によれば、キースイッチＳ１１〜Ｓ３３のそれぞれに並列に接続された電圧保持回路ＲＣ１１〜ＲＣ３３のキャパシタが充電されている状態で、ライン切替え回路４０（Ｓｒｏｗ）の全てがＯＦＦされていれば、他のキーマトリクスに影響することはない。このようなキーマトリクス構成を有するキー検出装置を使用し、且つ、適切なキースキャン制御を行うことによって、キーマトリクスの並列接続が可能となる。以下にその詳細説明を行う。

図５は、本発明の実施の形態に係るキー検出装置のスキャン動作を示すフローチャートである。

ここでは、３×３のキーマトリクスをｎ面並列に接続した場合の動作である。ここでは、制御回路１０（ＣＰＵ）により生成されるＣｏｎｔ１、Ｃｏｎｔ２、Ｃｏｎｔ３と、ポートＰ１〜Ｐ３の各信号波形が、スキャンされるキーマトリクス順（＃１〜＃ｎ）に示されている。
以下、図５に示すタイミングチャートを参照しながら、図６、図７に示すキー検出装置のスキャン動作について詳細に説明する。

まず、ＣＰＵ１００（制御回路）は、全てのキーマトリクス＃１〜＃ｎのキースイッチ（Ｓ１１〜Ｓ３３）に並列に接続されている電圧保持回路ＲＣ１１〜ＲＣ３３の各キャパシタに対して放電を行う。キャパシタに電荷が残っている場合、他のキーマトリクスに影響するため、スキャン前に全てのキャパシタの放電を行う必要がある。
続いてＣＰＵ１００（制御回路）は、ライン切替え回路４０を制御してＣｏｎｔ１信号をＯＮとし、キーマトリクス＃１のスキャンを行う。このとき、他のキーマトリクス（＃２、＃ｎ）のＣｏｎｔ信号（Ｃｏｎｔ２、Ｃｏｎｔｎ）はＯＦＦ状態とし、キーマトリクス＃１のスキャンのみを有効にする。このとき制御回路１００（ＣＰＵ）は、キーマトリクス＃１に対し、Ｃｏｎｔ１、およびポートＰ１〜Ｐ３を制御し、図２に示すタイミングチャートにしたがう動作を実行する。

すなわち、入出力ポート１１（１２、１３）を“Ｈｉｇｈ”レベルに設定してラインＰ１（Ｐ２、Ｐ３）のみ有効とし、Ｒｏｗ１（Ｒｏｗ２、Ｒｏｗ３）をスキャンする。このとき、制御回路１００（ＣＰＵ）は、電圧保持回路ＲＣ１２、ＲＣ２２、ＲＣ３２の各キャパシタの充電電圧がほぼ飽和するまで入出力ポート１１（１２、１３）に対して“Ｈｉｇｈ”レベル出力を継続した後、Ｃｏｎｔ信号を“Ｈｉｇｈ”レベルに切り替える。そして、入出力ポート１１〜１３を入力設定に切替えて検出ラインＰ１〜Ｐ３の状態をリードし、スイッチＳ１１（Ｓ１２、Ｓ１３）、Ｓ２１（Ｓ２２、Ｓ２３）、Ｓ３１（Ｓ３２、Ｓ３３）のＯＮ／ＯＦＦを検出（キー操作の判定）する動作を行なう。そして、Ｒｏｗ１のスキャンに戻り、上記したスキャン動作を順次継続する。

上記の様に、キーマトリクス＃１のスキャンおよびポートの読取りによるキー操作の判定が終了すると、制御回路１００（ＣＰＵ）は、再び、全てのキーマトリクス（＃１〜＃３）のキースイッチＳ１１〜Ｓ３３に並列に接続されている電圧保持回路ＲＣ１１〜ＲＣ３３の各キャパシタの放電を行う。
これは、選択され、有効になっていたキーマトリクス＃１が他のキーマトリクス＃２、＃３へ影響を与えないための配慮である。このため、ＣＰＵ（制御回路）は、キーマトリクスの切替え時には、所定時間だけいずれの出力ラインに対しても電圧の印加を行わない。

続いて制御回路１００（ＣＰＵ）は、ライン切替え回路４０を制御してＣｏｎｔ２信号をＯＮとし、キーマトリクス＃２のスキャンを行う。このとき、他のキーマトリクス（＃２、＃３）のＣｏｎｔ信号（Ｃｏｎｔ１、Ｃｏｎｔｎ）はＯＦＦ状態とし、キーマトリクス＃２のスキャンへの影響が無いようにする。そして、制御回路１００（ＣＰＵ）は、キーマトリクス＃２に対し、Ｃｏｎｔ２、およびポートＰ１〜Ｐ３を制御して図５に示すタイミングチャートにしたがう動作を実行する。

上記の様に、キーマトリクス＃２のスキャンおよびポートの読取りが終了すると、制御回路１００（ＣＰＵ）は、再び、全てのキーマトリクス＃１〜＃３のキースイッチＳ１１〜Ｓ３３に並列に接続されている電圧保持回路ＲＣ１１〜ＲＣ３３の各キャパシタの放電を行う。そして、上記同様、キーマトリクスｎのスキャンを行い、並列に接続されたキーマトリクスを順次スキャンすることにより、全てのキースイッチの押下検出を行う。

以上説明のように本発明の実施の形態に係るキー検出装置によれば、キーマトリクスの構成をｍ×ｎのマトリクスではなく、高さ方向に重ねる（並列接続）ことにより、キー検出に使用可能な入出力ポートに対して、最大数のキー検出を行うことができる。
但し、この場合、選択され有効になったキーマトリクスが、他のマトリクスに対して影響を与えないような制御が必要である。例えば、入出力ポートが５個ある場合は、図７に例示した３×３のキーマトリクスを２面構成することができ、最大９＋９＝１８個のキー検出が可能になる。さらに、入出力ポートが６個ある場合、３×３のマトリクスを３面構成し、最大２７個のスイッチ検出が可能となる。

ここで、上記した本発明の実施の形態に係るキー検出装置により、キースイッチの多重押しによる誤認識に対応が可能になる理由について補足説明を行う。

図６に示すキー検出装置において、例えば、３個の○枠で示されたキーが押下された場合、□枠で示されたキーが押下されているものと誤検出される。これは、従来例として図１０に示したような２×√Ｎ本のポートを使用したキー検出装置と共通の課題であり、この課題を回避するためには、円内に拡大表示して示すような、キー３１と直列に挿入された逆電流防止用のダイオード３２が必要となる。
しかしながらこのダイオード３２は、キー３１と直列に挿入される必要があることから、各キーの直近に配置されることになり、したがって、キーマトリクス３を、配置、配線する上で自由度を阻害する大きな要因になる。

また、図７に示すキー検出装置において、例えば、左上の○枠で示された１個と、他の長円形枠で示される３個のキーのいずれかのキーが押下された場合、□枠で示されたキーが押下されているものと誤検出される。これはキーマトリクス３の入力側とキーマトリクス３の出力側がダイオードの順方向によって接続されているために起こるもので、このキー検出装置特有の誤検出であると言える。

更に、図８に示すキー検出装置のように、○枠で示されるいずれかのキーが押下された場合、○枠で示されたキャパシタ１０に充電され、その電圧が入力ポート１に取り込まれることにより検出される。キャパシタ１０に充電された電荷は、○枠で示されたプルアップ抵抗２との時定数にしたがい放電される。
したがって、一つの列をスキャンした後、次の列をスキャンするまでの間にこのキャパシタ１０が放電されている必要があり、応答性の良いキー検出が困難である。一方、この時定数を小さくするためにプルアップ抵抗２の値を小さくした場合、出力ポートから“Ｈｉｇｈ”を出力した場合の消費電流が大きくなってしまう。

このような図６〜８に示した例と比べ、本発明の実施形態によれば、上記した本発明の実施の形態に係るキー検出装置は、ポート数を最大限減らしながら多重押下による誤検出をなくするため、例えば、携帯電話等の携帯電子機器に用いて顕著な効果が得られる。

図９は、上記した携帯電話の内部構成を示すブロック図である。
以下、上記したキー検出装置を内蔵する携帯電話の内部構成について簡単に説明する。

図９において、携帯電話は、制御部２７を制御中枢とし、通信部２１、操作部２２、音声入出力部２３、表示部２４、撮像部２５、記憶部２６、制御部２７のそれぞれが、アドレス、データ、コントロールのためのラインが複数本からなるシステムバス３０に共通に接続され、構成される。

通信部２１は、無線通信システムを捕捉し、通信ネットワークに接続される図示しない基地局との間で無線通信を行い、各種データの送受信を行う。
各種データとは、音声通話時の音声データ、メール送受信時のメールデータ、ウェブ閲覧時のウェブページデータ等である。

操作部２２は、例えば、電源キー、通話キー、数字キー、文字キー、方向キー（左右上下）、決定キー、発信キー、ファンクションキーなど、各種の機能が割り当てられたキースイッチを複数有している。操作部２２は、これらのキースイッチが操作者によって操作された場合に、その操作内容に対応する信号を発生し、これを操作者の指示として制御部２７に出力する。
操作部２２は、図３に示すキー検出装置を含み、キー押下が検出されると、制御部２７による制御の下でキーコードに変換され、ここで認識されたデータが後述する表示部２４に表示される。

音声入出力部２３は、スピーカから出力される音声信号やマイクロフォンにおいて入力される音声信号の入出力処理を行う。
すなわち、音声入出力部２３は、マイクロフォンから入力された音声を増幅し、アナログ−デジタル変換を行い、更に符号化等の信号処理を施し、デジタルの音声データに変換して制御部２７に出力する。
また、音声入出力部２３は、制御部２７により生成される音声データに復号化、デジタル−アナログ変換、増幅等の信号処理を施し、アナログの音声信号に変換してスピーカに出力する。

表示部２４は、多数の画素（複数色の発光素子の組み合わせ）を縦横に配して構成される、例えばＬＣＤ（Liquid Crystal Display Device）や有機ＥＬ（Electro-Luminescence）
を用いて構成されており、制御部２７により生成され記憶部２６の所定の領域（ＶＲＡＭ領域）に書き込まれた表示データに応じた画像を表示する。ここでは、操作部２２により操作され検知されたキースイッチが示すデータを表示する。

撮像部２５は、ＣＣＤ(Charge Coupled Device)やＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサ等の光電変換素子とその制御回路等により構成されるカメラである。

記憶部２６は、携帯電話の各種処理に利用される各種データを記憶する。
記憶部２６は、例えば、制御部２７が実行するコンピュータのプログラム（ＯＳ（Operating System）やアプリケーションプログラム）の他に、撮像部２５により撮影された画像ファイル、通信部２１を介して不図示の外部接続サーバから取得したダウンロードファイルが記憶されている。
また、記憶部２６には、通信相手の電話番号や電子メールアドレス等の個人情報を管理するアドレス帳、着信音やアラーム音を再生するための音声ファイル、待ち受け画面用の画像ファイル、各種の設定データ、プログラムの処理過程で利用される一時的なデータ等も記憶されている。
なお、記憶部２６は、例えば、不揮発性の記憶デバイス（不揮発性半導体メモリ、ハードディスク装置、光ディスク装置など）やランダムアクセス可能な記憶デバイス（例えばＳＲＡＭ、ＤＲＡＭ）などによって構成される。

制御部２７は、携帯電話の全体的な動作を統括的に制御する。
すなわち、制御部２７は、携帯電話の各種処理（回線交換網を介して行われる音声通話、電子メールの作成と送受信、インターネットのＷｅｂ（World Wide Web）サイトの閲覧など）が操作部２２の操作に応じて適切な手順で実行されるように、上述した各制御ブロックの動作（通信部２１における信号の送受信、音声入出力部２３における音声入出力、表示部２４における画像の表示、撮像部２５における撮像処理等）を制御する。
そして、制御部２７は、図３に示したキー検出装置の制御回路１００を有している。つまり、図２、図５にて示した手法により、キースイッチの全ての操作検出を行うことが可能である。さらに制御部２７は、検出したキー操作に応じて演算処理を行い、その結果を表示部２４に出力することも行う。
制御部２７は、記憶部２７に格納されたプログラムに基づいて処理を実行するコンピュータ（マイクロプロセッサ）を備えており、このプログラムにおいて指示された手順に従って上記した制御を実行する。
すなわち、制御部２７は、記憶部２６に格納されるＯＳやアプリケーションプログラム等のプログラムから命令コードを順次読み込んで処理を実行する。

なお、上記した携帯電話において、操作部２２に割当てられたキーマトリクスのスキャン、およびキースイッチの判定は、制御部２７が有するＣＰＵが行なうとしたが、あるいは操作部２２に負荷分散され組み込まれたＣＰＵが行い、その検出結果を制御部２７が受け取るようにしてもよい。また、携帯電子機器として、携帯電話のみ例示したが、携帯電話に限らず、ＰＤＡ（Personal Digital Assistants）、やゲーム機等にも同様に適用が可能である。

以上説明のように本発明の実施の形態に係るキー検出装置によれば、キースイッチの多重押下による誤検出をなくするとともに、より多くのキースイッチの検出を少ないポート数で実現可能であり、これを携帯電話等の携帯電子機器に採用することで、携帯電子機器が目指す、操作部の小型化、薄型化、および部品点数削減による低廉化に寄与することができる。

本発明の実施の形態に係るキー検出装置において使用されるキーマトリクスの構成を示す図である。図１に示すキーマトリクスのキースキャン動作を示すタイミングチャートである。本発明の実施の形態に係るキー検出装置の回路構成の一例を示す図である。本発明の実施の形態に係るキー検出装置において使用されるキーマトリクスの一例を示す図である。本発明の実施の形態に係るキー検出装置のキー検出動作を示すタイミングチャートである。キー検出装置の動作（１）を説明するために示した図である。キー検出装置の動作（２）を説明するために示した図である。キー検出装置の動作（３）を説明するために示した図である。本発明の実施の形態に係る携帯電子機器の内部構成の一例を示すブロック図である。従来のキー検出装置の回路構成の一例を示す図である。従来のキー検出装置の他の回路構成の一例を示す図である。

符号の説明

１１〜１３…入出力ポート、３０…キーマトリクス＃１〜＃３（電圧保持回路ＲＣ１１〜３３、キースイッチＳ１１〜Ｓ３３）、４０…ライン切替え回路、１００…制御回路（ＣＰＵ）、２２…操作部、２７…制御部。

Claims

複数の出力ラインと、複数の検出ラインと、前記出力ラインと前記検出ラインが交差する箇所に接続される複数のキースイッチとを含むキーマトリクスと、
前記出力ラインへの電圧印加状態における前記各検出ラインの電圧状態に基づいて、前記キースイッチの操作状態を判定する制御回路と、を有し、
前記キーマトリクスは、
第１のキーマトリクスと、第２のキーマトリクスとを含み、
前記第１のキーマトリクスが有する出力ラインおよび検出ラインは、前記第２のキーマトリクスが有する出力ラインおよび検出ラインと同じ出力ポートおよび検出ポートに接続されており、
前記制御回路は、
前記第１のキーマトリクスのキースイッチの判定を行う際には前記第２のキーマトリクスを出力ポートから開放し、前記第２のキーマトリクスのキースイッチの判定を行う際には前記第１のキーマトリクスを当該出力ポートから開放する
ことを特徴とするキー検出装置。
前記それぞれのキーマトリクスは出力ラインを複数有し、
前記複数の出力ラインのそれぞれには、前記キースイッチにより充放電が切替えられる電圧保持回路がキースイッチごとに接続されており、
前記制御回路は、
前記検出ラインを監視して前記電圧保持回路に保持される電圧の状態を判定し、前記キーマトリクスの切替え時には、所定時間、いずれの出力ラインにも電圧の印加を行わない
ことを特徴とする請求項１に記載のキー検出装置。
前記制御回路は、
前記第１のキーマトリクスにおける全ての出力ラインについてのキー判定が終了すると、当該第１のキーマトリクスにおける全ての出力ラインに対して電圧印加を行わないように制御し、所定時間経過後、前記第２のキーマトリクスにおける出力ラインの一つに電圧印加を行う
ことを特徴とする請求項２に記載のキー検出装置。
前記第１のキーマトリクスと前記第２のキーマトリクにおける各出力ラインは、前記出力ポートからそれぞれ切り離し可能なライン切替え回路を備え、
前記制御回路は、
前記第１のキーマトリクスにおける全ての出力ラインについてキー判定が終了すると、当該第１のキーマトリクスにおける全ての出力ラインについて、前記ライン切替え回路により前記出力ポートから切離し、前記第２のキーマトリクスにおける出力ラインの一つに電圧印加する出力ライン以外を前記ライン切替え回路により前記出力ポートから切離す
ことを特徴とする請求項３に記載のキー検出装置。
操作部と、
表示部と、
制御部と、を備え、
前記操作部は、複数の出力ラインと、複数の検出ラインと、前記出力ラインと前記検出ラインが交差する箇所に設けられる複数のキースイッチと、前記出力ラインに印加される電圧により充電可能な電圧保持回路とを備えた、第１と第２のキーマトリクス回路を有し、前記第１のキーマトリクスが有する出力ラインおよび検出ラインは、前記第２のキーマトリクスが有する出力ラインおよび検出ラインと同じ出力ポートおよび検出ポートに接続され、
前記制御部は、
前記第１のキーマトリクスのキースイッチの判定を行う際には前記第２のキーマトリクスを出力ポートから開放するとともに、前記判定されたキースイッチに応じた結果を前記表示部に表示する
ことを特徴とする携帯電子機器。