JP2007189003A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007189003A JP2007189003A JP2006004689A JP2006004689A JP2007189003A JP 2007189003 A JP2007189003 A JP 2007189003A JP 2006004689 A JP2006004689 A JP 2006004689A JP 2006004689 A JP2006004689 A JP 2006004689A JP 2007189003 A JP2007189003 A JP 2007189003A
- Authority
- JP
- Japan
- Prior art keywords
- debugging
- integrated circuit
- semiconductor integrated
- external terminal
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】デバッグ機能切り替え部11は、デバック機能切り替えレジスタ12と接続端子切り替えレジスタ13との設定データから選択信号を生成する。接続先切り替え部10は、選択信号によってCPU2〜4,DSP5〜8とJTAG端子P1,P2との接続を任意に切り換える。たとえば、接続端子切り替えレジスタ13に’0’が、デバック機能切り替えレジスタ12に’11’、’10’がそれぞれ設定されていると、JTAG端子P1をCPU2に、JTAG端子P2をDSP7に接続するように選択信号を生成する。接続先切り替え部10は、選択信号に基づいてJTAG端子P1をCPU2に、JTAG端子P2をDSP7に接続するよう接続先の切り換えを行う。
【選択図】図1
Description
2〜4 CPU
5〜8 DSP(周辺モジュール)
9 デバッグ用接続制御部
10 接続先切り替え部
11 デバック機能切り替え部(機能切り替え部)
12 デバック機能切り替えレジスタ(第1のデータ格納部)
13 接続端子切り替えレジスタ(第2のデータ格納部)
P1,P2 JTAG端子
P3,P4 インタフェース用端子
P5〜P8 デバッグ機能切り替え端子
Claims (6)
- 複数のCPU、複数の周辺モジュール、およびデバッグ用の外部端子であるデバッグ用外部端子を有した半導体集積回路装置であって、
選択信号に基づいて、前記複数のCPU、または前記複数の周辺モジュールのうちの少なくとも1つを選択して前記デバッグ用外部端子に接続するデバッグ用接続制御部を備えたことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記デバッグ用接続制御部は、
接続切り替え用の第1の設定データを格納する第1のデータ格納部と、
前記第1のデータ格納部に格納された第1の設定データに基づいて、第1の切り替え制御信号を生成する機能切り替え部と、
前記複数のCPU、および前記複数の周辺モジュールと、前記デバッグ用外部端子とがそれぞれ接続され、前記機能切り替え部から出力された第1の切り替え制御信号に基づいて、前記複数のCPU、または前記複数の周辺モジュールのうちの少なくとも1つを選択して前記デバッグ用外部端子に接続する接続先切り替え部とよりなることを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
拡張スロットが接続される外部端子であるインタフェース用端子を備え、
前記デバッグ用接続制御部は、
前記接続先切り替え部が、前記デバッグ用外部端子、または前記インタフェース用端子のいずれかに接続するかを制御する第2の設定データを格納する第2のデータ格納部を備え、
前記機能切り替え部は、前記第2のデータ格納部に格納された第2の設定データに基づいて、第2の切り替え制御信号を生成し、
前記接続先切り替え部は、
第1の切り替え制御信号に基づいて前記複数のCPU、または前記複数の周辺モジュールのうちの少なくとも1つを選択し、前記第2の切り替え制御信号に基づいて、前記デバッグ用外部端子、または前記インタフェース用端子のいずれか一方を選択して接続することを特徴とする半導体集積回路装置。 - 請求項1〜3のいずれか1項に記載の半導体集積回路装置において、
前記周辺モジュールは、半導体メモリ、またはDSPの少なくともいずれか一方を含むことを特徴とする半導体集積回路装置。 - 請求項1〜4のいずれか1項に記載の半導体集積回路装置において、
前記第1の設定データが入力される設定データ入力用外部端子を備え、
前記機能切り替え部は、前記設定データ入力用外部端子を介して入力された第1の設定データに基づいて、第1の切り替え制御信号を生成することを特徴とする半導体集積回路装置。 - 複数のCPU、複数の周辺モジュール、およびデバッグ用の外部端子であるデバッグ用外部端子を有した半導体集積回路装置であって、
選択信号に基づいて、前記複数のCPU、または前記複数の周辺モジュールのうちの少なくとも1つを選択して前記デバッグ用外部端子に接続するデバッグ用接続制御部と、
拡張スロットが接続される外部端子であるインタフェース用端子とを備え、
前記デバッグ用接続制御部は、
前記接続先切り替え部が、前記デバッグ用外部端子、または前記インタフェース用端子のいずれかに接続するかを制御する第2の設定データを格納する第2のデータ格納部を備え、
前記機能切り替え部は、
前記第2のデータ格納部に格納された第2の設定データに基づいて、第2の切り替え制御信号を生成し、
前記接続先切り替え部は、
第1の切り替え制御信号に基づいて前記複数のCPU、または前記複数の周辺モジュールのうちの少なくとも1つを選択し、前記第2の切り替え制御信号に基づいて、前記デバッグ用外部端子、または前記インタフェース用端子のいずれか一方を選択して接続することを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004689A JP5329743B2 (ja) | 2006-01-12 | 2006-01-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004689A JP5329743B2 (ja) | 2006-01-12 | 2006-01-12 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189003A true JP2007189003A (ja) | 2007-07-26 |
JP5329743B2 JP5329743B2 (ja) | 2013-10-30 |
Family
ID=38343972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006004689A Expired - Fee Related JP5329743B2 (ja) | 2006-01-12 | 2006-01-12 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5329743B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI656939B (zh) | 2018-08-15 | 2019-04-21 | 財團法人工業技術研究院 | 溫度控制系統及其方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0365670A (ja) * | 1989-08-02 | 1991-03-20 | Mitsubishi Electric Corp | 集積回路装置 |
WO1999052033A1 (fr) * | 1998-04-03 | 1999-10-14 | Hitachi, Ltd. | Dispositif semi-conducteur |
JP2000076199A (ja) * | 1998-08-28 | 2000-03-14 | Nec Corp | デバッグ端子を有するマルチプロセッサ装置 |
WO2000073809A1 (fr) * | 1999-05-26 | 2000-12-07 | Hitachi, Ltd. | Circuit integre a semi-conducteur |
JP2004132844A (ja) * | 2002-10-10 | 2004-04-30 | Sony Corp | 半導体装置およびその試験方法 |
JP2005173697A (ja) * | 2003-12-08 | 2005-06-30 | Denso Corp | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 |
JP2005275949A (ja) * | 2004-03-25 | 2005-10-06 | Nec Electronics Corp | デバッグ用切換器、デバッグ方法 |
-
2006
- 2006-01-12 JP JP2006004689A patent/JP5329743B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0365670A (ja) * | 1989-08-02 | 1991-03-20 | Mitsubishi Electric Corp | 集積回路装置 |
WO1999052033A1 (fr) * | 1998-04-03 | 1999-10-14 | Hitachi, Ltd. | Dispositif semi-conducteur |
JP2000076199A (ja) * | 1998-08-28 | 2000-03-14 | Nec Corp | デバッグ端子を有するマルチプロセッサ装置 |
WO2000073809A1 (fr) * | 1999-05-26 | 2000-12-07 | Hitachi, Ltd. | Circuit integre a semi-conducteur |
JP2004132844A (ja) * | 2002-10-10 | 2004-04-30 | Sony Corp | 半導体装置およびその試験方法 |
JP2005173697A (ja) * | 2003-12-08 | 2005-06-30 | Denso Corp | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 |
JP2005275949A (ja) * | 2004-03-25 | 2005-10-06 | Nec Electronics Corp | デバッグ用切換器、デバッグ方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5329743B2 (ja) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3151808B2 (ja) | 集積回路装置、回路検査装置および方法 | |
US20080120058A1 (en) | Multi-cpu mobile terminal and multi-cpu test system and method | |
US8051234B2 (en) | Multiprocessor system | |
US20040163012A1 (en) | Multiprocessor system capable of efficiently debugging processors | |
JP2002024201A (ja) | 半導体集積回路 | |
JP2007148754A (ja) | 半導体集積回路装置 | |
JP5329743B2 (ja) | 半導体集積回路装置 | |
US20080078669A1 (en) | Providing maintenance access via an external connector | |
CN1276356C (zh) | Pci系统的检测方法 | |
US8700826B2 (en) | Controller, computer system and control method thereof | |
JP2007335809A (ja) | 半導体装置及び半導体装置の動作制御方法 | |
CN110008071B (zh) | 一种远程调试装置及方法 | |
JPH08221293A (ja) | エミュレータ装置 | |
JP4600134B2 (ja) | マルチプロセッサシステム | |
CN112783071A (zh) | 一种sdio控制器、fpga板卡和sdio测试系统 | |
TW201704997A (zh) | 偵錯系統及其控制方法 | |
US7305512B2 (en) | Programme-controlled unit with crossbar employing a diagnostic port | |
JP4233446B2 (ja) | 集積回路装置 | |
US7260669B2 (en) | Semiconductor integrated circuits | |
US20220374373A1 (en) | Ic, monitoring system and monitoring method thereof | |
CN109992510B (zh) | 一种远程调试装置及方法 | |
JP4455556B2 (ja) | テストインターフェース装置を有する半導体デバイス | |
JP4740291B2 (ja) | 集積回路装置 | |
JP2007193923A (ja) | 半導体デバイス | |
JP4965153B2 (ja) | 半導体集積回路、それを用いた電子装置及び半導体集積回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |