JP2017133848A - 基板検査装置及び基板検査方法 - Google Patents

Abstract

【課題】ＩＣテスタを用いることなく、半導体デバイスの電源へ適切に電力を供給できるか否かを確認することができるとともに、プローブカードの電源ピンが損傷するのを防止することができる基板検査装置を提供する。
【解決手段】プローバ１０は、ＤＵＴ３０の電源へ電力を供給する電源ピン１６ａを有するプローブカード１５と、電源ピン１６ａを介してＤＵＴ３０の電源へ電圧を印加するレギュレータ２６及びデバイス電源２８とを備え、デバイス電源２８は、ＤＵＴ３０の電気的特性の検査を行う際、検査用電圧を基板側電源へ印加し、レギュレータ２６は、ＤＵＴ３０の電気的特性の検査に先立って検査用電圧よりも低い確認用電圧を基板側電源へ印加し、確認用電圧を印加したときに電源ピン１６ａを流れる電流を確認する。
【選択図】図４

Description

本発明は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置及び基板検査方法に関する。

基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された半導体デバイス、例えば、パワーデバイスやメモリの電気的特性を検査する基板検査装置としてプローバが知られている。

プローバは、多数のピン状のプローブを有するプローブカードと、ウエハを載置して上下左右に自在に移動するステージとを備え、プローブカードの各プローブを半導体デバイスが有する電極パッドや半田バンプに接触させて半導体デバイスの電気的特性を検査する（例えば、特許文献１参照。）。なお、プローブカードの各プローブは、半導体デバイスの電源へ電力を供給する電源ピンと、半導体デバイスからの信号をプローバが備えるＩＣテスタへ伝達する信号ピンとを含む。

ＩＣテスタは伝達された信号に基づいて半導体デバイスの電気的な特性や機能の良否を判定するが、ＩＣテスタの回路構成は製品化された半導体デバイスが実装される回路構成、例えば、マザーボードや機能拡張カードの回路構成と異なるため、ＩＣテスタは実装された状態で電気的な特性や機能の良否を判定することができず、結果として、ＩＣテスタでは検知されなかった半導体デバイスの不具合が、半導体デバイスを機能拡張カード等に実装した場合に発見されるという問題がある。特に、近年、半導体デバイスの複雑化、高速化に伴い、ＩＣテスタでのテストパターンが厖大化するとともに、テストタイミングの微妙な制御が求められているため、上述した問題が顕著化している。

そこで、半導体デバイスの品質を保証するために、ＩＣテスタに代えて、プローブカードへ半導体デバイスが実装される回路構成、例えば、機能拡張カードの回路構成を再現する検査回路を設け、当該プローブカードを用いて半導体デバイスを機能拡張カードに実装した状態を模した状態で、半導体デバイスをウエハから切り出すことなく半導体デバイスの電気的特性を測定する技術が提案されている（例えば、特許文献２参照。）。なお、このような実装状態を模した状態での検査をウエハレベルシステムレベルテストという。

ところで、半導体デバイスの電気的特性の測定を行う際、従来はＩＣテスタが備えるＤＣモジュールが半導体デバイスの電源へ電力を供給する。ここで、半導体デバイスの回路が正常でなく、例えば、開放され、若しくは短絡していると電源ピンから半導体デバイスの電源へ適切な電力を供給することができない。特に、半導体デバイスの回路が短絡していると、電源ピンに過大な電流が流れ、当該電源ピンが溶損するおそれがある。これに対応して、従来のプローバでは、ＤＣモジュールのＩＦＶＭ（I Force V Measure）機能を用いて電源ピンから半導体デバイスの電源へ適切に電力を供給できるか否かを確認していた。また、ＤＣモジュールは回路保護機構も有するため、半導体デバイスの回路が短絡していても、当該回路や電源ピンに過大な電流が流れるのを阻止していた。

特開平７―２９７２４２号公報 特開２０１５−８４３９８号公報

しかしながら、ウエハレベルシステムレベルテストを行うプローバではＩＣテスタを廃止しているため、ＤＣモジュールによって電源ピンから半導体デバイスの電源へ適切に電力を供給できるか否かを確認することができない。また、ウエハレベルシステムレベルテストに用いられるプローブカードの検査回路は回路保護機構を有していないため、半導体デバイスの回路が短絡している場合、電源ピンに過大な電流が流れるのを阻止することができない。その結果、過大な電流によって電源ピンが溶損するおそれがある。

本発明の目的は、ＩＣテスタを用いることなく、半導体デバイスの電源へ適切に電力を供給できるか否かを確認することができる基板検査装置及び基板検査方法を提供することにある。

上記目的を達成するために、本発明の基板検査装置は、基板に形成された半導体デバイスの電気的特性の検査を行う際に前記半導体デバイスの基板側電源へ電力を供給する電源ピンを有するプローブカードを備える基板検査装置において、前記電源ピンを介して前記基板側電極へ電圧を印加する装置側電源を備え、前記装置側電源は、前記電気的特性の検査を行う際、第１の電圧を前記基板側電源へ印加し、前記電気的特性の検査に先立って第２の電圧を前記基板側電源へ印加し、前記第２の電圧を印加したときに前記電源ピンを流れる電流を確認することを特徴とする。

上記目的を達成するために、本発明の基板検査方法は、基板に形成された半導体デバイスの電気的特性の検査を行う際に前記半導体デバイスの基板側電源へ電力を供給する電源ピンを有するプローブカードを備える基板検査装置が実行する基板検査方法であって、前記電気的特性の検査を行う際、第１の電圧を前記基板側電源へ印加する第１の電圧印加ステップと、前記電気的特性の検査に先立って第２の電圧を前記基板側電源へ印加する第２の電圧印加ステップと、前記第２の電圧を印加したときに前記電源ピンを流れる電流を確認する電流確認ステップとを有することを特徴とする。

本発明によれば、電気的特性の検査に先立って基板側電源へ第２の電圧を印加したときに電源ピンを流れる電流が確認される。半導体デバイスの回路が正常でなければ、基板側電源へ第２の電圧を印加したときに適切に電流が流れないため、当該電流を確認することによって半導体デバイスの回路が正常か否かを判別することができる。すなわち、ＩＣテスタを用いることなく、半導体デバイスの回路が正常か否か、換言すれば、基板側電源へ適切に電力を供給できるか否かを確認することができる。

本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図である。 図１のプローバの構成を概略的に説明するための正面図である。 図２におけるプローブカードが有する各プローブを説明するための拡大側面図である。 図２におけるベースユニットの構成を概略的に示すブロック図である。 本実施の形態におけるＤＵＴの回路の状態確認の原理を説明するための図である。 本実施の形態に係る基板検査方法を示すフローチャートである。 図６のステップＳ６１における回路状態確認処理を示すフローチャートである。 図２におけるベースユニットの第１の変形例の構成を概略的に示すブロック図である。 図２におけるベースユニットの第２の変形例の構成を概略的に示すブロック図である。 １つのレギュレータをＤＵＴの複数の電源で共有する場合を説明するためのブロック図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

図１は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図であり、図２は、同正面図である。図２は部分的に断面図として描かれ、後述する本体１２、ローダ１３及びテストボックス１４に内蔵される構成要素が示される。

図１及び図２において、プローバ１０は、ウエハＷを載置するステージ１１を内蔵する本体１２と、該本体１２に隣接して配置されるローダ１３と、本体１２を覆うように配置されるテストボックス１４とを備え、ウエハＷに形成されたＤＵＴ（Device Under Test）である半導体デバイスの電気的特性の検査を行う。本体１２は内部が空洞の筐体形状を呈し、当該内部には上述したステージ１１の他に、該ステージ１１に対向するようにプローブカード１５が配置され、プローブカード１５はウエハＷと対向する。プローブカード１５におけるウエハＷと対向する下面にはウエハＷの半導体デバイスの電極パッドや半田バンプに対応して多数の針状のプローブ１６が配置される。

ウエハＷはステージ１１に対する相対位置がずれないように該ステージ１１へ固定され、ステージ１１は水平方向及び上下方向に関して移動可能であり、プローブカード１５及びウエハＷの相対位置を調整して半導体デバイスの電極パッドや半田バンプを各プローブ１６へ接触させる。テストボックス１４は、本体１２を覆う際、フレキシブルな配線１７を介してプローブカード１５と電気的に接続される。ローダ１３は、搬送容器であるＦＯＵＰ（図示しない）から半導体デバイスが形成されたウエハＷを取り出して本体１２の内部のステージ１１へ載置し、また、半導体デバイスの電気的特性の検査が終了したウエハＷをステージ１１から除去してＦＯＵＰへ収容する。

プローブカード１５は、ウエハＷから切り出されて製品化された半導体デバイスが実装される回路構成、例えば、ＤＲＡＭの回路構成を再現するカード側検査回路１８を有し、該カード側検査回路１８は各プローブ１６へ接続される。プローブカード１５の各プローブ１６は、図３に示すように、電源ピン１６ａと信号ピン１６ｂとを含み、各プローブ１６がウエハＷの半導体デバイスの電極パッドや半田バンプに接触する際、電源ピン１６ａは半導体デバイスの電源へ電力を供給し、信号ピン１６ｂは半導体デバイスからの信号をカード側検査回路１８へ伝達する。

テストボックス１４は、検査制御ユニットや記録ユニット（いずれも図示しない）と、ＤＲＡＭが実装される回路構成、例えば、マザーボードの回路構成の一部を再現するボックス側検査回路１９と、ＳＳＤ（Solid State Drive）等からなるハードディスク２０を搭載するボード２１とを有する。さらに、テストボックス１４は、後述する図４に示す、レギュレータ２６（装置側電源）と、デバイス電源２８と、電源切替スイッチ２９とを有する。配線１７はプローブカード１５のカード側検査回路１８から電気信号をボックス側検査回路１９へ伝達する。プローバ１０では、テストボックス１４が有するボックス側検査回路１９を取り替えることにより、複数種のマザーボードの回路構成の一部を再現することができる。ローダ１３は、電源、コントローラや簡素な測定モジュールからなるベースユニット２２を内蔵する。ベースユニット２２は配線２３によってボックス側検査回路１９へ接続され、コントローラはボックス側検査回路１９へ半導体デバイスの電気的特性の検査開始を指示する。

上述したように、プローバ１０では、ボックス側検査回路１９の取り替えによって複数種のマザーボードの回路構成の一部を再現するが、ベースユニット２２は各種のマザーボードに共通する回路構成を再現する。すなわち、ボックス側検査回路１９及びベースユニット２２が協働してマザーボード全体としての回路構成を再現する。

プローバ１０では、半導体デバイスの電気的特性の検査を行う際、例えば、ボックス側検査回路１９の検査制御ユニットが、カード側検査回路１８へデータを送信し、さらに、送信されたデータが半導体デバイスへ各プローブ１６を介して接続されたカード側検査回路１８によって正しく処理されたか否かをカード側検査回路１８からの電気信号に基づいて判定する。また、プローバ１０では、カード側検査回路１８、ボックス側検査回路１９及びベースユニット２２のうち、半導体デバイスが実装されるカード側検査回路１８が物理的に半導体デバイスへ最も近くに配置される。これにより、電気的特性の検査時において、半導体デバイス及びカード側検査回路１８の間の配線の長さの影響、例えば、配線容量の変化の影響を極力抑えることができ、ＤＲＡＭやマザーボードを有する実機としてのコンピュータにおける配線環境に極めて近い配線環境で半導体デバイスの電気的特性の検査を行うことができる。

図４は、図２におけるベースユニットの構成を概略的に示すブロック図である。

図４において、ベースユニット２２は、コントローラ２４と、ＤＩＯ（Data Input Output）モジュール２５と、ＡＣＤＣ電源２７とを有する。テストボックス１４及びベースユニット２２では、データが、コントローラ２４、ＤＩＯモジュール２５、レギュレータ２６及び電源切替スイッチ２９の順で半導体デバイス（ＤＵＴ）３０へ送信され、さらに、ＤＵＴ３０から電源切替スイッチ２９、レギュレータ２６、ＤＩＯモジュール２５及びコントローラ２４の順で送信される。コントローラ２４、ＤＩＯモジュール２５、レギュレータ２６及び電源切替スイッチ２９の各々は、上記送信されるデータの流れに沿ってベースユニット２２、テストボックス１４及びカード側検査回路１８へ適宜配置される。なお、コントローラ２４、ＤＩＯモジュール２５、レギュレータ２６及び電源切替スイッチ２９は、ベースユニット２２、テストボックス１４及びカード側検査回路１８の配置順に倣うように配置されるのが好ましいが、ベースユニット２２、テストボックス１４及びカード側検査回路１８の配置順に倣わなくてもよい。

デバイス電源２８は、ＤＵＴ３０の電気的特性の検査を行う際に検査用電圧（第１の電圧）を電源切替スイッチ２９及び電源ピン１６ａを介してＤＵＴ３０の電源（基板側電源）へ印加する。レギュレータ２６はＤＵＴ３０の電気的特性の検査に先立ってＤＵＴ３０の回路が正常か否かを確認するための確認用電圧（第２の電圧）を電源切替スイッチ２９及び電源ピン１６ａを介してＤＵＴ３０の電源へ印加する。本実施の形態では、確認用電圧は検査用電圧と等しく、若しくは、検査用電圧よりも低く設定される。なお、ＤＵＴ３０の回路が短絡していても確認用電圧によって生じた電流が電源ピン１６ａを溶損させなければ、確認用電圧は検査用電圧より高く設定されてもよい。また、レギュレータ２６は電流制限回路（図示しない）を備える。これにより、プローバ１０では、電源ピン１６ａに過大な電流が流れるのを防止する。したがって、プローバ１０において、ＤＵＴ３０の回路が短絡していても、確認用電圧によって生じた過大な電流が電源ピン１６ａに流れるのを防止することができ、もって、電源ピン１６ａが溶損するのを防止することができる。電源切替スイッチ２９は、レギュレータ２６及び電源ピン１６ａの接続、並びに、デバイス電源２８及び電源ピン１６ａの接続のいずれかを選択することにより、電源ピン１６ａを介したＤＵＴ３０の電源への電圧印加元を切り替える。

ＡＣＤＣ電源２７はレギュレータ２６やデバイス電源２８に電力を供給し、例えば、プローバ１０全体に供給される一般電力（例えば、１００ＶのＡＣ電力）をレギュレータ２６やデバイス電源２８に適した電力へ変換する。ＤＩＯモジュール２５は、コントローラ２４及びレギュレータ２６の間のデータ通信を実現し、特に、レギュレータ２６の起動や制御を行うための起動信号（Enable）や制御信号（Control）をレギュレータ２６へ送信し、また、後述するレギュレータ２６の第１の判定信号（Fault1）や第２の判定信号（Fault２）を受信する。さらに、ＤＩＯモジュール２５はコントローラ２４との間で制御信号や第１の判定信号、第２の判定信号の送受信も行う。

レギュレータ２６は確認用電圧を印加する際、当該レギュレータ２６から電源切替スイッチ２９や電源ピン１６ａを流れる電流を確認する。また、レギュレータ２６には電流に関する２つの閾値であるＦＡＵＬＴ１（第１の閾値）及びＦＡＵＬＴ２（第２の閾値）が設定され、ＦＡＵＬＴ２はＦＡＵＬＴ１よりも大きく設定される（図５参照。）。ところで、ＤＵＴ３０において回路が開放されて終端していないとき、確認用電圧をＤＵＴ３０の電源へ印加しても当該回路には殆ど電流が流れないため、例えば、Ａ（Ｖ）の確認用電圧を印加しても電圧が所定の比較的低い値、例えば、Ｂ（Ａ）を超えなければ、ＤＵＴ３０の回路が開放されていると判定できる。また、ＤＵＴ３０において回路が短絡しているとき、確認用電圧をＤＵＴ３０の電源へ印加すると当該回路には大きな電流が流れるため、例えば、Ａ（Ｖ）の確認用電圧を印加したときに電圧が所定の比較的大きい値、例えば、Ｃ（Ａ）を超えるならば、ＤＵＴ３０の回路が短絡していると判定できる。本実施の形態では、これに対応して、上述したＢ（Ａ）に対応する電流値をＦＡＵＬＴ１として設定し、上述したＣ（Ａ）に対応する電流値をＦＡＵＬＴ２として設定する。また、レギュレータ２６は、電流値がＦＡＵＬＴ１を超えるときは第１の判定信号として「High」を送信し、電流値がＦＡＵＬＴ１を超えないときは第１の判定信号として「Low」を送信する。さらに、レギュレータ２６は、電流値がＦＡＵＬＴ２を超えるときは第２の判定信号として「Low」を送信し、電流値がＦＡＵＬＴ２を超えないときは第２の判定信号として「High」を送信する。したがって、コントローラ２４は、受信した第１の判定信号が「Low」である一方、第２の判定信号が「High」である場合、電圧及び電圧は、例えば、図中に示す特性線「Open」に示すような電圧に対して電流が殆ど増加しない関係を有し、ＤＵＴ３０の回路は開放されていると判定する。また、コントローラ２４は、受信した第１の判定信号が「High」である一方、第２の判定信号が「Low」である場合、電圧及び電圧は、例えば、図中に示す特性線「Short」に示すような電圧に対して電流が極端に増加する関係を有し、ＤＵＴ３０の回路は開放されていると判定する。さらに、コントローラ２４は、受信した第１の判定信号が「High」であり、且つ第２の判定信号も「High」である場合、電圧及び電圧は、例えば、図中に示す特性線「Pass」に示すような電圧に対して電流が適切に増加する関係を有し、ＤＵＴ３０の回路は正常であると判定する。

ベースユニット２２では、コントローラ２４が所定のソフトウェアを実行してＤＩＯモジュール２５、レギュレータ２６やデバイス電源２８を制御することにより、当該ソフトウェアが検査用電圧や確認用電圧の印加や上述したＤＵＴ３０の回路の状態の判定を実現する。ここで、検査用電圧や確認用電圧、さらにはＦＡＵＬＴ１やＦＡＵＬＴ２は、ＤＵＴ３０の仕様に応じて変更する必要があるが、検査用電圧、確認用電圧、ＦＡＵＬＴ１及びＦＡＵＬＴ２はソフトウェアが定義するため、当該ソフトウェアを書き換えるだけで、ＤＵＴ３０の仕様の変更に対応することができる。その結果、ＤＵＴ３０の仕様の変更への対応に関し、ユーザ等の手間が増えるのを防止することができる。なお、ＦＡＵＬＴ１やＦＡＵＬＴ２をソフトウェアで定義せず、例えば、ディップスイッチ等のハード的な切り替え機能によって実現してもよい。

図６は、本実施の形態に係る基板検査方法を示すフローチャートである。本方法は、コントローラ２４が所定のソフトウェアを実行することによって実現する。なお、本実施の形態では、ＤＵＴ３０が複数の電源を有し、レギュレータ２６は各電源へ順次、確認用電圧を印加する場合について説明する。

図６において、まず、プローバ１０は、レギュレータ２６から電源ピン１６ａを介して確認用電圧をＤＵＴ３０の電源へ印加し、ＤＵＴ３０の回路の状態を確認し（ステップＳ６１）（第２の電圧印加ステップ）、ＤＵＴ３０の回路が正常か否かを判定する（ステップＳ６２）（電流確認ステップ）。ステップＳ６１の詳細については後述する。ステップＳ６２の判定の結果、ＤＵＴ３０の回路が正常である場合、ステップＳ６３に進み、ＤＵＴ３０の回路が開放され、若しくは短絡している場合、本方法を終了する。ステップＳ６３では、デバイス電源２８から電源ピン１６ａを介して検査用電圧をＤＵＴ３０の電源へ印加し、ＤＵＴ３０の電気的特性の検査を行い（ステップＳ６３）（第１の電圧印加ステップ）、その後、本方法を終了する。なお、ステップＳ６１に併せて、信号ピン１６ｂとＤＵＴ３０の半田バンプとの接触確認を行ってもよい。信号ピン１６ｂとＤＵＴ３０の半田バンプとの接触確認の方法としては、例えば、特開２０１５−１９０７８８号公報に示す方法が用いられる。

図７は、図６のステップＳ６１における回路状態確認処理を示すフローチャートである。本処理は、コントローラ２４が所定のソフトウェアを実行することによって実現する。

図７において、まず、ＡＣＤＣ電源２７を起動（ＯＮ）し（ステップＳ７１）、電源切替スイッチ２９によって電源ピン１６ａを介してＤＵＴ３０の電源へレギュレータ２６を接続する（ステップＳ７２）。次いで、レギュレータ２６を起動（ＯＮ）し（ステップＳ７３）、確認用電圧をＤＵＴ３０の電源へ印加する。その後、確認用電圧が安定するまで待機し（ステップＳ７４）、確認用電圧が安定すると、レギュレータ２６は電源ピン１６ａを流れる電流を確認し、確認された電流と、確認用電圧に対応するＦＡＵＬＴ１及びＦＡＵＬＴ２とを比較して第１の判定信号及び第２の判定信号を送信する。コントローラ２４はＤＩＯモジュール２５を介して第１の判定信号及び第２の判定信号を受信する（ステップＳ７５）。

次いで、コントローラ２４は受信した第１の判定信号及び第２の判定信号に基づいてＤＵＴ３０の状態を判定する（ステップＳ７６）。ステップＳ７６では、上述したように、コントローラ２４は、受信した第１の判定信号が「Low」である一方、第２の判定信号が「High」である場合、ＤＵＴ３０の回路は開放されていると判定し、受信した第１の判定信号が「High」である一方、第２の判定信号が「Low」である場合、ＤＵＴ３０の回路は短絡していると判定し、受信した第１の判定信号が「High」であり、且つ第２の判定信号も「High」である場合、ＤＵＴ３０の回路は正常であると判定する。

次いで、レギュレータ２６を停止（ＯＦＦ）し（ステップＳ７７）、レギュレータ２６が確認用電圧を印加していないＤＵＴ３０の電源（以下、「未確認電源」という。）が存在するか否かを判別する（ステップＳ７８）。ステップＳ７８の判別の結果、未確認電源が存在する場合、ステップＳ７２に戻り、電源ピン１６ａを介して未確認電源へレギュレータ２６を接続し（ステップＳ７２）、その後、ステップＳ７３〜ステップＳ７７の処理を実行する。未確認電源が存在しない場合、ＡＣＤＣ電源２７を停止（ＯＦＦ）し（ステップＳ７９）、本処理を終了する。

本実施の形態によれば、ＤＵＴ３０の電気的特性の検査に先立ってＤＵＴ３０の電源へ確認用電圧を印加したときに電源ピン１６ａを流れる電流が確認される。ＤＵＴ３０の回路が正常でなければ、ＤＵＴ３０の電源へ確認用電圧を印加したときに適切に電流が流れず、例えば、当該電流がＦＡＵＬＴ２を超え、若しくは、ＦＡＵＬＴ１を超えないため、当該電流を確認することによってＤＵＴ３０の回路が正常か否かを判別することができる。すなわち、ＩＣテスタを用いることなく、ＤＵＴ３０の回路が正常か否か、換言すれば、ＤＵＴ３０の電源へ適切に検査用電圧を印加できるか否かを確認することができる。

また、本実施の形態では、レギュレータ２６が電流制限回路を備える。これにより、図７の処理（回路状態確認処理）を実行する際にＤＵＴ３０の回路が短絡していても、確認用電圧の印加によって電源ピン１６ａに過大な電流が流れるのを防止することができる。すなわち、ＤＵＴ３０の電源へ適切に電圧を印加できるか否かを確認する際にプローブカードの電源ピン１６ａが損傷するのを防止することができる。また、電源ピン１６ａに過大な電流が流れるのを防止することにより、カード側検査回路１８、ボックス側検査回路１９やＤＵＴ３０の回路にも過大な電流が流れるのを防止することができるため、これらの回路が過電流によって損傷するのも防止することができる。

さらに、本実施の形態では、電流に関する２つの閾値であるＦＡＵＬＴ１及びＦＡＵＬＴ２が設定され、ＦＡＵＬＴ２はＦＡＵＬＴ１よりも大きく設定されるので、確認用電圧をＤＵＴ３０の電源に印加した際に電流が殆ど増加しないか否かだけでなく、電流が極端に増加するか否かについても判定することができる。ここで、電流が殆ど増加しない場合はＤＵＴ３０の回路が開放されている場合であり、電流が極端に増加する場合はＤＵＴ３０の回路が短絡している場合である。したがって、本実施の形態によれば、ＤＵＴ３０の回路が開放されているか否かだけでなく、ＤＵＴ３０の回路が短絡しているか否かについても判定することができる。

以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。

例えば、上述したベースユニット２２では、コントローラ２４が所定のソフトウェアを実行して検査用電圧や確認用電圧の印加や上述したＤＵＴ３０の回路の状態の判定を実現したが、図８に示すように、ＤＩＯモジュール２５の代わりに集積回路であるＦＰＧＡ（Field-Programmable Gate Array）３１を設け、ＦＰＧＡ３１の回路構成によってＤＩＯモジュール２５、レギュレータ２６やデバイス電源２８の制御を実現し、検査用電圧や確認用電圧の印加や上述したＤＵＴ３０の回路の状態の判定を実行してもよい。一般に、ＦＰＧＡによる制御はソフトウェアによる制御よりも速く実行することが可能なので、ＤＵＴ３０の回路の状態確認やＤＵＴ３０の電気的特性の検査を迅速に実行することができる。なお、ＦＰＧＡ３１を取り替えることにより、ＤＵＴ３０の仕様の変更にも柔軟に対応することができる。

また、上述したベースユニット２２では、レギュレータ２６とは別にデバイス電源２８が設けられたが、レギュレータ２６がＤＵＴ３０の電源へ確認用電圧だけでなく検査用電圧も印加可能であれば、図９に示すように、デバイス電源２８を省略することもできる。この場合、ＤＵＴ３０の回路の状態確認とＤＵＴ３０の電気的特性の検査に応じてレギュレータ２６及び電源ピン１６ａの接続、並びに、デバイス電源２８及び電源ピン１６ａの接続のいずれかを選択する必要が無いため、電源切替スイッチ２９も省略することができる。その結果、ベースユニット２２の構成を簡素化することができ、もって、ベースユニット２２のコストを低減することができる。

さらに、プローブカード１５における信号ピン１６ｂの数がさほど多くなく、例えば、２０本程度であれば、電源切替スイッチ２９によってレギュレータ２６を各信号ピン１６ｂへ順次接続し、各信号ピン１６ｂとＤＵＴ３０の各半田バンプとの接触確認を行ってもよい。

また、図１０に示すように、ＤＵＴ３０が複数の電源３２を有し、各電源３２に対応してベースユニット２２に複数の電源切替スイッチ２９及び複数のデバイス電源２８が設けられている場合であっても、１つのレギュレータ２６のみをベースユニット２２に設け、各電源３２が当該１つのレギュレータ２６を共有してもよい。この場合、各電源切替スイッチ２９を制御することにより、２つ以上の電源３２が１つのレギュレータ２６を利用するのを防止する。

上記実施の形態では、ボックス側検査回路１９やベースユニット２２はマザーボードの回路構成を再現し、カード側検査回路１８はＤＲＡＭの回路構成を再現したが、ボックス側検査回路１９やベースユニット２２が再現する回路構成は、マザーボードの回路構成に限られず、又、カード側検査回路１８が再現する回路構成はＤＲＡＭの回路構成に限られない。すなわち、カード側検査回路１８、ボックス側検査回路１９やベースユニット２２が再現する回路構成は、ＤＵＴ３０が実装される回路構成であればよい。また、ＤＵＴ３０も特に構成が限定されることは無く、例えば、カード側検査回路１８が再現する回路構成が拡張カードの回路構成である場合、ＤＵＴ３０はＭＰＵ（Main Processing Unit）であってもよく、ボックス側検査回路１９やベースユニット２２が再現する回路構成が上述したようにマザーボードの回路構成である場合、半導体デバイスはＡＰＵ（Accelerated Processing Unit）やＧＰＵ（Graphics Processing Unit）であってもよく、カード側検査回路１８、ボックス側検査回路１９及びベースユニット２２が再現する回路構成がテレビの回路構成である場合、半導体デバイスはＲＦチューナーであってもよい。

また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、ベースユニット２２に供給し、該ベースユニット２２のコントローラ２４のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。

この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによってベースユニット２２に供給されてもよい。

また、コントローラ２４が読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

更に、記憶媒体から読み出されたプログラムコードが、ベースユニット２２に接続された機能拡張ボードや機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。

Ｗ ウエハ
１０ プローバ
１５ プローブカード
１６ プローブ
１６ａ 電源ピン
２４ コントローラ
２５ ＤＩＯモジュール
２６ レギュレータ
２８ デバイス電源
３０ ＤＵＴ

Claims (11)

1. 基板に形成された半導体デバイスの電気的特性の検査を行う際に前記半導体デバイスの基板側電源へ電力を供給する電源ピンを有するプローブカードを備える基板検査装置において、
   前記電源ピンを介して前記基板側電極へ電圧を印加する装置側電源を備え、
   前記装置側電源は、前記電気的特性の検査を行う際、第１の電圧を前記基板側電源へ印加し、前記電気的特性の検査に先立って第２の電圧を前記基板側電源へ印加し、前記第２の電圧を印加したときに前記電源ピンを流れる電流を確認することを特徴とする基板検査装置。
2. 前記第２の電圧は前記第１の電圧よりも低いことを特徴とする請求項１記載の基板検査装置。
3. 前記装置側電源は、前記電流に関する第１の閾値及び該第１の閾値よりも大きい第２の閾値を有し、
   前記第２の電圧を印加したときに前記電源ピンを流れる電流が前記第１の閾値を超えなければ、前記半導体デバイスの回路は開放されていると判定し、前記第２の電圧を印加したときに前記電源ピンを流れる電流が前記第２の閾値を超えれば、前記半導体デバイスの回路は短絡していると判定することを特徴とする請求項１又は２記載の基板検査装置。
4. 前記装置側電源は、前記第１の電圧を印加するデバイス電源と、前記第２の電圧を印加するレギュレータとからなることを特徴とする請求項１乃至３のいずれか１項に記載の基板検査装置。
5. 前記装置側電源はレギュレータであり、前記レギュレータが前記第１の電圧及び前記第２の電圧を印加することを特徴とする請求項１乃至３のいずれか１項に記載の基板検査装置。
6. 前記第１の電圧の印加、前記第２の電圧の印加及び前記電源ピンを流れる電流の確認の制御は、ソフトウェアが実現することを特徴とする請求項１乃至５のいずれか１項に記載の基板検査装置。
7. 前記ソフトウェアを実行する制御部と、該制御部及び前記装置側電源の間のデータ通信を実現するＤＩＯモジュールとをさらに備えることを特徴とする請求項６記載の基板検査装置。
8. 前記第１の電圧の印加、前記第２の電圧の印加及び前記電源ピンを流れる電流の確認の制御を集積回路で実現することを特徴とする請求項１乃至５のいずれか１項に記載の基板検査装置。
9. 基板に形成された半導体デバイスの電気的特性の検査を行う際に前記半導体デバイスの基板側電源へ電力を供給する電源ピンを有するプローブカードを備える基板検査装置が実行する基板検査方法であって、
   前記電気的特性の検査を行う際、第１の電圧を前記基板側電源へ印加する第１の電圧印加ステップと、
   前記電気的特性の検査に先立って第２の電圧を前記基板側電源へ印加する第２の電圧印加ステップと、
   前記第２の電圧を印加したときに前記電源ピンを流れる電流を確認する電流確認ステップとを有することを特徴とする基板検査方法。
10. 前記第２の電圧は前記第１の電圧よりも低いことを特徴とする請求項９記載の基板検査方法。
11. 前記電流に関する第１の閾値及び該第１の閾値よりも大きい第２の閾値が設定され、
    前記電流確認ステップは、前記第２の電圧印加ステップにおいて前記電源ピンを流れる電流が前記第１の閾値を超えなければ、前記半導体デバイスの回路は開放されていると判定し、前記第２の電圧印加ステップにおいて前記電源ピンを流れる電流が前記第２の閾値を超えれば、前記半導体デバイスの回路は短絡していると判定することを特徴とする請求項９又は１０記載の基板検査方法。