JPS62211570A - プリント基板検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント基板検査装置に係り、特に絶縁試験
電圧を高電圧で実施し、かつ被試験基板のパターン間の
キャパシタンスが大きい多層プリント基板を検査するに
好適なプリント基板検査装置に関する。

〔従来の技術〕

従来の検査装置においては、絶縁試験電圧が１００ｖ以
下の物が多く被試験基板のキャパシタンスに充電された
電圧が、絶縁試験電圧に加算されスイッチング素子に印
加されても問題とならなかった。これは、スイッチング
素子の耐電圧値が絶縁試験電圧値の２倍以上あるためで
ある。

尚、この種の検査装置に関連するものとしては、例えば
特開昭５８−２２３７６６号がある。

〔発明が解決しようとする問題点〕

上記従来技術は、被試験プリント基板のキャパシタンス
に充電される電圧が、絶縁試験電圧として印加する電圧
と加算されスイッチング素子に印加されるという配慮が
されておらず、スイッチング素子の耐電圧値は、絶縁試
験電圧値の２倍を越えるものを選択しなければならない
という問題があった。このため、絶縁試験電圧値が低い
場合（例えば１００Ｖ以下）は問題が無いが、絶縁試験
電圧が高い場合はスイッチング素子を選択するのに問題
が生じる。スイッチング素子としては、切替速度を速く
するために半導体のＭＯ８型ＦＥＴが一般的に用いられ
ている。しかし耐電圧値を高くすると、ＦＥＴの形状が
大きくなる。プリント基板検査装置では、スイッチング
素子を非常に大量に使用しているため、ＦＥＴが大きく
なると装置全体が大きくなるという問題があった。

本発明の目的は、この様な問題点を解決し、絶縁試験電
圧が高くかつ小型なプリント基板検査装置を提供するこ
とにある。

〔問題点を解決するための手段〕

かかる目的達成のため、被試験基板の抵抗値を測定する
側のスイッチング素子を全てオンする回路を備え、さら
にスイッチング素子のリーク電流カット用にスイッチン
グ素子複数個毎に設けられたリレー接点１とは逆に動作
する接点２を備え、リレー接点２の一端はリレー接点１
と共にスイッチング素子に接続し、他端は放電用の抵抗
を接続する。リレー接点２はリレー接点１が開のときは
閉となり、閉のときは開となる。放電用抵抗は、被試験
基板に電圧を印加する電源のグランド端子に接続する。

一方リレー接点１の他の端は、抵抗値測定用の線路抵抗
を通してグランド端子に接続されている。

〔作用〕

上記の構成とし、絶縁試験で絶縁箇所に電圧を印加し絶
縁抵抗を測定する毎に、印加電圧をオフにしかつ抵抗値
を測定する側のスイッチング素子を全てオンにする回路
へ信号を出力する。リレー接点１と２により、被試験基
板に絶縁試験で充電された電荷がグランドへ放電される
。放電時に、被試験基板の銅箔パターンの接続のされ方
を考慮しなくても良い様に、全てのスイッチング素子を
オンとし、かつリレーを動作させると時間かががるため
、リレー接点を１と２の二種類備えている。

このため、リレーを動作させることなぐ、電荷はリレー
接点２々１ら放電用抵抗を通してグランドへ放電される
場合と、リレー接点１がら線路抵抗を通してグランドへ
放電される場合がある。つまり動作速度が遅いリレーが
動作しなくても高速に放電可能である。

〔実施例〕

以下１本発明の一実施例を第１図〜第７図により説明す
る。

第３図はプリント基板検査装置（以下テスタと略す）の
斜視図、第４図はプリント基板が検査用ピンに押圧され
ている状態を部分的に示す斜視図である。テスタ１は、
多数の検査用ピン９を配列した検査用ピンヘッド２とプ
リント基板位置決め装置３と、その上に載置されたプリ
ント基板１０を前記検査用ピン９に押圧する抑圧装置５
および前記検査用ピン９を介してプリント基板の導通・
非導通を検査する制御装置４から構成されている。

検査用ピンは第４図に示す様に、プリント基板１０のス
ルーホール６に押圧される。

第５図は制御装置４のハードウェアブロック図を示す。

制御装置は少なくとも、検査用ピン９を介してプリント
基板１０へ電圧を印加し、プリント基板に流れる電流を
検査用ピン９を介して取り込み、プリント基板の抵抗値
を測定することによりプリント基板の銅箔パターンの導
通・非導通を検査する。制御装置４は、テスタ１全体を
制御するＣＰＵ４１と、検査用プログラム・制御用デー
タ及び検査用良品データを格納するメモリ４２と、前記
ＣＰＵ４　トメモリ４２とスイッチング制御カード４４
を結ぶシステムバス４３と、検査用ピン９を介してプリ
ント基板に電圧印加の制御を行うスイッチングカード４
７と、該スイッチングカ−ドを統括して制御するスイッ
チング制御カード４４から構成されている。

第１図はスイッチングカード４７の内、プリント基板に
電気を印加するスイッチング回路を示す。

本実施例では、絶縁試験時の印加電圧は電源１６で与え
られる。本図において、プリント基板１０の銅箔パター
ン１１と１２の間の絶縁検査を行う場合について説明す
る。まず、検査用ピン９Ａ。

９Ｂ・・・９Ｆと全てをプリント基板１０に押圧する。

次ニファイア側Ｘイツ−Ｆ−（ＭＯＳ　−ＦＥＴ）ＬＡ
。

ＩＢとセンス側スイッチ５Ｃをオンする。ファイア側ス
イッチＬＡ、ＩＢをオンするには、ＣＰＵ４１よりスイ
ッチング制御カード４４を介して信号８Ａ、８Ｂを出力
する。信号８Ａ、８Ｂはスイッチングドライブ回路６Ａ
、６Ｂに入力され、スイッＩＡ、ＩＢのゲートに電圧を
印加し、スイッチＩＡ、ＩＢをオンにする。同様にスイ
ッチ５Ｃをオンする場合も、ＣＰＵ４１よりスイッチン
グ制御カード４４及びセンス側スイッチ制御回路１７を
介してセンス側スイッチ制御信号１０Ｃが出力される。

信号１０Ｇはスイッチドライブ回路７Ｃに入力されスイ
ッチのゲートに電圧を印加し、スイッチ７Ｃをオンにす
る。スイッチ７Ｃをオンにしたことにより、そのブロッ
クのリーク電流カット用接点１８もオンとする。この場
合、放電用接点１９はオフとなる。以上のスイッチ・接
点の動作で、電源１６の電圧が検査用ピン９Ａ・９Ｂを
介してプリント基板１０の銅箔パターン１１に印加され
る。銅箔パターン１１と検査用ピン９Ｃが押圧されてい
る銅箔パターン１２間に流れる電流は、検査用ピン９Ｃ
・スイッチ５Ｃ・リーク電流カット用接点１８を介して
線路抵抗２５に流れる。ＣＰＵは線路抵抗２５に発生す
る電圧を抵抗値検出用信号線により取り込み、銅箔パタ
ーン１１と１２間の絶縁抵抗値を測定する。

第６図は、第１図のスイッチＩＢ・ＩＣ・５Ｂ・５Ｃの
部分を抜き出して示した図である。第７図は、第６図の
Ａ点の電圧波形を示した図である。

スイッチＩＢ及び５Ｃを時間ｔｌでオンにした場合、Ａ
点の電圧波形は第７図の様に電源１６の電圧Ｖｌまで上
昇する。検査用ピン９Ｂと９Ｃに押圧されたプリント基
板の絶縁抵抗測定後、スイッチＩＢを時間ｔ２でオフに
すると、第７図の実線の様に電圧はゆっくりと降下する
。これは、プリント基板の銅箔間のキャパシタンス１４
に電荷が充電されており、スイッチ５Ｂがオフのため、
放電に非常に時間がかかる。次の測定のため、時間ｔδ
でスイッチＩＣをオンにすると、第７図の実線波形の様
にＡ点の電圧はＤｎとキャパシタンス１４の値が加算さ
れた値となり、スイッチ５Ｂに過電圧が印加されること
になる。本発明は、Ａ点の波形を第７図の点線の様にし
、スイッチ５Ｂに過電圧が印加されない様にすることを
目的とする。

そのためには、プリント基板のキャパシタンス１４に充
電された電荷を高速に放電する必要がある。

第７図でスイッチＩＢをオフにする時間ｔｚ後センス側
スイッチを全てオンにする。全てオンにするのは、プリ
ント基板の銅箔間のキャパシタンスは複雑に存在し、か
つ絶縁を検査するには、複数のファイア側スイッチをオ
ンにするため、どこに充電されるかを検査し放電するの
に時間がかかるためである。第２図は第１図のセンス側
スイッチ制御回路１７の内部回路図を示す。絶縁抵抗測
定時には、ＣＰＵ４１からスイッチング制御装置４４を
介して、スイッチ選択信号４６が出力される。該信号を
デコーダ４９でデコードしオアゲート１１Ａ・・・１１
Ｆを介してセンス側スイッチ制御信号１０Ａ・・・ＩＯ
Ｆを出力する。一方放電する場合は、ファイア側スイッ
チをオフ後、Ｃ，ＰＵ４１からスイッチリング制御装置
４４を介して、オールセンス信号４５が出力される。該
信号が出力されると、オアゲート１１Ａ・・・１１Ｆを
介して、全てのセンススイッチがオンになる。一方、第
１図において、前回絶縁抵抗測定時にセンス側スイッチ
７Ｃが選択されていたとすると、リーク電流カット用接
点１８がオンしており、センススイッチがオンになると
、プリント基板に充電された電荷は、線路抵抗２５を通
して放電される。また、リーク電流カット用接点２１は
オフしているが、これと逆の動作をする放電用接点２２
がオンしている。従ってプリント基板に充電された電荷
は、放電用抵抗２３を介して放電される。以上の放電に
より、プリント基板内に複雑に存在するキャパシタンス
に充電された電荷は全てなくなり、第７図の破線の波形
となり、スイッチ５Ｃに過電圧は印加されなくなる。

なお、第１図中２Ａ・・・２Ｆのダイオード及び３Ａ・
・・３Ｆのダイオードは廻り込み防止用である。

４Ａ・・・４Ｆの抵抗は、プリント基板が短絡していた
場合の電流制限用抵抗である。

〔発明の効果〕

本発明によれば、プリント基板内に存在するキャパシタ
ンスに充電された電荷を高速に放電できるようにしたの
で、絶縁試験電圧より少し高い程度の耐圧を有するＭＯ
Ｓ　−ＦＥＴがスイッチング素子として採用できる効果
がある。従って耐圧が低いため、ＭＯＳ−ＦＥＴは小型
の物となり、装置全体が小型化できる。

さらに、プリント基板にチャージされた電荷を常に放電
した後、絶縁抵抗を測定するので、該電荷の影響を受け
ず正確にしかも高速に検査可能である。

【図面の簡単な説明】

第１図は本発明のプリント基板検査装置におけるスイッ
チング回路図、第２図はセンス側スイッチ制御回路の回
路図、第３図はプリント基板検査装置の斜視図、第４図
はプリント基板と検査用ピンの斜視図、第５図は制御装
置のハードウェアブロック図、第６図は第１図のスイッ
チング回路の一部を示す回路図、第７図は第６図のＡ点
における電圧波形図である。 ＩＡ・・・ＩＦ・・・ファイア側スイッチ、５Ａ・・・
５Ｆ・・・センス側スイッチ、ＩＩＡ・・・ＩＩＦ・・
・オアゲート、１７・・・センス側スイッチ制御回路、
１８．２１・・・リーク電流カット用接点、１９．２２
・・・放電周接１〜埋入　升埋：　ノ」１川勝男 第　　１　　図 ｆＪ　ｇＰイ５〒「 高　２　図 寡　３　図 ！ ダ４　図 冨　５　図 ４７−−−スイブナン２゛、ラード ＴＪ　６　口 区　７　図 τｌ　　　　τｚＫ３　、時間

Claims (1)

【特許請求の範囲】
1. １、被検査プリント基板の多数の検査ランドに対し、各
   々検査用ピンを備え、各該ピンに電圧印加用スイッチ
   I と電流値測定用スイッチIIの１対のスイッチを設け、
   該スイッチを制御することにより、ピンを介して被検査
   プリント基板に電圧を印加し、電流値より被検査プリン
   ト基板の導通・絶縁を検査し、かつ半導体スイッチのリ
   ーク電流をカットするため、該１対のスイッチ群をブロ
   ック分けし、各ブロック毎にリーク電流カット用リレー
   を設けて成るプリント基板検査装置において、放電指示
   用信号線を少なくとも１本設け、該信号が出力されると
   、全てのスイッチIIがオンとなる回路と、リーク電流カ
   ット用リレー接点と並列に該リレーと逆の開閉動作をす
   る放電用リレー接点を設け、該接点の一端はスイッチI
   Iに他端は放電用抵抗を通してグランドに接続し、高電
   圧印加毎にスイッチ I をオフし、かつ放電指示信号を
   出力しスイッチIIを全てオンにして、リーク電流カット
   用接点または放電用接点より被検査基板に充電された電
   荷を放電することを特徴とするプリント基板検査装置。