JPH03229171A - 半導体装置の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高耐電圧トランジスタ等被試験半導体装置に
連続的に電圧印加した半導体装置の試験装置に関するも
のである。

従来の技術 近年、半導体装置の信頼性試験の重要な方法の１つとし
て上記被試験半導体装置に連続的な電圧印加を行う遮断
電流試験或は耐電圧試験なとが注目されている。

以下に、従来の半導体装置の試験装置について説明する
。

第４図は、従来の半導体装置の試験装置の構成を示すも
のである。

第４図において、２は被試験半導体装置、７は試験用直
流電源、２３は電流計、２４は抵抗器、２５は電圧計、
２６はヒユーズであり、ａは被試験半導体装置の一方の
電流端子、ｂは他方の電流端子である。

以上のように構成された半導体装置の試験装置について
、以下、その動作について説明する。

先ず、第４図（Ａ）は、高耐電圧トランジスタ等被試験
半導体装置の連続的な電圧印加試験における評価回路の
基本構成を示す。試験用直流電源７より被試験半導体装
置２に直流電圧が加えられる。電流計２３には、被試験
半導体装置２の電流（例えば遮断電流）が流れる。一般
に試験は一定時間電圧印加を連続的に実施した後、上記
電流値を測定し、判断する。これは、半導体装置の評価
の中で、最も重要な項目の１っである。

第４図（Ｂ）は、図（Ａ）の回路とと同等な回路であり
、２４の抵抗器及び２５の電圧計とが電流計２：３と同
等の働きをする。

第４図（Ｃ）は、多数の被試験半導体装置を同時に試験
する従来の方法の一実施例である。２６のヒユーズは抵
抗器２４の焼損の防止をする。電圧計２５の接続を替え
ることにより、それぞれの被試験半導体装置の電流を１
つの電圧計て測定できる。

発明が解決しようとする課題 上記従来の構成での課題を、第５図を用いて説明する。

第５図は、横軸が時間（例えは単位は秒）であり、縦軸
は被試験半導体装置２に流れる電流値（例えは単位は／
７Ａ）であり、遮断電流なとである。

図中、良品の特性をＰｓｉ−ＰＳ３に示す。それぞれ電
流値は異なるが、良品の特性である。次に、代表的な不
良の特性をＦＬＩ−ＦＬ３に示ず。ＦＬ】〜ＦＬ２は連
続的な電圧印加中において、突然、被試験半導体装置２
が短絡状態に相当する特性異常（不良）を示し、ＦＬ３
は徐々に電流値が増加する不良を示す。

ＦＬ４は短絡状態を経て、開放（オーブン）状態に変化
する場合を示す。このＦＬ４ては、判定時間ｉｓで、良
品と区別できない問題がある。尚、第５図でＩＢＫは上
記の被試験半導体装置２が短絡状態から開放状態に移る
ときの電流値、ＩＬは時間ｔｓの良品と不良とを判定す
る電流値である。

以上のように、被試験半導体装置の急な特性変化から電
流暴走現象（短時間に電流が急激に増加すること）を呈
することがある。そのため半導体装置の試験装置を損な
りたり、或は被試験半導体装置の電流暴走の際、被試験
半導体装置が開放（オーブン）状態の破壊を呈したとき
に誤評価を招くなと、正確な試験結果を得ることが難し
く、また、半導体装置の試験装置として使用法や維持を
複雑にするという課題を有していた。

本発明は上記従来の課題を解決するもので、維持管理が
容易で高信頼性の半導体装置の試験装置を提供すること
を目的とする。

課題を解決するための手段 本発明は、被試験半導体装置に流れる電流が暴走した際
、その電流を遮断する遮断手段と、その被試験半導体装
置に流れる電流を直接的または間接的に検知し、良品限
界値に達すると、前記被試験半導体装置の電流を遮断さ
せる試験手段と、前記電流遮断の際、そのことを記憶す
る記憶手段とを備えたことを特徴とする半導体装置のも
のである。

作用 電流が被試験半導体装置を暴走すると、遮断手段がそれ
を遮断し、試験手段は良品限界を検知すると、被試験半
導体装置の暴走を停止させ、記憶手段はそれら遮断・停
止を記憶する。

実施例 以下に、本発明の一実施例について、図面を参照しなが
ら説明する。

第１図（Ａ）、　（Ｂ）は、本発明の一実施例におけろ
半導体装置の試験装置の構成を示すものである。

第１図（Ａ）において、ｌは試験回路ブロックであって
、１ａは試験回路ブロックａ、ｌｂは試験回路ブロック
ｂ、ｌｉは試験回路ブロックｌ、Ｉｎは試験回路ブロッ
クｎである。また、２１は試験回路ブロックｌの被試験
半導体装置、３ｉａは遮断手段の一例としての試験回路
ブロック１のリレーのコイル（兼電流検出抵抗）であっ
て、被試験半導体装置２１に直列に接続され、３ｉｂは
試験回路ブロックｌの前記リレーのトランスファ接点（
ブリッジ動作）であって、被試験半導体装置２１とコイ
ル３ｉａとの間に接続され、：３　ｉ　ｃは記憶手段の
一例としての試験回路ブロック監の前記リレーのメーク
接点、４１は試験回路ブロックｌの表示装置であって、
メーク接点３ｉｃに直列に接続され、５１は試験回路ブ
ロックｌの表示装置用抵抗器、６は試験電圧用開閉器、
７は試験用直流電源、８は前記リレーの保持解除用の開
閉器、９は記憶手段の一例のリレーのコイル３ｉａの保
持用直流電源、１０は表示装置用直流電源である。また
、同図（Ｂ）において、１１は抵抗器、１２は抵抗器、
１３は抵抗器、１４は逆バイアス用直流電源、１５は保
護装置、１６は可変抵抗器、１７は標準電源、１８は試
験手段の一例の比較器、１９はワンショット動作駆動リ
レー装置、２ｏはリレー高速駆動用直流電源、２１はワ
ンショット動作駆動リレーのメーク接点、２２は試験手
段の一例のプローブである〇 以−Ｌのように構成された半導体装置の試験装置につい
て、以下その動作を説明する。

先ず、第１図（Ａ）は、１１個の半導体装置を同時に試
験する半導体装置の試験装置である。ｌａ、１　ｂ、１
１及びＩｎは、それぞれ１個の半導体装置の試験を行う
試験回路のブロックであり、試験回路の基本は第４図（
Ｃ）と同じである。本発明の電流暴走の検出及び記憶を
、ｌｉの試験回路ブロックｌを用いて説明する。

１−記被試験半導体装置２Ｉの試験中は、試験用直流電
源７より試験電圧用開閉器６を経て試験回路ブロック１
の被試験半導体装置２１に試験電圧が印加される。試験
回路ブロックｌの被試験半導体装置２１に流れる電流は
、３ｉｂの試験回路ブロック１のリレーのトランスファ
接点（ブリッジ動作）を通り、試験回路ブロックｌのリ
レーのコイル（兼電流検出抵抗）３ｉａを通り、試験用
直流電源７に戻る。電流が増加（電流暴走）するとリレ
ー３ｉａの作用により、試験回路ブロックｌのリレーの
トランスファ接点　（ブリッジ動作）３ｉｂはｂ゛のノ
ーマルクローズの側からｂ”のノーマルオーブン電極の
側へ移る。この時、リレーのトランスファ接点はブリッ
ジ動作をするので、ｂ”に接続された時からリレーの保
持用直流電源９から供給される直流電圧によりリレー３
ｉａは保持動作される。リレーの保持解除用開閉器８は
、保持動作（記憶保持）の解除の場合に用いる。更に、
試験回路ブロックｌのリレーのメーク接点が閉しるので
、試験回路ブロックｌの表示装置４１は表示装置用直流
電源ｌＯと接続、保持され、電流暴走の表示を行う。試
験回路ブロックｌの表示装置用抵抗器５１は、試験回路
ブロック１の表示装置４１に流れる電流値を適切な値に
決定するためのものである。

次に、試験回路の被半導体装置に流れる電流値の測定及
び判定と、その結果を上記記憶場所と重ねて記憶する機
能について説明する。第１図（Ｂ）にその構成の図を示
す。また、第２図、第３図は動作を説明するための図で
ある。

第１図の２２のプローブは、半導体装置の電流測定の際
にはリレーのコイル３ｉａの一方の端子Ｃとつながる測
定の端子Ｃに接触させる。試験回路ブロック１のリレー
のコイル３ｉａは、電流検出抵抗を兼ねている。プロー
ブ２２には、半導体装置に流れる電流値により試験回路
ブロック１のリレーのコイル（兼電流検出抵抗）３１ａ
に発生した電圧が人力され、抵抗器を通し、比較器１８
に加えられる。保護装置１５は比較器１８の保護であり
、可変抵抗器（限界値設定用）１６及び標準電源１７は
判定の電流値に相当する基準電圧を発生させ、比較器１
８に加える。また、抵抗器１２、抵抗器１３、逆バイア
ス用直流電源１４は、判定動作を確実にするためのもの
である。比較器１８は２つの人力信号を比較し、その結
果が不良であれば、信号をワンショット動作駆動リレー
装置１９に加える。ワンショット動作駆動リレー装置１
９は、記憶する必要のある時（判定結果が不合格の時）
、ワンショット動作駆動をするリレー装置である。ワン
ショット動作駆動リレーのメーク接点２１は、リレー高
速駆動用直流電源２０をプローブ２２に接続する。その
結果がリレーコイルの一方の端子Ｃに伝達され試験回路
ブロック１のリレー３ｉａは動作し、上記電流暴走の記
憶保持と同しリレーに記憶保持される。

第２図（Ａ）は、第１図の一部分の図である。

抵抗器１１は小さい抵抗値を選び、抵抗器１２及び抵抗
器１３は抵抗器１１と比較して充分大きい抵抗値の中か
ら適切な値を決定する。プローブ２２が電気的にオープ
ンの時は抵抗器１２、抵抗器１３及び逆バイアス用直流
電源１４により発生させる電圧が、そしてプローブ２２
がリレーコイルの一方の端子Ｃと電気的に接続されてい
るときは、リレーコイルの一方の端子Ｃの電圧値が、比
較器１８に対する入力端子値となる。第２図（Ｂ）は、
その波形の一例を示している。縦軸はプローブ２２の電
圧値を、横軸は時間を表している。第２図（Ｂ）のＣ１
−１−Ｃｉ＋２は試験・チエツク用電極であり、上記測
定の端子Ｃが図のように配列されると、プローブ２２は
その上を摺動することで測定・判定可能となる。ＰＴは
、１０−ブ２２を接触・摺動させる範囲を示し、Ｉｓは
絶縁の領域を示している。

第３図は、電流値の判定動作を説明する図であり、横軸
は時間である。

第３図（Ａ）は第２図（Ｂ）と同様の図である。

太線はワンショット動作駆動リレーのメーク接点２１に
よる保持動作の影響を示しているが、他の被試験半導体
装置の試験結果に影響しない。　　第３図（Ｂ）は、ワ
ンショット動作駆動リレー装置１９の動作タイミングを
示している。第３図（Ｃ）は、リレーの保持、即ち記憶
保持を示す図である。

■は電流測定の試験による不良、１＋２は電流暴走現象
による不良の記憶保持の一例である。

尚、第２図（Ｂ）及び第３図（Ａ）のＥＢＩＡＳは、確
実な動作を得るために与えられている。

ＥＩＬは判定限界に相当する電圧値、ＥＨはリレーが′
ｇ８ｖｉするのに電圧値を示す。また、Ｅ　ＨＨはリレ
ーの高速駆動用直流電源の電圧値である。被試験半導体
装置の特性との関係を第５図に示す。

（Ｌは良品の限界値、ＩＨは第３図（Ａ）のＥＨに相当
し、またＩ　Ｂ　Ｋは被試験半導体装置が開放（オーブ
ン）状態に至る前の暴走電流値であり、Ｉ　Ｈより大き
い。

この様に被試験半導体装置の試験をすることができる。

尚、保持動作が可能であれは、リレー高速駆動用直流電
源２０の役割を、リレーの保持用直流電源９でも代用で
きる。尚、同等の作用をする構成であれば、回路方法は
リレーの他、何れでもよい。

発明の効果 以−Ｌのように本発明は、被試験半導体装置に流れるｉ
ｉ流が暴走した際、その電流を遮断する遮断手段と、そ
の被試験半導体装置に流れる電流を直接的または間接的
に検知し、良品限界値に達すると、前記被試験半導体装
置の電流を遮断させる試験手段と、前記電流遮断の際、
そのことを記憶する記憶手段とを備え、従来の方法より
も、はるかに高い性能の装置ができ、また、高い安定性
をつくることが可能となり、半導体装置の試験装置の製
作や精度の維持が、安い費用で簡単に実施できる。

【図面の簡単な説明】

第１図（Ａ）　、（１１３）は、本発明の一実施例にお
ける半導体装置の試験装置の回路図、第２図（Ａ）は、
同装置の回路図、第２図（Ｂ）、及び第３図（Ａ）、　
（Ｂ）、　くＣ）は、本発明の詳細な説明するためのグ
ラフ、第４図（Ａ）、　（Ｂ）、　（Ｃ）は、従来の半
導体装置の試験装置の回路図、第５図は、従来の方法及
び問題点を説明するグラフである。 １・・・試験回路ブロック、ｌａ・・・試験回路ブロッ
クａ、Ｉｂ・・・試験回路ブロックｂ、ｌｉ・・・試験
回路ブロックｉ、ｉｎ・・・試験回路ブロックｎ、２１
・・・試験回路ブロックｌの被試験半導体装置、３ｉａ
・・・試験回路ブロックｌのリレーのコイル（遮断手段
）、３ｉｂ・・・試験回路ブロックｉのリレーのトラン
スファ接点（ブリッジ動作）、３ｔｃ・・・試験回路ブ
ロック１のリレーのメーク接点（記憶手段）、４１・・
・試験回路ブロック１の表示装置、５１・・・試験回路
ブロック監の表示装置用抵抗器、６・・・試験電圧用開
閉器、７・・・試験用直流電源、８・・・リレーの保持
解除用開閉器、９・・・リレーの保持用直流電源（記憶
手段）、ｌＯ・・・表示装置用直流電源、１１．１２．
１３・・・抵抗器、１４・・・逆バイアス用直流電源、
１５・・・保護装置、１６・・・可変抵抗器、１７・・
・標準電源、１８・・・比較器（試験手段）、１９・・
・ワンショット動作駆動リレー装置、２０・・・リレー
高速駆動用直流電源、２１・・・ワンショット動作駆動
リレーのメーク接点、２２・・・プローブ（試験手段）
、２３・・・電流計、２４・・・抵抗器、２５・・・ヒ
ユーズ、　ＩＦＳ・・・ヒユーズの溶断電流値、ＰＴ・
・・プローブを接触・摺動させる範囲、ＥＩＮ・・・比
較器の入力端子値、ＥＩＬ・・・ＩＬの相当する入力端
子値、Ｅｌ・・・リレーがホールドされている状態の比
較器の入力電圧値、ＥＢＩＡＳ・・・プローブがＣｉか
ら離れていてハイ・インピーダンスの時の比較器の入力
端子値、ＥＨＨ・・・リレーを高速駆動するための直流
電源電圧にプローブが接触した時の比較器の入力端子値
、ａ・・・被試験半導体装置の一方の電流端子、ａｌ・
・・ａの共通ライン部分、ｂ・・・被試験半導体装置の
他方の電流端子、ｂ′・・・リレー接点のノーマルクロ
ーズ電極、ｂ”・・・リレー接点のノーマルオーブン電
極、Ｃ・・・リレーコイルの一方の端子、ｄ・・・リレ
ーコイルの他方の端子、■・・・被試験半導体装置に流
れる電流、ｔ・・・電圧の印加時間、ｔｓ・・・試験時
閉、Ｖａｂ・・・試験電圧、Ｖａ’　ｂ”・・・Ｖａｂ
と同し。

Claims (1)

【特許請求の範囲】
1. 被試験半導体装置に流れる電流が暴走した際、その電流
   を遮断する遮断手段と、その被試験半導体装置に流れる
   電流を直接的または間接的に検知し、良品限界値に達す
   ると、前記被試験半導体装置の電流を遮断させる試験手
   段と、前記電流遮断の際、そのことを記憶する記憶手段
   とを備えたことを特徴とする半導体装置の試験装置。