JPH065242B2

JPH065242B2 - プリント回路のテスト方法及び装置

Info

Publication number: JPH065242B2
Application number: JP61004454A
Authority: JP
Inventors: ジエームス・エドワード・フラツシヤー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1985-04-01
Filing date: 1986-01-14
Publication date: 1994-01-19
Anticipated expiration: 2009-01-19
Also published as: JPS61230062A; EP0196496B1; US4697142A; EP0196496A1; DE3671976D1

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ．産業上の利用分野Ｂ．従来技術Ｃ．発明が解決しようとする問題点Ｄ．問題点を解決するための手段Ｅ．実施例ｅ１．テスト装置（第１図）ｅ２．テスト装置の動作ｅ３．テスト電流パルス（第２図）ｅ４．モニタ（第３図、第４図、第５図）ｅ５．自動測定システム（第６図）Ｆ．発明の効果Ａ．産業上の利用分野この発明はプリント回路ボードのテストに関し、特に断
線電流パルスの使用によって薄すぎる条片導電体を検出
することに関する。

Ｂ．従来技術電子産業においては、きわめて多数のプリント回路ボー
ドが製造されている。そのような回路ボードは、しばし
ば、さまざまの電子素子を相互接続する多数の条片導電
体により構成される。条片導電体のうちには、回路ボー
ドの寸法に比較してより長いものもあり得る。広く受け
入れられている製造モードは、重層された回路の製造に
フォトリソグラフィを採用している。すなわち、絶縁基
板上に配置されたリボン状の導電体条片を形成するため
に、外側の金属層がエッチングされる。

条片導電体の電流輸送容量は、導電体の断面積、すなわ
ち厚さと幅に依存する。条片導電体の厚さは、その導電
体が形成される金属層の厚さによって規定される。一
方、条片導電体の幅はフォトリソグラフィ処理によって
実現され、そして条片導電体に所望の電流輸送容量を与
えるために、フォトリソグラフィ処理に使用されるマス
クのデザインの段階で選択することができる。

しかし、条片導電体の幅は、プリント回路ボードの製造
で要望される程度の精度で制御し得ないという問題が起
こる。その結果、その幅の公称値または予め選択した値
からの増減によって特徴づけられる幅の偏差が生じる。
特に関心を持たれるのは、導電体の幅の減少またはネッ
キングであり、このことは回路ボードに故障の虞れがあ
るという点で危険をもたらす。

導電体の断面積が減少した箇所では、物理的な応力によ
り切断が生じることがある。そして、そのような切断に
より導電体中の電流の流れが阻止され、回路ボード上の
電気回路の動作の欠陥を伴うことになる。さもなけれ
ば、導電体の断面積が減少した箇所で電流の流れに対し
て電気抵抗が高くなる。その結果、電流値が小さくなり
すぎて回路が適正に動作しない、ということがあり得
る。また、断面積が小さい箇所を通過する電流は、過剰
な熱を発生し、ついには導電体が溶断して回路が開放状
態になり、電流の流れが停止することがある。

上述の問題を解決する１つの試みは、すべての条片導電
体が適正に形成されているかどうかを確かめるために回
路ボードを視覚的に検査することである。しかし、視覚
検査は人的判断に依存している点で十分に満足であると
は言えず、くびれた領域は不規則な形状である場合があ
り、断面積を正確に測定することはできない。

視覚検査は、断線技術（burnout technigue）によって
容易化することができる。すなわち、断線技術において
は、断面積の減少した箇所を溶断または蒸発させるため
に十分な大きさの電流のパルスが条片導電体に加えら
れ、導電体中に目に見える開口がつくり出される。しか
し、そのような電流パルスは、回路ボードの他の部分の
損傷を避けるように注意深く制御されなくてはならな
い。この技術は特に壊れやすい回路ボードには適用を回
避されてきた。というのは、現在利用可能な電流制御回
路では、所望の制御レベルを得ることができないからで
ある。また、電流波形を微分すること等により断線を検
出する回路も、所望の制御レベルを与えない。すなわ
ち、断線技術を援用しても、視覚検査は時間を浪費し人
的な誤りを被りやすいので、不利である。

Ｃ．発明が解決しようとする問題点この発明の目的は、回路ボードの条片導電体を検査する
ために効果的に断線（burnout）電流パルスを与える方
法を提供することにある。

この発明の他の目的は、上記方法を実行するための装置
を提供することにある。

Ｄ．問題点を解決するための手段上記従来技術に関して述べた問題点は、プリント回路ボ
ード上の導電ラインをテストするための、本発明に基づ
く方法及び装置によって克服され、さらに他の利点も得
られる。本発明によれば、ラインの電流導電容量をテス
トするために、そのラインに電流パルスが加えられる。
この電流パルスの振幅と長さは、約１mil平方（６．４
６×１０^-4mm²）より小さい断面積のラインの部分を断
線させるに十分なものである。この値はまた、一般的
に、回路ボード上で信頼できる回路の動作を保証するの
に適当である。そして、テスト中に断線が生じなけれ
ば、回路ボードのラインは適正に形成されていると考慮
される。しかし、断線が生じると、その回路ボードは、
修理または棄却するために組み立て作業から外されなく
てはならず、その回路のラインはもともと欠陥があった
と考慮される。

この電流パルスは、導電ラインのくびれた領域に過剰な
エネルギーが加えられる可能性を最小限に抑え以て回路
ボードの損傷を避けるために、キャパシタの部分的な放
電によって発生される。この電流は、キャパシタからテ
ストされるラインへ抵抗によって接続され、この抵抗は
テスト中に短絡回路が形成された場合の最大電流を制限
する。そして、この制限により、テスト手続の間に回路
ボードが損傷することが防止される。さらに、テストす
べきラインには、直列に、比較的小さい抵抗値の抵抗が
挿入される。この抵抗は、電圧降下をモニタすることに
よって、電流を測定するためのものである。パルス回路
またはパルス・スイッチは、パルス期間中にはキャパシ
タから抵抗にほぼ一定の電圧を与える。これに対応し
て、もしラインが適正に構成されていれば、一定の電流
がラインを流れる。

さらに、本発明によれば、ラインを流れる電流パルスの
波形の性質を検出するために予定の期間電流を観察する
ことを可能ならしめる基準信号を発生するための回路が
採用されている。すなわち、断線は、キャパシタの電圧
が抵抗を介してラインに加えられている間に、電流の急
激な減少をあらわす波形により認知される。この電流の
観察は、電流の振幅が導通テストにとって適正な範囲に
あることを確認するために電流の振幅をもモニタするモ
ニタ回路によって実行される。そして、断線または不適
正な電流範囲が検出されると、モニタ回路は、回路ボー
ドの損傷を防止するべく回路を停止させるために、パレ
ス回路に信号を供給する。本発明の上述の特徴は、直列
抵抗を測定して電流パルスが適正な値となるように抵抗
の値を補正し、その後回路ボードの導電ラインのテスト
を続行するためにパルス回路とタイミング回路を動作さ
せるようにした自動テスト・システムに適用することが
できる。

尚、本発明はプリント回路ボードにおける導電ラインの
テストに特に有用であるが、本発明の方法と装置は別の
導電体の電流輸送容量をテストする場合にも採用し得る
ことを理解されたい。

Ｅ．実施例ｅ１．テスト装置第１図には、本発明に基づきプリント回路ボード２４の
導電ライン２２の電流輸送容量をテストするための装置
２０が図示されている。テスト動作は、抵抗網２８を介
してパルス回路２６によりライン２２に電流パルスを加
えることによって実行される。この電流パルスの振幅と
期間は、信頼性を保って電流の伝達を行うのに適当であ
ると考えられる基準断面積よりも小さい、狭いくびれた
断面形状をもつライン２２の領域を断線させるに十分な
大きさである。本発明の適用する一つの例として示すな
ら、適当な基準断面積は１mil平方（６．４６×１０^-4m
m²）である。

この電流パレスは、抵抗網２８に介するキャパシタ３０
の放電によって発生される。キャパシタ３０は、初期的
には、電源３２によって公称３１０ボルトにチャージさ
れる。ブリーダ回路３４は、装置２０によるテスト動作
が完了した時点でキャパシタ３０を放電させるために、
キャパシタ３０の両端に接続されている。電流感知抵抗
３６は、その抵抗３６の両端に接続されたモニタ４０に
よってテスト・パルス電流の測定を可能ならしめるため
に、ライン２２とアース３８の間に接続されている。好
適な実施例においては、抵抗網２８とライン２２と感知
抵抗３６の直列接続によって形成されるテスト電流経路
の全抵抗は、テスト電流パルスに約５０アンペアの公称
電流値を与えるために約６．２オームである。テスト電
流パルスの期間は、回路ボード２４の欠陥箇所から過剰
のエネルギーが放出されるのを防止するために、約５０
マイクロ秒と、十分に短い。感知抵抗３６の抵抗値はテ
スト電流経路の抵抗値よりも十分に小さく、好適な実施
例では０．０５オームである。パルス回路２６は、ＡＮ
Ｄゲート４６を介してタイミング・ユニット４４によっ
てパルス回路２６に加えられる駆動信号に応答して動作
する電子スイッチ２を具備している。

テスト装置２０はさらに、抵抗測定回路４８を有してい
る。この回路４８は、抵抗網２８、ライン２２及び感知
抵抗３６を経由するテスト電流パルスの経路における全
抵抗を測定するために、モード選択スイッチ５０によっ
て抵抗網２８に接続されている。抵抗測定回路４８内に
はパルス発生器５２と、メータ５６を接続してなるブリ
ッジ回路５４を有している。電流パルス発生器５２は、
ブリッジ５４の上端と下端のノードに接続されている。
ブリッジ５４は、周知の抵抗測定手段の例として図示さ
れており、４個の抵抗を有し、そのうちの１個は測定す
べきテスト電流経路となる。電流パルス発生器５２は、
テスト電流経路の抵抗を測定するためにライン５８上に
電流パルスを発生する。この抵抗測定電流パルスは、テ
スト電流パルスよりもはるかに小さく、好適には、振幅
が５００ミリアンペアで期間が２ミリ秒である。

ｅ２．テスト装置の動作テスト装置２０動作においては、回路ボード２２にテス
ト電流パルスを加える前にテスト電流経路の抵抗が測定
される。この経路抵抗は、抵抗網２８をライン５８を介
して測定回路４８を接続するようにモード・スイッチ５
０を動作させることにより測定される。そこで、パルス
発生器５２がブリッジ５４に電圧パルスを印加して、ラ
イン５８上に測定パルスを発生する。メータ５６により
感知される電圧はブリッジ５４のバランス状態に依存し
ており、それゆえ、パルス発生器５２の所与の値の出力
電圧に対してメータ５６を校正しておくと、メータ５６
の感知電圧は経路抵抗の測定手段として使用することが
できる。このメータ５６は、手操作で測定し調節するア
ナログ読み取りメータでもよく、あるいは自動テスト・
システムに使用されるディジタル化された測定値を与え
るアナログ−ディジタル変換器であってもよい。テスト
電流パルスの振幅は、回路ボード２４の損傷を防止する
程度には小さいが、回路接続の信頼性を保証するため
に、抵抗網２８を回路ボード２４に接続するプローブ６
０の任意の接触抵抗をブレーク・ダウンさせるには十分
な大きさである。

経路抵抗の測定の後、抵抗の所望の値は、スイッチの組
６２を操作することにより達成される。すなわち、それ
ぞれのスイッチ６２は、抵抗網２８の個々の抵抗に接続
されている。ライン２２の抵抗は、回路ボードの特定の
デザインに応じて１０分の１のオーダーの抵抗から数オ
ームにまで亘る。全体の経路抵抗を所望の値にセットす
るため、抵抗網２８における個々の抵抗の値が第１図に
示されている。このスイッチ６２は手動操作してもよい
し、自動化システムではリレーとして動作することもで
きる。これにより、抵抗測定及びセット手続が完了する
と、装置２０は、ライン２２の電流輸送容量をテストす
るために、回路ボード２４にテスト電流パルスを印加す
る準備完了となる。

タイミング・ユニット４４は、テスト電流パルスを発生
しその結果ライン２２を流れる電流パルスの波形をモニ
タするために、装置２０、特にモニタ４０で利用される
タイミング信号の組を発生するための周知の回路を具備
している。一例として、タイミング・ユニット４４は、
トリガ・パルス発生器６４と、遅延回路（ＤＥＬ）６６
と、３つの単安定フリップ・フロップ（ＭＦ）６８、７
０及び７２を有するものとして図示されている。ユニッ
ト４４によって発生されるタイミング信号は、上述の駆
動信号と、このあと述べることになる、リセット信号と
印加信号とゲート信号である。トリガ・パルス発生器６
４はリセット信号を発生する。駆動信号と印加信号とゲ
ート信号はそれぞれ単安定フリップ・フロップ６８、７
０及び７２によって発生される。各フリップ・フロップ
６８、７０及び７２は、予定の期間（または幅）のパル
スを発生するように予めセットされている。フリップ・
フロップ６８と７０は直接、トリガ・パルス発生器６４
によってトリガされる。一方、フリップ・フロップは、
遅延回路６６を介してトリガ・パルス発生器６４によっ
てトリガされ、これにより、ゲート信号の先端は、第４
図に示すように、駆動信号と、印加（テスト電流）信号
の先端の後に発生する。リセット信号と、印加信号と、
ゲート信号はライン７４によりモニタ４０に接続され
る。後で述べる終了信号は、モニタ４０によって発生さ
れ、回路ボード２４を損傷から防護するために必要であ
る場合、テスト電流パルスの期間を短縮するために、ラ
イン７６を介してＡＮＤゲート４６に接続されている。
この終了信号は、駆動信号のパルス回路２６への印加を
停止するためにＡＮＤゲート４６を非導通にする働きを
もつ。

ｅ３．テスト電流パルス第２図を参照すると、回路ボード２４に加えられモニタ
４０及び感知抵抗３６によって感知されたテスト電流パ
ルスの波形が図示されている。第２図では、３つの異な
る状況が考慮されている。第２図の左側には、回路ボー
ド２４の中の適正に構成されたライン２２を通過する電
流パルスの波形が図示されている。この波形はまた、抵
抗３６の両端でテスト電流パルスの通過に応答して発生
した電圧の波形でもある。この波形は、第２図の中央及
び第２図の右側で、破線で示されているように繰り返え
される。第２図の中心には、例えばライン２２の領域を
相当に制限しその結果抵抗の増加と電流の減少をもたら
すような切り込みによって、回路ボード２４のライン２
２が欠陥を有しているような状況をあらわす波形が実線
で描かれている。電流が減少していることは、電流波形
の振幅が下がっていることにより明らかである。例え
ば、第２図において、ボード２４の正常のライン導電体
中のテスト電流パルスに関連しては公称値である５０ア
ンペアがあらわれているが、深く切り込まれたライン導
電体の場合、電流の振幅は４２アンペアまで低下する。
そのような電流の低下は、モニタ４０の動作では、欠陥
ライトと表示として使用される。このことは後で説明し
よう。

第２図の右側では、可能な２つの電流波形が実線で図示
されている。これら双方の波形は、はじめに適正な電流
振幅があらわれて次に、欠陥ラインの狭い部分の破断に
より電流振幅が低下することで特徴づけられる。このよ
うな状況では、テスト電流パルスの期間中に断線（burn
out）が生じる。そのような断線は、パルス波形内の時
間の前半または後半に生じ得るものであり、電流の低下
は、断線の状況に応じて異なる。そのような断線効果の
差異が実線で２つの異なる波形によって表示されてい
る。パルス波形の期間中の電流振幅の突然の低下は、モ
ニタ４０の動作において欠陥ラインを表示するために使
用される。これについても後で説明する。

以上のように、プリント回路ボードにおけるラインの断
線に際しては、異なる２つの現象が見られた。すなわ
ち、深くくびれたラインは５０アンペアのテスト・パル
スを加えると直ちに高抵抗を示し、この欠陥ラインを介
しての導電経路はテスト電流パルスの期間に亘って維持
される。テスト電流パルスの終了後、欠陥ラインの狭い
部分の断線によりラインが開放状態になっていることが
見出される。そのような状況は、第２図の中央に図示さ
れている。欠陥ラインの断線に関連する別の状況は、第
２図の右側に図示されている。この場合、ラインの抵抗
は、パルス期間中突然上昇し、導電経路は、パルス期間
中には再度維持される。パルスの終了後、ラインが開放
状態にあることが見出される。

尚、回路ボード２４内のラインの長さは場合によって異
なり、短いラインが長いラインよりも小さい抵抗を示す
ことに注意されたい。約６オーム程度の抵抗値をもつ長
いラインの場合、電流テストの間放熱によりラインの抵
抗が増大することにも注意されたい。１７〜２５℃の温
度上昇が経験されることがあり、これによる抵抗値の上
昇は電流振幅の減少をもたらす。この効果は、抵抗網２
８にやや低い抵抗値の抵抗を挿入することにより補償す
ることができる。まは、キャパシタ３０によって供給さ
れる電圧は、テスト電流パルスの期間中にわずかに減少
することにも注意されたい。３１０ボルトという公称パ
ルス電圧値においては、電流パルスの期間中に、キャパ
シタ３０の放電によって約２ボルト電圧が低下する。テ
スト電流パルスの終了後、次の２５ミリ秒の間に電源３
２がキャパシタ３２を再チャージする。ブリーダ回路３
４は、連続的に５０〜６０ミリアンペアの電流を分流
し、システム２０が遮断されたときにキャパシタ３０を
迅速に放電させ、以て高電圧を解消して作業者を保護す
る働きを行う。

ｅ４．モニタ第３図を参照すると、第１図のモニタ４０の詳細な構成
が図示されている。モニタ４０は、断線検出回路７８及
び高低電流検出回路８０という２つの部分からなる。前
に述べたゲート信号と印加信号と、リセット信号がライ
ン７４を介してモニタ４０に入力され、終了信号がライ
ン７６を介してモニタ４０から送出される。断線検出回
路７８は、第２図の右側に図示されたような状況を検出
するための利用される。高低電流検出回路８０は、第２
図の中央に図示された低電流を検出するために利用され
る他、回路ボード２４を保護するため過剰の電流を検出
するためにも利用される。モニタ４０には、断線状況
と、高電流状況と、低電流状況を、装置２０を操作する
作業者に報知するための表示装置８２、８４及び８６が
それぞれ設けられている。

断線検出回路７８は、感知抵抗３６に接続されたバッフ
ァ・アンプ８８と、アンプ８８の出力端子に接続された
ピーク電圧検出器９０と、検出器９０の出力端子に接続
されたバッファ・アンプ９２と、アンプ９２の出力端子
に接続されたレベル・シフト回路９４と、レベル・シフ
ト回路９４及びアンプ８８の双方の出力端子に接続され
たコンパレータ９６と、コンパレータ９６の出力端子に
接続された論理ユニット９８とを具備している。バッフ
ァ・アンプ８８は、その正入力端子を感知抵抗３６の一
方の端子に接続する入力抵抗１００と、その負入力端子
を感知抵抗３６の他方の端子に接続する第２の入力抵抗
１０２と、アンプ８８の出力端子をその負入力端子に接
続するフィードバック抵抗１０４と、アンプ８８の正入
力端子をアースに接続する抵抗１０５を接続されてな
る。そして、抵抗１００、１０２、１０４及び１０５の
抵抗値は、バッファ・アンプ８８が単位利得を与えるよ
うに選択されている。ライン１０６は、アンプ８８の出
力端子を、コンパレータ９６の負入力端子、及び電流検
出回路８０のコンパレータ１０８及び１１０に接続す
る。バッファ・アンプ８８は、感知抵抗３６に対して比
較的高いインピーダンスを示し、これにより抵抗３６を
通過する電流の値に重大な変更がもたらされることなく
抵抗３６の両端の電圧を測定することが可能となる。

ピーク電圧検出器９０は、差動入力をもつアンプ１１２
と、アンプ１１２の正入力端子をバッファ・アンプ８８
の正入力端子に接続する入力抵抗１１４と、それぞれの
ベースを抵抗キャパシタ結合回路１２０によってアンプ
１１２の出力端子に接続されてなる一対のトランジスタ
１１６及び１１８と、トランジスタ１１６のエミッタと
負電源（−Ｖ）との間に接続された抵抗１２２と、トラ
ンジスタ１１８のエミッタとアースの間に接続された抵
抗キャパシタ保持回路１２６とを備えている。結合回路
１２０は、アンプ１１２からトランジスタ１１６及び１
１８に電流を直結するために、抵抗とキャパシタを並列
接続されてなる。回路１２６もまたキャパシタと抵抗を
並列接続されてなり、そのキャパシタは、トランジスタ
１１８のエミッタ電流によって与えられた電荷を蓄え
る。そして、この電荷は、保持回路１２６の抵抗を介し
てゆっくりと散逸する。トランジスタ１１８の保持回路
１２６との接続点にはピーク電圧検出器９０の出力端子
が設けられている。この出力端子は直接バッファ・アン
プ９２の正入力端子に接続されている。トランジスタ１
１６及び１１８のコレクタ端子は、正電圧源（＋Ｖ）に
接続されている。

バッファ・アンプ９２は、出力端子と負入力端子の間に
フィードバック抵抗１２８を接続され、単位利得を与え
るとともに、保持回路１２６に対して比較的高抵抗を示
す。これにより、回路１２６のキャパシタは、回路１２
６の抵抗によって放電されるまで、電荷を保持しておく
ことが可能になる。

レベル・シフト回路９４は、バッファ・アンプ９２の出
力信号をコンパレータ９６の正入力端子に直結するため
の手段を備えている。そして、レベル・シフト回路９４
は、アンプ９２の出力信号を、アンプ８８からライン１
０６上にあらわれる電圧からシフトさせるために、アン
プ９２の出力信号にオフセット電圧を結合する。尚、ラ
イン１０６上の電圧は、感知抵抗３６の両端にあらわれ
る電圧降下の瞬間的な値に追従するために、時間の関数
として変化することに注意されたい。バッファ・アンプ
９２の出力端子にあらわれる電圧は、抵抗３６の両端の
電圧降下のピーク値に保持され、この電圧降下は第２図
で示した波形に対応する。これにより、バッファ・アン
プ９２の出力信号とレベル・シフト回路９４のオフセッ
ト電圧の結合信号はコンパレータ９６に基準信号を与
え、この基準信号に対して、ライン１０６上の瞬間的な
電圧値がコンパレータ９６によって比較されるべきこと
になる。

レベル・シフト回路９４は、アンプ９２の出力端子をコ
ンパレータ９６の正入力端子に接続する結合抵抗１３０
を備えている。レベル・シフト回路９４はさらに、負電
源（−Ｖ′）とコンパレータ９６の正入力端子の間に接
続された電流フィード抵抗１３２と、コンパレータ９２
の正入力端子に接続されたコレクタをもちコレクタ電流
を抵抗１３２に流入させるトランジスタ１３４と、正電
源（＋Ｖ）からトランジスタ１３４にエミッタ電流を与
えるポテンシオメータ回路１３６と、ポテンシオメータ
回路１３６の両端に基準電圧を実現し以てトランジスタ
１３４にエミッタ電流をもたらすためにトランジスタ１
３４のベースと正電源（＋Ｖ）の間に接続されたツエナ
ー・ダイオード１３８と、トランジスタ１３４のベース
をアースに接続する抵抗１４０とを具備している。この
トランジスタ１３４によって引き込まれる電流の量は、
ポテンツオメータ１３６のセット状態に依存し、その電
流は抵抗１３２を通過してその抵抗１３２の両端に電圧
降下をもたらす。そして、抵抗１３２の両端の電圧降下
は抵抗１３０の両端の電圧降下と結合されて、抵抗１３
０によってバッファ・アンプ９２からコンパレータ９６
に接続された電圧のレベルにシフトをもたらす。

第４図及び第５図を参照すると、レベル・シフト回路９
４によってもたらされるレベル・シフトの量は約５０mV
である。これら双方の図は、縦軸を電圧、水平軸を時間
としてモニタ４０にあらわれる波形を示している。５０
アンペアのテスト電流パルスは、０．０５オームの感知
抵抗３６の両端に２．５ボルトの電圧降下をもたらす。
こうして、第４図及び第５図の最上段の波形は２．５ボ
ルトのピーク電圧をもつ。前に述べたように、キャパシ
タ３０（第１図）は３１０ボルトまでチャージされ、テ
スト電流パルスの期間に、２ボルトだけチャージ電圧が
低下する。第４図の電圧波形の２．５ボルトという値を
キャパシタ３０（第１図）の３１０ボルトという値に比
較すると、キャパシタ３０の放電に関連する電圧の減少
は、第４図に示された５０ミリボルトという電圧オフセ
ットの約１／３であることが容易に分かる。この５０ミ
リボルトのオフセットは、第４図の波形の電圧振幅のわ
ずか２％であり、電圧波形の全体の振幅よりもはるかに
小さい。このように、オフセットは、キャパシタ３０の
放電に関連する電圧の降下をカバーするには十分に大き
く、また、欠陥ラインを検出するべく第２図に示すよう
な振幅の低下を検出し得るには十分な程度に小さい。

上述の信号電圧の関係と、ライン７４上のタイミング信
号は、論理ユニット９８によって、テスト電流パルスの
期間内に測定電流が降下するという断線状況の存在を検
出する際に利用される。この状況は、第２図の右側に図
示されている。論理ユニット９８は、ＡＮＤゲート１４
２と、２個のＮＡＮＤゲート１４４及び１４６と、セッ
ト・リセット・フリップ・フロップとして構成されたラ
ッチ１４８と、ＯＲ回路１５０とを具備している。

論理ユニット９８の動作は第４図及び第５図のさまざま
な波形図を参照することにより説明される。コンパレー
タ９６の出力信号は第４図の上から２行目に図示されて
おり、コンパレータ９６によってゲート１４２の一方の
入力端子に加えられる。第４図及び第５図の上から３行
目に示されているゲート信号は、ライン７４を介してゲ
ート４１２の第２の入力端子、及び電流検出回路８０の
ＡＮＤゲート１５２の一方の入力端子に伝達される。ゲ
ート信号の立ち上がりは、テスト電流パルスの立ち上が
りよりもわずかに後に発生する。これは、テスト電流パ
ルスの印加直後に回路ボード２４のライン２２に存在す
る虞れのある過渡的な信号を論理ユニット９８が感知し
ないようにするためである。ゲート信号が遅延して発生
するのは、第１図に関連して説明した遅延回路６６の作
用による。第４図及び第５図に示すように、コンパレー
タ９６の出力信号は、テスト電流パルスの振幅が、ピー
ク電圧検出器９０及びレベル・シフト回路９４によって
設定された基準レベル以下に下降するまで低レベルある
いは論理０値を有する。断線が生じない場合（第４
図）、コンパレータ９６のその出力は、テスト電流パル
スの終了時に高レベルあるいは論理１に立ち上がる。断
線が生じた場合（第５図）、テスト電流パルスの振幅
は、より早期に、コンパレータ９６に加えられた基準レ
ベルよりも下降する。すなわち、この場合、コンパレー
タ９６の出力は、第４図に示すよりも早期に立ち上が
る。ゲート１４２は、コンパレータ９６の信号とゲート
信号とがともに論理１の状態にあるとき論理１の信号を
与える。ゲート１４２の出力信号はゲート１４４によっ
て印加信号と結合され、ラッチ１４８をセットするため
の出力論理信号となる。ラッチ１４８のセット動作は、
断線時に起こる。第５図を参照すると、ラッチ１４８の
セット動作は、コンパレータ９６の出力信号が論理０か
ら論理１に遷移する際に起こる。第４図の場合、コンパ
レータ９６の出力信号の遷移は、印加信号の終了後に発
生し、この場合ゲート１４４によるラッチ１４８のセッ
トは生じない。ラッチ１４８の出力は、断線が生じたこ
とを知らせるために表示装置８２に加えられる。ラッチ
１４８の出力はまた、ゲート１４６によって印加信号と
結合され、トリガ・パルス信号となる。このトリガ・パ
ルス信号はＯＲ回路１５０により結合されライン７６上
で上述した終了信号としてあらわれる。次にテスト電流
パルスを加える前に、回路ボード２４の次のライン２２
をテストするために、ラッチ１４８にはライン７４から
リセット信号が加えられる。

（高低）電流検出回路８０は、上述のゲート１５２とコ
ンパレータ１０８及び１１０と、２個のＮＡＮＤゲート
１５４及び１５６と、２個のラッチ１５８及び１６０を
具備している。ラッチ１５８及び１６０はそれぞれ表示
装置８４及び８６を駆動する。ゲート１５２は、入力信
号において上述のゲート信号と印加信号とを受け入れ
る。コンパレータ１０８及び１１０はライン１０６上で
バッファ・アンプ８８から上述の信号を受け取る。コン
パレータ１０８及び１１０の各々は、ライン１０６のア
ンプ信号を比較するための基準信号を個別に入力され
る。コンパレータ１０８に加えられる基準信号は３ボル
トの電圧値を有し、コンパレータ１１０に加えられる基
準信号は約２．２５ボルトの電圧値を有している。第４
図の最初の行の信号を参照すると、感知抵抗３６の両端
で感知される２．５ボルトという振幅値は、コンパレー
タ１０８及び１１０にそれぞれ加えられる基準電圧値の
中間の値である。こうして、２つのコンパレータ１０８
及び１１０は、抵抗３６の両端の間の電圧波形の振幅す
なわちテスト電流パルスの振幅が所望の値の範囲にある
ことを確認するための窓の役割りを果たす。コンパレー
タ１０８及び１１０に加えられる２つの基準電圧信号
は、電圧源（＋Ｖ）とアースの間に接続された電圧分割
器等の任意の手段によって供給することができる。

動作においては、ゲート１５２は、その２つの入力端子
に、ゲート信号と印加信号が同時に存在することに応答
して論理１出力信号を発生する。ゲート１５２の論理１
出力信号は、コンパレータ１０８及び１１０のそれぞれ
の出力信号をラッチ１５８及び１６０に対してゲートす
るために、ゲート１５４及び１５６の各々に加えられ
る。そして、ライン１０６上の電圧が３ボルトを超える
ような、テスト電流パルスが過剰に大きい振幅をもつ事
態が生じた場合、コンパレータ１０８が論理１信号を発
生し、この論理１信号は、ゲート１５２からの論理１信
号と結合されてゲート１５４を作動させ、これによりラ
ッチ１５８がセットされる。同様に、ライン１０６上の
信号の振幅が２．２５ボルトを下回るような、テスト電
流パルスが小さすぎる事態が生じた場合、コンパレータ
１１０が論理１信号を発生し、この論理１信号はゲート
１５２の論理１信号と結合されてゲート１５６を作動さ
せ、これによりラッチ１０６がセットされる。ゲート１
５４の出力信号は、ラッチ１５８のセット端子に接続さ
れるのみならず、ＯＲ回路１５０の入力端子にも加えら
れる。同様に、ゲート１５６の出力信号は、ラッチ１６
０のセット端子に加えられるのみならず、ＯＲ回路１５
０の入力端子にも加えられる。従って、テスト・パルス
中に過剰の電流が生じた場合、ゲート１５４の出力信号
はＯＲ回路１５０を介して接続されライン７６上に終了
信号としてあらわれ、また、表示装置８４がラッチ１５
８により作動され過剰な高電流であることを表示する。
同様にテスト・パルスの電流が低すぎる場合、ゲート１
５６の出力信号がＯＲ回路１５０を介して接続されライ
ン７６上に終了信号としてあらわれ、また、電流が低す
ぎることを表示するために、ラッチ１６０が表示装置８
６を作動させる。これにより、ライン７６上の終了信号
は、断線検出回路７８によって与えられる、テスト電流
パルス期間内に生じた断線の存在時と、コンパレータ１
０８及びゲート１５４によって与えられる、異常に高い
電流の場合と、コンパレータ１１０及びゲート１５６に
よって与えられる、異常に低い電流の場合に付勢され
る。ライン７６上の終了信号は、第１図に関連して説明
したように、回路ボード２４に対する損傷を防止するた
めに、テスト電流パルスをターン・オフさせる。

ｅ５．自動測定システム第６図を参照すると、テスト装置２０のテスト処理を自
動的に行うために、装置２０の素子と、それらの素子を
制御するためのコンピュータ１６４とを有するシステム
１６２が図示されている。このシステム１６２はさら
に、パルス発生カード１６６と、ディジタル・インバー
タ１６８と、ＮＡＮＤゲート１７０と、高電圧パルス発
生器１７２と、抵抗選択カード１７４と、エラー検出カ
ード１７６と、断線シミュレータ１７８と、抵抗測定カ
ード１８０と、表示マルチプレクス・カード１８２とを
具備している。

第１図においては、テスト電流経路の初期測定が、モー
ド選択スイッチ５０と、抵抗網２８と、プリント回路ラ
イン２２と、感知抵抗３６を介して行なわれるものとし
て図示されている。それに対応して、システム１６２
は、第６図に示すように、高電圧パルス発生器１７２か
ら抵抗選択カード１７４、プローブ６０、回路ボード２
４及び感知抵抗３６を介して延長されたテスト電流経路
により初期測定を実行する。高電圧パルス発生器１７２
は第１図における電源３２、ブリーダ回路３４、キャパ
シタ３０及びパルス回路２６を具備している。抵抗選択
カード１７４は第１図の抵抗網２８を有している。抵抗
選択カードは、第１図の抵抗測定回路４８を有してい
る。そして、スイッチ５０（第１図）のモード選択機能
はコンピュータ１６４（第６図）内で実行される。第１
図のメータ５６は、アナログ−ディジタル変換器（図示
しない）によって実施され、その際、コンピュータ１６
４がディジタル出力を読み取る。第６図は、コンピュー
タ１６４と抵抗測定カード１８０との接続、及び抵抗選
択カード１７４とコンピュータ１６４との接続を含む、
システム１６２の素子間を接続するディジタル・バスや
アナログ信号ラインを図示する。コンピュータ１６４
は、抵抗測定カード１８０を作動させて、抵抗選択カー
ド１７４により回路ボード２４に測定電流パルスを加え
る。そして、テスト電流経路の抵抗値を読みとると、次
にコンピュータ１６４は、所望の経路抵抗値（典型的に
は６．２オーム）を達成するように個々のスイッチ６２
（第１図）を操作するために、抵抗選択カード１７４の
リレーの組を動作させる。その後、コンピュータ１６４
は、ゲート１７０を介して高電圧パルス発生器１７２に
制御信号を加えることによって、高電圧パルス発生器１
７２を動作させる。約５０アンペアのテスト電流パルス
を供給するために高電圧パルス発生器１７２を動作させ
ると（第１図のキャパシタ３０とスイッチ４２に関連し
て述べたように）３１０ボルトの電圧パルスが低下す
る。第１図の容量的放電回路とパルス発生器１７２を使
用することは、電流源を使用することよりも好ましい。
というのは、電流源を使用すると、断線時のエネルギー
が大きくなり、従って回路を損傷しやすくなるからであ
る。

エラー検出カード１７６は、電源振幅と、パルス幅と、
回路経路の全抵抗をモニタするための回路を含むのみな
らず、断線またはその他の不適当な電流状態が存在する
ときにテスト電流パルスを遮断する働きをもつモニタ４
０（第１図）をも組み込んでなる。

断線シミューレタ１７８は、モニタ４０の断線検出動作
が適正であることを補償するために診断モードでシステ
ム１６２を動作させるという、第１図の装置２０にはな
い機能を実行するための回路を含んでいる。また、表示
マルチプレクス・カード１８２は、電流パルスの振幅、
幅、または回路経路抵抗を表示する際に、エンジニアリ
ング及び保守に支援を与えるのに有用である。

パルス発生カード１６６は、タイミング・ユニット４４
（第１図）に対応する回路を含み、モニタ４０（第１図
及び第３図）に加えられる印加信号を発生する。印加信
号の発生においては、テスト電流パルスの立ち上がり及
び立ち下がり時間のための余裕を与えるために、印加信
号の幅を５５マイクロ秒に延長することが望ましい。

装置２０の回路とシステム１６２をさらに比較すると、
ゲート１７０は、断線またはその他の障害が生じた際
に、テスト電流パルスを終了させるために、コンピュー
タ１６４及び、モニタ４０を含むエラー検出カード１７
６と協働する。それゆえ、ゲート１７０の機能は、ゲー
ト４６（第１図）及びＯＲ回路１５０（第３図）によっ
て与えられる機能に類似している。インバータ１６８
は、パルス発生カード１６６からゲート１７０に供給さ
れるタイミング信号に適切な論理状態を与えるために、
採用されている。表示マルチプレクス・カード１８２
は、システム１６２の別の素子からデータ信号を受け取
る。このデータ信号は第６図に示すバスを介して伝達さ
れる。そしてカード１８２は、自動テスト装置（図示し
ない）のフロント・パネルに存在する表示装置（図示し
ない）にデータを伝達する。

第６図のシステム１６２に関する上述の記載から、本発
明の装置２０を、回路ボード中でプリント回路ラインの
電流輸送容量を変化させるための自動テスト・システム
に組み込むことを可能とするような方法で構成されてい
ることが明らかであろう。

Ｆ．発明の効果以上のように、この発明によれば、プリント回路の条片
導電体のテストを断線技術を様いて迅速且つ正確に実行
するための方法及び装置が与えられる。また、この装置
は、コンピュータ支援の自動化システムによく適合す
る。

【図面の簡単な説明】

第１図は、本発明のテスト装置の構成及びその結線を示
す回路ブロック図、第２図は、テスト電流パルスの波形をあらわす図、第３図は、第１図のテスト装置の構成の一部をなすモニ
タの詳細な回路ブロック図、第４図及び第５図は、テスト電流パルス、バッファ出
力、コンパレータ出力、ゲート信号、印加信号及び駆動
信号の波形及び発生タイミングをあらわす図、第６図は、第１図の装置が組み込まれる自動化システム
の回路ブロック図である。２２‥‥プリント回路ボードのテストされる導電ライ
ン、２８‥‥抵抗網、３６‥‥電流感知抵抗、３２‥‥
電源、３０‥‥パルス発生用キャパシタ、４２‥‥パル
ス発生用スイッチ、４０‥‥モニタ、４４‥‥タイミン
グ・ユニット。

Claims

【特許請求の範囲】

【請求項１】テストすべきプリント回路上の導電体と電
流感知抵抗を含む直列抵抗経路を構成し、上記導電体のテストをモニタするための時間枠を設定
し、上記時間枠内に、上記抵抗経路を介して上記導電体にテ
スト電流パルスを加え、上記時間枠の間に上記電流感知抵抗を流れる電流の振幅
をモニタして上記導電体中を流れる電流の導通状態を測
定し、上記導通状態に応じて上記プリント回路の損傷を防止す
るよう上記電流パルスを制御する段階を含む、上記導通状態の変動によりプリント回路の良否を判定す
るプリント回路のテスト方法。
【請求項２】上記振幅のモニタは、上記時間枠内におけ
る電流振幅の変化の存在を測定するために、時間の関数
として実行される特許請求の範囲第１項に記載の方法。
【請求項３】上記パルスの引加は、キャパシタの放電に
よって実行される特許請求の範囲第２項に記載の方法。
【請求項４】プリント回路の導電体の電流輸送容量をテ
ストするための装置において、上記導電体およびこれに直列に接続された電流感知抵抗
からなる直列抵抗経路と、所定の断面積よりも小さい断面積をもつ上記導電体の狭
められた領域を所定の時間内に断線させるに十分な電力
を有するテスト電流パルスを上記直列抵抗経路に加える
手段と、上記直列抵抗経路を流れる電流の波形を時間の関数とし
てモニタするための手段と、上記電流の波形の変化が上記導電体に断線が生じたこと
を示すとき、上記テスト電流パルスを遮断する手段と、を具備するプリント回路のテスト装置。