JPS61202171A - 多端子シヨ−トチエツカ - Google Patents
多端子シヨ−トチエツカInfo
- Publication number
- JPS61202171A JPS61202171A JP60044073A JP4407385A JPS61202171A JP S61202171 A JPS61202171 A JP S61202171A JP 60044073 A JP60044073 A JP 60044073A JP 4407385 A JP4407385 A JP 4407385A JP S61202171 A JPS61202171 A JP S61202171A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- terminal
- circuiting
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
印刷配線板上に形成された複数個の回路パターン間の短
絡を検査する装置で、被検査回路パターンのそれぞれに
接触子を接触させスタートボタンを押すと、短絡してい
る回路パターンを自動的に検出し表示する装置である。
絡を検査する装置で、被検査回路パターンのそれぞれに
接触子を接触させスタートボタンを押すと、短絡してい
る回路パターンを自動的に検出し表示する装置である。
本発明は印刷配線板の検査装置に係り、特に印刷配線板
上に形成された複数個の回路間における、短絡を検査す
る多端子ショー１−チェッカに関する。
上に形成された複数個の回路間における、短絡を検査す
る多端子ショー１−チェッカに関する。
集積回路素子の高密度化、各種回路部品の小形化に伴っ
て、それ等の部品を搭載する印刷配線板は狭い場所に数
多くの回路パターンが形成される。
て、それ等の部品を搭載する印刷配線板は狭い場所に数
多くの回路パターンが形成される。
したがって回路パターンの間隔も狭く極く小さい金属粉
が付着したり、一方の回路パターンに髭状導体が形成さ
れたりするとそれ等の回路パターン間は短絡状態になる
。しかし回路パターンの数が多く短絡の原因になってい
る、金属粉や髭状導体が小さいために短絡個所を最初か
ら肉眼で見つけることは極めて困難である。
が付着したり、一方の回路パターンに髭状導体が形成さ
れたりするとそれ等の回路パターン間は短絡状態になる
。しかし回路パターンの数が多く短絡の原因になってい
る、金属粉や髭状導体が小さいために短絡個所を最初か
ら肉眼で見つけることは極めて困難である。
そこで回路パターン間の短絡を短時間で容易に検出でき
る多端子ショートチェッカの実現が望まれている。
る多端子ショートチェッカの実現が望まれている。
第４図は従来方式の多端子ショートチェッカを示す回路
図である。
図である。
図において従来方式の多端子ショートチェッカは、被検
査回路パターン（以下回路パターンと称する）に接触さ
せる接触子を接続する端子１と、電源２１および指示計
２２からなる抵抗測定部２と、端子１を抵抗測定部２の
＋側または一側に接続するための切換えスイッチ３で構
成されている。
査回路パターン（以下回路パターンと称する）に接触さ
せる接触子を接続する端子１と、電源２１および指示計
２２からなる抵抗測定部２と、端子１を抵抗測定部２の
＋側または一側に接続するための切換えスイッチ３で構
成されている。
通常全ての端子１が例えば抵抗測定部２の＋側に接続さ
れており、任意の端子１を選定し抵抗測定部２の一側に
接続すると、接触子を介してその端子１に接続されてい
る回路パターンと、その他の回路パターンとの間に短絡
が無ければ指示計２２は無限大を指すが、短絡があると
指示引２２は０またはＯに近い低い抵抗値を指す。短絡
があった場合はその他の端子１を順次抵抗測定部２の一
側に接続し、前に選定した回路パターンと短絡している
回路パターンを抽出する。印刷配線板上に形成された全
ての回路パターンの組合せについて、上記操作を繰り返
し行うことによって回路パターン間の短絡を検出してい
る。
れており、任意の端子１を選定し抵抗測定部２の一側に
接続すると、接触子を介してその端子１に接続されてい
る回路パターンと、その他の回路パターンとの間に短絡
が無ければ指示計２２は無限大を指すが、短絡があると
指示引２２は０またはＯに近い低い抵抗値を指す。短絡
があった場合はその他の端子１を順次抵抗測定部２の一
側に接続し、前に選定した回路パターンと短絡している
回路パターンを抽出する。印刷配線板上に形成された全
ての回路パターンの組合せについて、上記操作を繰り返
し行うことによって回路パターン間の短絡を検出してい
る。
従来方式の多端子ショートチェッカは切換えスイッチの
操作を手動で行っており、しかも短絡を検出すると該当
回路パターンの位置を記録しなければならない。したが
って回路パターン間の短絡検出に多くの時間を必要とし
、多数の短絡があった場合に切換えスイッチの操作ミス
から検出漏れが発生するという問題があった。
操作を手動で行っており、しかも短絡を検出すると該当
回路パターンの位置を記録しなければならない。したが
って回路パターン間の短絡検出に多くの時間を必要とし
、多数の短絡があった場合に切換えスイッチの操作ミス
から検出漏れが発生するという問題があった。
第１図は本発明になる多端子ショートチェッカの原理ブ
ロック図を示す。
ロック図を示す。
上記問題点は第１図に示す如く回路パターンに接触させ
る接触子を接続する複数個の端子４と、回路パターン間
の短絡の有無を検出する複数個の短絡検出回路５と、端
子４を短絡検出回路５と接地線のいずれか一方に接続す
る複数個のスイッチング素子６と、短絡している回路パ
ターンを表示する複数個の短絡表示回路７とを具えた短
絡検知部８、およびスイッチング素子６の切り換えを自
動的に行う手段を具えた制御部９から構成してなる本発
明の多端子ショートチェッカによって解決される。
る接触子を接続する複数個の端子４と、回路パターン間
の短絡の有無を検出する複数個の短絡検出回路５と、端
子４を短絡検出回路５と接地線のいずれか一方に接続す
る複数個のスイッチング素子６と、短絡している回路パ
ターンを表示する複数個の短絡表示回路７とを具えた短
絡検知部８、およびスイッチング素子６の切り換えを自
動的に行う手段を具えた制御部９から構成してなる本発
明の多端子ショートチェッカによって解決される。
第１図において端子４はスイッチング素子６を介して短
絡検出回路５の入力端子５１に接続されており、入力端
子５１には抵抗５２を介して電圧Ｖｃｃが印加されてい
る。短絡表示回路７は短絡検出回路５の入力端子５１に
電圧Ｖｃｃが印加されている場合は表示しないが、入力
端子５１が接地されると表示するように構成されている
。
絡検出回路５の入力端子５１に接続されており、入力端
子５１には抵抗５２を介して電圧Ｖｃｃが印加されてい
る。短絡表示回路７は短絡検出回路５の入力端子５１に
電圧Ｖｃｃが印加されている場合は表示しないが、入力
端子５１が接地されると表示するように構成されている
。
かかる構成の多端子ショートチェッカにおいて端子４に
接続されている接触子を回路パターンに接触せしめ、ま
ず第１の端子４即ち第１の回路パターンを接地線に接続
すると、第１の回路パターンとその他の回路パターンの
間に短絡が無ければ、全ての短絡検出回路５の入力端子
５１に電圧Ｖｃｃが印加されており短絡表示回路７には
何も表示されない。しかし第１の回路パターンとその他
の回路パターンの間に短絡があると、短絡しているその
他の回路パターンおよびそれに接続された入力端子５１
は第１の端子４を介して接地され、短絡検出回路５の入
力端子５１を接地された短絡表示回路７は短絡している
ことを表示する。以下同様に第２の端子４からｎ番目の
端子４まで順次接地線と接続することにより、全ての回
路パターンの間における短絡を検知することができる。
接続されている接触子を回路パターンに接触せしめ、ま
ず第１の端子４即ち第１の回路パターンを接地線に接続
すると、第１の回路パターンとその他の回路パターンの
間に短絡が無ければ、全ての短絡検出回路５の入力端子
５１に電圧Ｖｃｃが印加されており短絡表示回路７には
何も表示されない。しかし第１の回路パターンとその他
の回路パターンの間に短絡があると、短絡しているその
他の回路パターンおよびそれに接続された入力端子５１
は第１の端子４を介して接地され、短絡検出回路５の入
力端子５１を接地された短絡表示回路７は短絡している
ことを表示する。以下同様に第２の端子４からｎ番目の
端子４まで順次接地線と接続することにより、全ての回
路パターンの間における短絡を検知することができる。
なお第１の端子４の接地からｎ番目の端子４の接地まで
、スイッチング素子６の切換えは全て制御部９によって
自動的に行われる。即ち制御部９は接触子を回路パター
ンに接触せしめスタートボタン９１を押すと自動的に検
査を開始し、回路パターン間の短絡が無ければ最後まで
検査を続行し、終了表示ランプ９２に検査の終わったこ
とを表示し自動的に停止する。また回路パターン間に短
絡があると次のスイッチング素子６を切換える前に停止
し、再びスタートボタン９１を押すと次のスイッチング
素子６を切換え検査を続行するように構成されている。
、スイッチング素子６の切換えは全て制御部９によって
自動的に行われる。即ち制御部９は接触子を回路パター
ンに接触せしめスタートボタン９１を押すと自動的に検
査を開始し、回路パターン間の短絡が無ければ最後まで
検査を続行し、終了表示ランプ９２に検査の終わったこ
とを表示し自動的に停止する。また回路パターン間に短
絡があると次のスイッチング素子６を切換える前に停止
し、再びスタートボタン９１を押すと次のスイッチング
素子６を切換え検査を続行するように構成されている。
したがって回路パターン間の短絡検出に要する時間を短
縮し、切換えスイッチの操作ミスから発生する検出漏れ
を無くすことができる。
縮し、切換えスイッチの操作ミスから発生する検出漏れ
を無くすことができる。
以下添付図により本発明になる多端子ショートチェッカ
の実施例について説明する。第２図は短絡検知部の構成
を示す回路図、第３図は短絡検知部の構成を示す回路図
であり、全図を通し同し対象物は同一記号で表している
。
の実施例について説明する。第２図は短絡検知部の構成
を示す回路図、第３図は短絡検知部の構成を示す回路図
であり、全図を通し同し対象物は同一記号で表している
。
第２図において短絡検知部８ば回路パターンに接触させ
る接触子を接続する複数個の端子４と、ＮＡＮＤ回路５
３．５４で構成される複数個の短絡検出回路５と、複数
個のスイッチング素子６で構成されるアナログスイッチ
と、発光ダイオード７１を有する複数個の短絡表示回路
７とを具えており、短絡検出回路５の出力側と短絡表示
回路７の入力側とは、Ｄフリップフロップ（以下Ｄ−Ｆ
Ｆと称する）を介して接続されている。なお発光ダイオ
ード７２を有する短絡表示回路とそれに接続されている
Ｄ−ＦＦは、回路パターン間に短絡がありＮＧ信号が出
力されたことを表示する回路である。
る接触子を接続する複数個の端子４と、ＮＡＮＤ回路５
３．５４で構成される複数個の短絡検出回路５と、複数
個のスイッチング素子６で構成されるアナログスイッチ
と、発光ダイオード７１を有する複数個の短絡表示回路
７とを具えており、短絡検出回路５の出力側と短絡表示
回路７の入力側とは、Ｄフリップフロップ（以下Ｄ−Ｆ
Ｆと称する）を介して接続されている。なお発光ダイオ
ード７２を有する短絡表示回路とそれに接続されている
Ｄ−ＦＦは、回路パターン間に短絡がありＮＧ信号が出
力されたことを表示する回路である。
また第３図において制御部９はスタートボタン９１を有
し、スタごトポタン９１を押すと自動的に検査を開始さ
せるスタート回路９４と、検査の終わったことを表示す
る終了表示ランプ９２と、リセットボタン９３を有しリ
セットボタン９３が押されたとき、パワーリセットをさ
れたとき、検査が終了したとき、検査の途中で短絡を検
出したとき等に検査を停止するリセット回路９５と、ク
ロック発振器とカウンタとデコーダで構成され、アナロ
グスイッチのスイッチング素子６を順次切り換えるため
の切換信号を発生する駆動回路９６と、ＯＲ回路とＪＫ
フリッププロップ（以下ＪＫＦＦと称する）で構成され
、検査済回路パターンおよび短絡している回路パターン
を記憶する記憶回路９７と、回路パターン間に短絡があ
るとＮＧ信号を出力するＮＧ信号出方回路９８とで構成
されている。
し、スタごトポタン９１を押すと自動的に検査を開始さ
せるスタート回路９４と、検査の終わったことを表示す
る終了表示ランプ９２と、リセットボタン９３を有しリ
セットボタン９３が押されたとき、パワーリセットをさ
れたとき、検査が終了したとき、検査の途中で短絡を検
出したとき等に検査を停止するリセット回路９５と、ク
ロック発振器とカウンタとデコーダで構成され、アナロ
グスイッチのスイッチング素子６を順次切り換えるため
の切換信号を発生する駆動回路９６と、ＯＲ回路とＪＫ
フリッププロップ（以下ＪＫＦＦと称する）で構成され
、検査済回路パターンおよび短絡している回路パターン
を記憶する記憶回路９７と、回路パターン間に短絡があ
るとＮＧ信号を出力するＮＧ信号出方回路９８とで構成
されている。
第２図および第３図において接触子を回路パターンに接
触せしめスタートボタン９１を押すと、駆動回路９６か
ら第１のスイッチング素子６を切り換える信号が出力さ
れ、検査対象がＳｌの回路パターンであることを記憶回
路９７のＪＫＦＦに記憶すると共に、ＪＫＦＦの出力に
よって第１のスイッチング素子６が切り換わる。そして
第１の回路パターンに短絡が無ければ駆動回路９６から
第２のスイッチング素子６を切り換える信号が出力され
、検査対象が第２の回路パターンであることを記憶回路
９７のＪＫＦＦに記憶すると共に、ＪＫＦＦの出力によ
って第２のスイッチング素子６が切り換わる。これを最
後の回路パターンの検査が終わるまで繰り返し行い、最
後の回路パターンの検査が終わると終了表示ランプ９２
に検査の終わったことを表示し自動的に停止する。
触せしめスタートボタン９１を押すと、駆動回路９６か
ら第１のスイッチング素子６を切り換える信号が出力さ
れ、検査対象がＳｌの回路パターンであることを記憶回
路９７のＪＫＦＦに記憶すると共に、ＪＫＦＦの出力に
よって第１のスイッチング素子６が切り換わる。そして
第１の回路パターンに短絡が無ければ駆動回路９６から
第２のスイッチング素子６を切り換える信号が出力され
、検査対象が第２の回路パターンであることを記憶回路
９７のＪＫＦＦに記憶すると共に、ＪＫＦＦの出力によ
って第２のスイッチング素子６が切り換わる。これを最
後の回路パターンの検査が終わるまで繰り返し行い、最
後の回路パターンの検査が終わると終了表示ランプ９２
に検査の終わったことを表示し自動的に停止する。
回路パターン間に短絡があるとＮＧ信号出力回路９８か
らＮＧ信号が出力され、発光ダイオード７２が点燈する
と共にリセット回路９５が作動し検査が中断される。ま
た短絡している回路パターンに接続されているＮＡＮＤ
回路５３の出力レベルが反転し発光ダイオード７１が点
燈する。なお短絡があるとその回路パターンを記憶回路
９７のＪＫＦＦに記憶すると共に、ＪＫＦＦの出力によ
゛って該当するスイッチング素子６を切り換え重複検査
を回避している。このように中断した検査を続行するに
はスタートボタン９１を押すと、駆動回路９６から次の
スイッチング素子６を切り換える信号が出力され検査が
続行される。
らＮＧ信号が出力され、発光ダイオード７２が点燈する
と共にリセット回路９５が作動し検査が中断される。ま
た短絡している回路パターンに接続されているＮＡＮＤ
回路５３の出力レベルが反転し発光ダイオード７１が点
燈する。なお短絡があるとその回路パターンを記憶回路
９７のＪＫＦＦに記憶すると共に、ＪＫＦＦの出力によ
゛って該当するスイッチング素子６を切り換え重複検査
を回避している。このように中断した検査を続行するに
はスタートボタン９１を押すと、駆動回路９６から次の
スイッチング素子６を切り換える信号が出力され検査が
続行される。
したがって回路パターン間の短絡検出に要する時間を短
縮し、切換えスイッチの操作ミスから発生する検出漏れ
を無くすことができる。
縮し、切換えスイッチの操作ミスから発生する検出漏れ
を無くすことができる。
上述の如く本発明によれば回路パターン間の短絡を短時
間で容易に検出できる多端子ショートチェッカを提供す
ることができる。
間で容易に検出できる多端子ショートチェッカを提供す
ることができる。
第１図は本発明になる多端子ショートチェッカの原理ブ
ロック図、 第２図は短絡検知部の構成を示す回路図、第３図は短絡
検知部の構成を示す回路図、第４図は従来方式の一例を
示す回路図、である。図において ４は端子、５は短絡検出回路、 ６はスイッチング素子、７は短絡表示回路、８は短絡検
知部、 ９は制御部、 ５１は入力端子、 ５２ば抵抗、 ５３．５４はＮＡＮＤ回路、 ７１．７２は発光ダ・イ
オード、９１はスタートボタン、９２は終了表示ランプ
、９３はリセットボタン、９４はスター１〜回路、９５
はす七ソト回路、 ９６は駆動回路、９７は記憶回路、
９８はＮＧ信号出力回路、をそれぞれ表す。 本発明の原理ブロックｚ 阜ｌ 図
ロック図、 第２図は短絡検知部の構成を示す回路図、第３図は短絡
検知部の構成を示す回路図、第４図は従来方式の一例を
示す回路図、である。図において ４は端子、５は短絡検出回路、 ６はスイッチング素子、７は短絡表示回路、８は短絡検
知部、 ９は制御部、 ５１は入力端子、 ５２ば抵抗、 ５３．５４はＮＡＮＤ回路、 ７１．７２は発光ダ・イ
オード、９１はスタートボタン、９２は終了表示ランプ
、９３はリセットボタン、９４はスター１〜回路、９５
はす七ソト回路、 ９６は駆動回路、９７は記憶回路、
９８はＮＧ信号出力回路、をそれぞれ表す。 本発明の原理ブロックｚ 阜ｌ 図
Claims (1)
- 【特許請求の範囲】 被検査回路パターンに接触させる接触子を接続する複数
個の端子（４）と、 被検査回路パターン間の短絡の有無を検出する複数個の
短絡検出回路（５）と、 端子（４）を短絡検出回路（５）と接地線のいずれか一
方に接続する複数個のスイッチング素子（６）と、短絡
している回路パターンを表示する複数個の短絡表示回路
（７）とを具えた短絡検知部（８）、およびスイッチン
グ素子（６）の切り換えを自動的に行う手段を具えた制
御部（９）から構成してなることを特徴とする多端子シ
ョートチェッカ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044073A JPS61202171A (ja) | 1985-03-06 | 1985-03-06 | 多端子シヨ−トチエツカ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044073A JPS61202171A (ja) | 1985-03-06 | 1985-03-06 | 多端子シヨ−トチエツカ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61202171A true JPS61202171A (ja) | 1986-09-06 |
Family
ID=12681451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60044073A Pending JPS61202171A (ja) | 1985-03-06 | 1985-03-06 | 多端子シヨ−トチエツカ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61202171A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103558495A (zh) * | 2013-11-11 | 2014-02-05 | 成都曙创科技有限公司 | 一种多通道线路通断检测装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121865B2 (ja) * | 1972-09-20 | 1976-07-06 | ||
| JPS52121788A (en) * | 1976-04-07 | 1977-10-13 | Hitachi Denshi Ltd | Wiring checker |
| JPS551582A (en) * | 1978-06-21 | 1980-01-08 | Richo Keiki Kk | Electric wire bundle testing apparatus |
| JPS57161560A (en) * | 1981-03-31 | 1982-10-05 | Fujitsu Ltd | Test equipment for wiring |
-
1985
- 1985-03-06 JP JP60044073A patent/JPS61202171A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121865B2 (ja) * | 1972-09-20 | 1976-07-06 | ||
| JPS52121788A (en) * | 1976-04-07 | 1977-10-13 | Hitachi Denshi Ltd | Wiring checker |
| JPS551582A (en) * | 1978-06-21 | 1980-01-08 | Richo Keiki Kk | Electric wire bundle testing apparatus |
| JPS57161560A (en) * | 1981-03-31 | 1982-10-05 | Fujitsu Ltd | Test equipment for wiring |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103558495A (zh) * | 2013-11-11 | 2014-02-05 | 成都曙创科技有限公司 | 一种多通道线路通断检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3870953A (en) | In circuit electronic component tester | |
| EP0351911B1 (en) | Method and device for testing multiple power supply connections of an integrated circuit on a printed-circuit board | |
| CA1290056C (en) | Circuit for testing the bus structure of a printed wiring card | |
| JPS61202171A (ja) | 多端子シヨ−トチエツカ | |
| JP3073806B2 (ja) | デジタルマルチメータ | |
| US4009437A (en) | Net analyzer for electronic circuits | |
| CN114487922A (zh) | 一种基于多路线束导通检测的汽车线束检测系统 | |
| US20080024139A1 (en) | Device and a Method for Testing At Least One Conductive Joint Forming an Electrical Connection Between an Electrical Component and a Printed Circuit | |
| JPS62211570A (ja) | プリント基板検査装置 | |
| SU1065787A1 (ru) | Устройство дл проверки коаксиальных кабелей | |
| SU1108370A1 (ru) | Устройство дл автоматического контрол последовательных электрических цепей | |
| KR0179185B1 (ko) | 릴레이 단락/개방 검사장치 | |
| JPH0643744Y2 (ja) | 電路導通・短絡検査機 | |
| JPH07128403A (ja) | テストボード | |
| KR970007089Y1 (ko) | 반도체 디바이스 자동 개방/단락 검사회로 | |
| JPS5839421Y2 (ja) | 線路接続状態検出装置 | |
| EP1435004B1 (en) | Test circuit | |
| SU1237487A1 (ru) | Устройство дл контрол монтажа поездных проводов | |
| SU1622840A1 (ru) | Устройство дл контрол параметров многопозиционных коммутационных элементов | |
| JPH0421106Y2 (ja) | ||
| SU646280A2 (ru) | Устройство дл контрол микроэлектронных логических схем | |
| SU767674A1 (ru) | Устройство дл автоматического контрол интегральных схем | |
| SU1336037A1 (ru) | Устройство дл контрол электрического монтажа | |
| JPH0329752Y2 (ja) | ||
| JPS6155067B2 (ja) |