JPH07128403A - テストボード - Google Patents

Abstract

(57)【要約】 【目的】 ピンカードとテストボードとの接触不良を検
出して表示する回路を含むＩＣテスタ用のテストボード
を提供する。 【構成】 テストボード２の接触不良検出回路は、この
回路のオン、オフを制御するスイッチ７、インバータ
８、接触不良検出結果を表示するデコーダ付き発光ダイ
オード９から構成される。スイッチ７は接触をチェック
する場合にはオンにし、ＤＵＴ６を電気試験する場合に
はオフにする。ドライバ３の出力をハイレベル信号と
し、スイッチ７をオンにすることで、デコーダ付き発光
ダイオード９の入力は、ポゴピン４と金パターン５とが
接触していればローレベル、また接触不良があればハイ
レベルとなる。入力状態をデコードして表示するデコー
ダ付き発光ダイオード９の表示により接触不良ピンを容
易に発見できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はテストボードに関し、
特に、ＩＣテスタの接続時における接触不良を検出する
接触不良検出回路を備えたテストボードについてのもの
である。

【０００２】

【従来の技術】テストボードは、ＩＣテスタを用いてＩ
Ｃを電気試験する場合に使用される試験用ボードであ
る。このテストボードにより、ＩＣの所定のリード端子
とＩＣテスタの信号端子とが電気的に接続される。

【０００３】従来技術のテストボードの構成を図４に示
した。図４において、ＩＣテスタを構成するピンカード
１内に設けられたドライバ３からの信号は、ピンカード
１の外部に複数形成された出力端子であるバネ状のポゴ
ピン４に伝達される。テストボート１０には、ポゴピン
４からの信号を受ける入力端子としての金パターン５が
複数形成されている。図４では、テストボード１０をピ
ンカード１の方向に押すことで、ポゴピン４と金パター
ン５とがポゴピン４のバネ弾性により圧接してポゴピン
４から金パターン５への信号伝達が可能になる。また、
テストボード１０には電気試験されるＩＣであるＤＵＴ
６が実装されており、このＤＵＴ６と金パターン５とは
線材やパターンなどにより接続されている。このように
してドライバ３とＤＵＴ６との間が電気的に接続され、
ドライバ３からの信号によりＤＵＴ６を電気試験でき
る。

【０００４】

【発明が解決しようとする課題】従来のテストボード１
０は、テストボード１０をピンカード１の方向に押圧す
るなどしてポゴピン４と金パターン５とを機械的な接触
により接続する構成である。このため、例えばテストボ
ード１０とピンカード１との押圧が不十分であったり、
あるいは各テストボード１０とピンカード１とにおける
押圧が不均一であった場合、ポゴピン４と金パターン５
との接続が不完全となり、この接続部分において接触不
良が起きる可能性がある。従来のテストボード１０の構
成では、このような接触不良を検出する回路がないた
め、接触不良の発見が困難であるという問題がある。

【０００５】この発明の目的は、接触不良が発生した場
合において、テストボード上で接触不良を検出すること
ができるテストボードを提供することにある。

【０００６】

【課題を解決するための手段】この目的を達成するた
め、ピンカード１からの信号の複数の出力端子４がそれ
ぞれ接続される入力端子５をもち、複数の入力端子５に
は電気試験されるＩＣ６が接続されているテストボード
において、複数の入力端子５には、これらの入力端子５
からの信号の入力を検出する接触不良検出回路９が接続
する。

【０００７】接触不良検出回路９は、例えば、複数の入
力端子５における信号の入力状態に応じて表示する表示
器９で構成される。また複数の入力端子５と接触不良検
出回路９とは、これらの間の接続をオン（接続）、オフ
（未接続）するスイッチ７を介して接続する構成でも良
い。

【０００８】

【作用】接触不良検出回路９はピンカード１からの信号
のテストボード１０の複数の入力端子５への入力状態を
検出する。接触不良検出回路９を設けることで、複数の
入力端子５における接触不良を検出することができる。

【０００９】また、接触不良検出回路を前記のような表
示器で構成すれば、接触不良が発生した入力端子（接触
不良ピン）を表示することができ、接触不良ピンを容易
に確認することができる。

【００１０】さらに、前記のようなスイッチ７を設け、
ＩＣ６の電気試験の間はこのスイッチにより接触不良検
出回路を複数の入力端子５から切り離すことで、ＩＣテ
スタと電気試験がされるＩＣ６との間における信号の伝
送ラインのインピーダンスなどの高周波特性の低下を防
止することができる。

【００１１】

【実施例】以下に、この発明の実施例を説明する。

【００１２】（実施例１）図１にこの発明に係る実施例
１の接触不良検出回路付きのテストボードの構成を示し
た。図１において、１はＩＣテスタを構成するピンカー
ド、２はテストボード、３はピンカード１内に設けられ
た複数のドライバ、４はピンカード１からの電気試験用
の信号の出力端子である複数のポゴピン、５はテストボ
ード２への上記信号の入力端子である複数の金パター
ン、６は電気試験されるＩＣであるＤＵＴ、７はスイッ
チ、８はインバータ、９はデコーダ付き発光ダイオード
である。

【００１３】図１に示したテストボード２は、上述した
従来のテストボード１０（図４参照）に、接触不良検出
回路として、スイッチ７、インバータ８、並びにデコー
ダ付き発光ダイオード９を付加したものである。またピ
ンカード１のドライバ３から、テストボード２のＤＵＴ
６までの電気的接続は、上述した従来の場合と同様であ
る。

【００１４】スイッチ７は、接触不良検出回路を付加し
たことによるドライバ３からＤＵＴ６までの信号の伝送
ラインにおけるインピーダンスなどの高周波特性の低下
を防止するためのものである。金パターン５とポゴピン
４との接触不良を検出する場合には、スイッチ７をオン
にして、上記の接触不良検出回路により接触不良ピンを
確認する。また、ＤＵＴ６を電気試験する場合にはスイ
ッチ７をオフにして、接触不良検出回路を切り離す。ま
たインバータ８は、金パターン５から入力された信号に
おける論理を反転するもので、ＥＣＬデバイスから構成
される。

【００１５】デコーダ付き発光ダイオード９は、図２に
示したように入力Ｄ０、Ｄ１、Ｄ２、Ｄ３を備えた４ビ
ット入力のもので、入力における入力状態をデコードし
て表示することで、接触不良検出結果を表示する。デコ
ーダ付き発光ダイオード９における４つの入力Ｄ０、Ｄ
１、Ｄ２、Ｄ３の状態と発光ダイオード９の表示、並び
に表示の意味を表１に示す。

【００１６】

【表１】 この実施例１のテストボード２において、ポゴピン４と
金パターン５とが正しく接触している場合には、ドライ
バ３から出力したハイレベル信号は、インバータ８によ
り論理が反転してローレベルとなり、４ビットのデコー
ダ付き発光ダイオード９に入力する。またポゴピン４と
金パターン５が接触していない場合には、インバータ８
の入力がオープンとなり、またインバータ８を構成する
ＥＣＬデバイスでは入力がオープンであれば入力はロー
レベルとなるため、インバータ８の出力がハイレベルと
なってデコーダ付き発光ダイオード９に入力する。

【００１７】このため、デコーダ付き発光ダイオード９
への入力がローレベルの場合はポゴピン４と金パターン
５とが接触しており、また、同じくハイレベルの場合に
はポゴピン４と金パターン５とは接触不良であることが
判る。実施例１のようにデコーダ付き発光ダイオード９
の入力Ｄ０〜Ｄ３を金パターン５の１〜４ピンにそれぞ
れ接続した場合、上記の表１により、デコーダ付き発光
ダイオード９の表示が０であれば１〜４ピンとも接触し
ていることが、また表示が１であればＤ０がハイレベル
ということになり１ピンが接触不良となることなどが判
る。このように、デコーダ付き発光ダイオード９の表示
により、接触不良のピンを検出することができる。

【００１８】（実施例２）この発明の実施例２の接触不
良検出回路付きのテストボードの構成を図３に示した。
図３において、ピンカード１におけるＩＣテスタのピン
数は256 であり、ピンカード１は256 個のドライバ３を
備えている。これら256 個のドライバ３は、ピンカード
１に設けられた同数のポゴピン４により、テストボード
２に設けられた同数の金パターン５に圧接され、ドライ
バ３からの信号はこれら金パターン５を通して電気試験
されるＤＵＴ６に伝達される。

【００１９】テストボード２には、金パターン５と同数
のスイッチ７およびこれと直列接続されたインバータ８
が設けられており、各金パターン５に接続されている。
これらスイッチ７とインバータ８とは、64個毎（64ピン
毎に）接続されてデコータ付き発光ダイオード９の入力
Ｄ０、Ｄ１、Ｄ２、Ｄ３にそれぞれ入力されている。デ
コーダ付き発光ダイオード９にはこうして64ピン毎の４
つの入力がされる。つまり、インバータ８の出力は64ピ
ン毎に１つにまとめられ、１〜64ピンの出力がデコーダ
付き発光ダイオード９のＤ０に、65〜128 ピンの出力が
Ｄ１に、129 〜192 ピンの出力がＤ２に、193 〜256 ピ
ンの出力がＤ３にそれぞれ入力している。そしてスイッ
チ７とインバータ８とデコーダ付き発光ダイオード９に
より実施例２の接触不良検出回路が構成されている。デ
コーダ付き発光ダイオード９における４つの入力Ｄ０、
Ｄ１、Ｄ２、Ｄ３の状態と発光ダイオード９の表示、並
びに表示の意味を表２に示す。

【００２０】

【表２】 なお、実施例２では上記の構成として64ピン毎に接触不
良を検出するものであり、この構成とすれば回路規模を
小さくすることができるようにしたものである。例え
ば、デコーダ付き発光ダイオード９を64個設けて各ピン
をスイッチ７とインバータ８とを介してデコーダ付き発
光ダイオード９にそれぞれ入力する構成として回路規模
を大きくしてすることで、256 ピンの各ピン毎の接触不
良を検出できる構成とすることもできる。

【００２１】次に、実施例２における接触不良検出回路
の動作を説明する。接触不良を検出する場合には、スイ
ッチ７をオンにする。そして、ピンカード１の１〜256
ピンの全てのドライバ３は、ＥＣＬデバイスの電圧レベ
ルのハイレベル信号を出力する。ところで、インバータ
８を構成するＥＣＬデバイスでは、その出力同士を接続
することにより論理和の動作をし、また入力がオープン
の場合には入力がローレベルとなる。よって１〜64ピン
のポゴピン４と金パターン５とが全て接触していれば、
１〜64ピンのインバータ８の出力は全てローレベルとな
り、デコーダ付き発光ダイオード９の入力Ｄ０はローレ
ベルとなる。また１〜64ピンのポゴピン４と金パターン
５との間に１つでも接触不良があれば、１〜64ピンのイ
ンバータ８の出力は、少なくとも１つはハイレベルとな
るから、デコーダ付き発光ダイオード９の入力Ｄ０はハ
イレベルとなる。つまり、１〜64ピンのうち全てが接触
していればＤ０はローレベルであり、また１つでも接触
不良があれば、Ｄ０はハイレベルである。65〜128 ピン
のＤ１、129 〜192 ピンのＤ２、193 〜256 ピンのＤ３
に関しても同様である。

【００２２】そしてデコーダ付き発光ダイオード９は、
Ｄ０〜Ｄ３の入力状態により、０〜９およびＡ〜Ｆの表
示をする。例えば、表示が０の場合、Ｄ０〜Ｄ３のロー
レベルであるため、全ピンが接触していることになる。
また表示が１の場合、Ｄ０のみがハイレベルであるた
め、１〜64ピンのうちのいくつかが接触不良を起こして
いることが判る。

【００２３】

【発明の効果】この発明のテストボードでは、接触不良
検出回路を設けたことにより、接触不良が発生した場合
において、テストボード上で接触不良を検出することが
できる。また接触不良検出回路を各入力端子における信
号の入力状態に応じて表示する表示器で構成すれば、接
触不良ピンを容易に発見することができる。

【図面の簡単な説明】

【図１】この発明の実施例１の接触不良検出回路付きテ
ストボードの構成を示した回路図である。

【図２】図１のテストボードで使用される発光ダイオー
ドの説明図である。

【図３】この発明の実施例２の接触不良検出回路付きテ
ストボードの構成を示した回路図である。

【図４】従来のテストボードの構成を示した回路図であ
る。

【符号の説明】

１ ピンカード ２ テストボード ３ ドライバ ４ ポゴピン ５ 金パターン ６ ＤＵＴ ７ スイッチ ８ インバータ ９ デコーダ付き発光ダイオード

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ピンカード(1) からの信号の複数の出力
   端子(4) がそれぞれ接続される複数の入力端子(5) をも
   ち、前記複数の入力端子(5) には電気試験されるＩＣ
   (6) が接続されているテストボードにおいて、 前記複数の入力端子(5) には、これらの入力端子(5) か
   らの前記信号の入力を検出する接触不良検出回路(9) が
   接続されることを特徴とするテストボード。
2. 【請求項２】 前記接触不良検出回路が、前記複数の入
   力端子(5) における前記信号の入力状態に応じて表示す
   る表示器(9) であることを特徴とする請求項１記載のテ
   ストボード。
3. 【請求項３】 前記複数の入力端子(5) と前記接触不良
   検出回路(9) とが、これらの間の接続をオン、オフする
   スイッチ(7) を介して接続されていることを特徴とする
   請求項１または２記載のテストボード。