JP3575695B2 - 半導体集積回路のバーンイン試験装置 - Google Patents
半導体集積回路のバーンイン試験装置 Download PDFInfo
- Publication number
- JP3575695B2 JP3575695B2 JP2002205623A JP2002205623A JP3575695B2 JP 3575695 B2 JP3575695 B2 JP 3575695B2 JP 2002205623 A JP2002205623 A JP 2002205623A JP 2002205623 A JP2002205623 A JP 2002205623A JP 3575695 B2 JP3575695 B2 JP 3575695B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- burn
- input
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バーンイン試験実施時のスキャンチェーンに対する信号入力方法を改善した半導体集積回路のバーンイン試験装置に関する。
【０００２】
【従来の技術】
初期故障を取り除き製品の高信頼性を得るために、半導体集積回路では一般にスクリーニングが実施されている。半導体集積回路には、設計上の問題、製造上の問題、検査上の問題等、あらゆるところに故障が発生する要因が存在しており、スクリーニングには内部回路を動作させるバーンイン試験が有効とされている。
【０００３】
バーンイン試験を行うには半導体集積回路の内部回路を十分にトグルさせる必要があり、通常はスキャンチェーンを使用して内部回路にランダム信号等の入力信号を与える。図２は、半導体集積回路において、バーンイン試験を行うために内部回路に入力信号を与える従来のバーンイン試験装置の回路構成を示すブロック図である。
【０００４】
図２において、２００は内部回路、２１０〜２１５は入力および出力を行う外部端子、２２０〜２２５は外部端子の入力と出力の切り替えを行う端子制御回路、２４０は内部回路中の組み合わせ回路、２５０は内部回路中のスキャンチェーンを構成するフリップフロップ群、２６０はスキャンチェーンのスキャン入力信号、２６１はスキャンチェーンからのスキャン出力信号である。
【０００５】
バーンイン試験実施時には、ランダム信号もしくは端子毎に異なる位相と異なる周波数のクロック信号（以後、バーンイン試験用信号と記す）をスキャン入力信号を与える全ての外部端子２１０、２１１、２１２に入力すると、これがスキャン入力信号２６０としてスキャンチェーンに到達する。
【０００６】
スキャンチェーンに入力したバーンイン試験用信号は、基本クロックに同期してフリップフロップ群２５０がシフト動作を行うことでスキャンチェーンを伝播し、スキャンチェーンの出力に到達してスキャン出力信号２６１となる。このシフト動作の過程で、フリップフロップ群２５０のそれぞれのフリップフロップの出力に接続された組み合わせ回路２４０にバーンイン試験用信号が伝播し、組み合わせ回路２４０がトグルすることで内部回路のバーンイン試験が行われる。
【０００７】
さらに、スキャンチェーンの出力に到達したバーンイン試験用信号は、スキャン出力信号２６１として外部端子２１３、２１４、２１５に入力する。これにより、外部端子２１３、２１４、２１５に接続された端子制御回路がトグルし、それぞれの端子制御回路のバーンイン試験が行われる。
【０００８】
【発明が解決しようとする課題】
上記従来のバーンイン試験装置では、スキャン入力信号を与える全ての外部端子毎にバーンイン試験用信号を入力することにより、バーンイン試験を実施してきた。このように、半導体集積回路の内部回路をトグルさせるためには、スキャン入力信号を与える全ての外部端子にバーンイン試験用信号を入力させる必要がある。
【０００９】
しかしながら、近年、半導体集積回路の端子数が増大しているために、端子数に応じた膨大な配線で構成されるバーンイン試験設備が必要となっており、バーンイン試験設備の高コスト化を招いている。スキャン入力信号を与える全ての外部端子にバーンイン試験用信号を入力させることは、この問題がさらに深刻になるという好ましくない結果を招いている。
【００１０】
本発明は上記事情に鑑みてなされたもので、半導体集積回路のバーンイン試験において、スキャンチェーンに対するバーンイン試験用信号の入力方法を改善し、スキャンチェーン毎にそれぞれの外部端子からバーンイン試験用信号を入力することを不要にし、バーンイン試験用信号のための端子数を減らすことが可能な半導体集積回路のバーンイン試験装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この課題を解決するために、本発明の半導体集積回路のバーンイン試験装置は、複数のスキャンチェーンを有する内部回路と、外部端子および前記内部回路に対する入力と出力とを切り替える端子制御回路とを備える半導体集積回路のバーンイン試験装置において、バーンイン試験時にバーンイン試験用信号を選択して前記端子制御回路へ出力するセレクタおよび前記端子制御回路からなる端子回路ブロックをそれぞれの外部端子に設け、各外部端子に設けた複数の端子回路ブロックをチェーン状に接続し、チェーン状に接続した端子回路ブロックの一端に供給した前記バーンイン試験用信号を前記端子制御回路を経由して隣接する端子回路ブロックへ供給するように構成したことを特徴とする。
【００１２】
上記構成によれば、全ての外部端子をチェーン状に接続した回路が構成され、そのチェーンの一端のバーンイン試験用信号を供給することにより、この外部端子のチェーンを通して全てのスキャンチェーンにバーンイン試験用信号を与えることができるため、スキャンチェーン毎にそれぞれの外部端子からバーンイン試験用信号を入力することが不要になり、バーンイン試験用信号のための端子数を減らすことができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の一実施の形態に係る半導体集積回路のバーンイン試験装置の回路構成を示すブロック図である。
【００１４】
図１において、１００は内部回路、１１０〜１１５は入力および出力を行う外部端子、１２０〜１２５は外部端子の入力と出力の切り替えを行う端子制御回路、１３０〜１３５はセレクタ回路、１４０は内部回路中の組み合わせ回路、１５０は内部回路中のスキャンチェーンを構成するフリップフロップ群、１６０はスキャンチェーンのスキャン入力信号、１６１はスキャンチェーンからのスキャン出力信号、１７０はランダム信号である。
【００１５】
ランダム信号１７０は、バーンイン試験実施時に内部回路１００をトグルさせるためのバーンイン試験用信号として機能する。セレクタ回路１３０〜１３５はバーンイン試験実施時にバーンイン試験用信号を外部端子に伝播させる働きをする。
【００１６】
そのために、ランダム信号１７０をセレクタ回路１３０に入力する。セレクタ回路１３０の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３０の出力を端子制御回路１２０の出力側ゲートに入力する。
【００１７】
さらに、端子制御回路１２０の入力側ゲートの出力をセレクタ回路１３１に入力する。セレクタ回路１３１の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３１の出力は端子制御回路１２１の出力側ゲートに入力する。
【００１８】
また、ランダム信号１７０をセレクタ回路１３３にも入力する。セレクタ回路１３３の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３３の出力を端子制御回路１２３の出力側ゲートに入力する。ここで、セレクタ回路１３３に入力する内部回路１００からの出力信号はスキャン出力信号に限定されない。
【００１９】
さらに、端子制御回路１２３の入力側ゲートの出力をセレクタ回路１３４に入力する。セレクタ回路１３４の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３４の出力を端子制御回路１２４の出力側ゲートに入力する。
【００２０】
このようにして、端子制御回路１２０、セレクタ回路１３０からなる端子回路ブロック１８０と同一回路構成の端子回路ブロックが、スキャン入力信号を与える全ての外部端子、およびそれ以外の全ての外部端子について、それぞれチェーン状に接続された構成となっている。
【００２１】
以上のように構成された半導体集積回路のバーンイン試験装置について、以下に回路動作を説明する。バーンイン試験を行わない通常の動作時は、セレクタ回路１３０〜１３５は全て内部回路１００からの出力信号を選択し、端子制御回路１２０〜１２５は外部端子の入力と出力の切り替えを行い、半導体集積回路は通常の動作をする。
【００２２】
バーンイン試験実施時には、セレクタ回路１３０〜１３５は全てチェーン状に接続された入力側を選択する。まず、ランダム信号１７０はセレクタ回路１３０に入力される。セレクタ回路１３０はランダム信号を選択する。セレクタ回路１３０から出力されたランダム信号は端子制御回路１２０の出力側ゲートを経由して外部端子１１０に到達する。
【００２３】
外部端子１１０に到達したランダム信号は端子制御回路１２０の入力側ゲートを経由してセレクタ回路１３１へ入力される。セレクタ回路１３１はランダム信号入力を選択する。セレクタ回路１３１から出力されたランダム信号は端子制御回路１２１の出力側ゲートを経由して外部端子１１１に到達する。外部端子１１１に到達したランダム信号は端子制御回路１２１の入力側ゲートを経由してセレクタ回路１３２へ入力される。
【００２４】
このようにして、ランダム信号をセレクタ回路と端子制御回路がチェーン状に接続されて構成された回路を伝播させることにより、ランダム信号が端子制御回路１２０〜１２２を経由してスキャン入力信号１６０としてそれぞれのスキャンチェーンに到達する。
【００２５】
スキャンチェーンに入力したランダム信号は、基本クロックに同期してフリップフロップ群１５０がシフト動作を行うことでスキャンチェーンを伝播し、スキャンチェーンの出力に到達してスキャン出力信号１６１となる。このシフト動作の過程で、フリップフロップ群１５０のそれぞれのフリップフロップの出力に接続された組み合わせ回路１４０にランダム信号が伝播し、組み合わせ回路１４０がトグルすることで内部回路のバーンイン試験が行われる。
【００２６】
また、ランダム信号１７０はセレクタ回路１３３にも入力する。セレクタ回路１３３はランダム信号を選択する。セレクタ回路１３３から出力されたランダム信号は端子制御回路１２３の出力側ゲートを経由して外部端子１１３に到達する。
【００２７】
外部端子１１３に到達したランダム信号は端子制御回路１２３の入力側ゲートを経由してセレクタ回路１３４へ入力される。セレクタ回路１３４はランダム信号入力を選択する。セレクタ回路１３４から出力されたランダム信号は端子制御回路１２４の出力側ゲートを経由して外部端子１１４に到達する。外部端子１１４に到達したランダム信号は端子制御回路１２４の入力側ゲートを経由して次のセレクタ回路へ入力される。
【００２８】
このようにして、ランダム信号をセレクタ回路と端子制御回路がチェーン状に接続されて構成された回路を伝播させることにより、外部端子１１３〜１１５に接続された端子制御回路がトグルし、それぞれの端子制御回路のバーンイン試験が行われる。
【００２９】
従来の技術のようにスキャン出力信号でトグルさせる場合に比べて、これらの端子制御回路がスキャン出力信号に接続される端子制御回路に限定されない点と、ランダム信号で直接トグルさせる点において、より効果的に端子制御回路のバーンイン試験を行うことができる。
【００３０】
以上のように本実施形態によれば、半導体集積回路の全ての外部端子をチェーン状に接続した回路を構成することにより、唯一のランダム信号で全ての外部端子にランダム信号を与えることができるため、スキャンチェーンを通して半導体集積回路内部の組み合わせ回路をランダム信号でトグルさせることができ、内部回路の効果的なバーンイン試験が実現される。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、外部端子をチェーン状に接続した回路を通して全てのスキャンチェーンにバーンイン試験用信号を与えることができるため、スキャンチェーン毎にそれぞれの外部端子からバーンイン試験用信号を入力することが不要になり、バーンイン試験用信号のための端子数を減らすことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体集積回路のバーンイン試験装置の回路構成を示すブロック図。
【図２】従来の半導体集積回路のバーンイン試験装置の回路構成を示すブロック図。
【符号の説明】
１００、２００ 内部回路
１１０〜１１５、２１０〜２１５ 外部端子
１２０〜１２５、２２０〜２２５ 端子制御回路
１３０〜１３５ セレクタ回路
１４０、２４０ 組み合わせ回路
１５０、２５０ スキャンチェーンを構成するフリップフロップ群
１６０、２６０ スキャン入力信号
１６１、２６１ スキャン出力信号
１７０ ランダム信号
１８０ 端子回路ブロック
【発明の属する技術分野】
本発明は、バーンイン試験実施時のスキャンチェーンに対する信号入力方法を改善した半導体集積回路のバーンイン試験装置に関する。
【０００２】
【従来の技術】
初期故障を取り除き製品の高信頼性を得るために、半導体集積回路では一般にスクリーニングが実施されている。半導体集積回路には、設計上の問題、製造上の問題、検査上の問題等、あらゆるところに故障が発生する要因が存在しており、スクリーニングには内部回路を動作させるバーンイン試験が有効とされている。
【０００３】
バーンイン試験を行うには半導体集積回路の内部回路を十分にトグルさせる必要があり、通常はスキャンチェーンを使用して内部回路にランダム信号等の入力信号を与える。図２は、半導体集積回路において、バーンイン試験を行うために内部回路に入力信号を与える従来のバーンイン試験装置の回路構成を示すブロック図である。
【０００４】
図２において、２００は内部回路、２１０〜２１５は入力および出力を行う外部端子、２２０〜２２５は外部端子の入力と出力の切り替えを行う端子制御回路、２４０は内部回路中の組み合わせ回路、２５０は内部回路中のスキャンチェーンを構成するフリップフロップ群、２６０はスキャンチェーンのスキャン入力信号、２６１はスキャンチェーンからのスキャン出力信号である。
【０００５】
バーンイン試験実施時には、ランダム信号もしくは端子毎に異なる位相と異なる周波数のクロック信号（以後、バーンイン試験用信号と記す）をスキャン入力信号を与える全ての外部端子２１０、２１１、２１２に入力すると、これがスキャン入力信号２６０としてスキャンチェーンに到達する。
【０００６】
スキャンチェーンに入力したバーンイン試験用信号は、基本クロックに同期してフリップフロップ群２５０がシフト動作を行うことでスキャンチェーンを伝播し、スキャンチェーンの出力に到達してスキャン出力信号２６１となる。このシフト動作の過程で、フリップフロップ群２５０のそれぞれのフリップフロップの出力に接続された組み合わせ回路２４０にバーンイン試験用信号が伝播し、組み合わせ回路２４０がトグルすることで内部回路のバーンイン試験が行われる。
【０００７】
さらに、スキャンチェーンの出力に到達したバーンイン試験用信号は、スキャン出力信号２６１として外部端子２１３、２１４、２１５に入力する。これにより、外部端子２１３、２１４、２１５に接続された端子制御回路がトグルし、それぞれの端子制御回路のバーンイン試験が行われる。
【０００８】
【発明が解決しようとする課題】
上記従来のバーンイン試験装置では、スキャン入力信号を与える全ての外部端子毎にバーンイン試験用信号を入力することにより、バーンイン試験を実施してきた。このように、半導体集積回路の内部回路をトグルさせるためには、スキャン入力信号を与える全ての外部端子にバーンイン試験用信号を入力させる必要がある。
【０００９】
しかしながら、近年、半導体集積回路の端子数が増大しているために、端子数に応じた膨大な配線で構成されるバーンイン試験設備が必要となっており、バーンイン試験設備の高コスト化を招いている。スキャン入力信号を与える全ての外部端子にバーンイン試験用信号を入力させることは、この問題がさらに深刻になるという好ましくない結果を招いている。
【００１０】
本発明は上記事情に鑑みてなされたもので、半導体集積回路のバーンイン試験において、スキャンチェーンに対するバーンイン試験用信号の入力方法を改善し、スキャンチェーン毎にそれぞれの外部端子からバーンイン試験用信号を入力することを不要にし、バーンイン試験用信号のための端子数を減らすことが可能な半導体集積回路のバーンイン試験装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この課題を解決するために、本発明の半導体集積回路のバーンイン試験装置は、複数のスキャンチェーンを有する内部回路と、外部端子および前記内部回路に対する入力と出力とを切り替える端子制御回路とを備える半導体集積回路のバーンイン試験装置において、バーンイン試験時にバーンイン試験用信号を選択して前記端子制御回路へ出力するセレクタおよび前記端子制御回路からなる端子回路ブロックをそれぞれの外部端子に設け、各外部端子に設けた複数の端子回路ブロックをチェーン状に接続し、チェーン状に接続した端子回路ブロックの一端に供給した前記バーンイン試験用信号を前記端子制御回路を経由して隣接する端子回路ブロックへ供給するように構成したことを特徴とする。
【００１２】
上記構成によれば、全ての外部端子をチェーン状に接続した回路が構成され、そのチェーンの一端のバーンイン試験用信号を供給することにより、この外部端子のチェーンを通して全てのスキャンチェーンにバーンイン試験用信号を与えることができるため、スキャンチェーン毎にそれぞれの外部端子からバーンイン試験用信号を入力することが不要になり、バーンイン試験用信号のための端子数を減らすことができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の一実施の形態に係る半導体集積回路のバーンイン試験装置の回路構成を示すブロック図である。
【００１４】
図１において、１００は内部回路、１１０〜１１５は入力および出力を行う外部端子、１２０〜１２５は外部端子の入力と出力の切り替えを行う端子制御回路、１３０〜１３５はセレクタ回路、１４０は内部回路中の組み合わせ回路、１５０は内部回路中のスキャンチェーンを構成するフリップフロップ群、１６０はスキャンチェーンのスキャン入力信号、１６１はスキャンチェーンからのスキャン出力信号、１７０はランダム信号である。
【００１５】
ランダム信号１７０は、バーンイン試験実施時に内部回路１００をトグルさせるためのバーンイン試験用信号として機能する。セレクタ回路１３０〜１３５はバーンイン試験実施時にバーンイン試験用信号を外部端子に伝播させる働きをする。
【００１６】
そのために、ランダム信号１７０をセレクタ回路１３０に入力する。セレクタ回路１３０の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３０の出力を端子制御回路１２０の出力側ゲートに入力する。
【００１７】
さらに、端子制御回路１２０の入力側ゲートの出力をセレクタ回路１３１に入力する。セレクタ回路１３１の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３１の出力は端子制御回路１２１の出力側ゲートに入力する。
【００１８】
また、ランダム信号１７０をセレクタ回路１３３にも入力する。セレクタ回路１３３の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３３の出力を端子制御回路１２３の出力側ゲートに入力する。ここで、セレクタ回路１３３に入力する内部回路１００からの出力信号はスキャン出力信号に限定されない。
【００１９】
さらに、端子制御回路１２３の入力側ゲートの出力をセレクタ回路１３４に入力する。セレクタ回路１３４の他方の入力に内部回路１００からの出力信号を入力し、セレクタ回路１３４の出力を端子制御回路１２４の出力側ゲートに入力する。
【００２０】
このようにして、端子制御回路１２０、セレクタ回路１３０からなる端子回路ブロック１８０と同一回路構成の端子回路ブロックが、スキャン入力信号を与える全ての外部端子、およびそれ以外の全ての外部端子について、それぞれチェーン状に接続された構成となっている。
【００２１】
以上のように構成された半導体集積回路のバーンイン試験装置について、以下に回路動作を説明する。バーンイン試験を行わない通常の動作時は、セレクタ回路１３０〜１３５は全て内部回路１００からの出力信号を選択し、端子制御回路１２０〜１２５は外部端子の入力と出力の切り替えを行い、半導体集積回路は通常の動作をする。
【００２２】
バーンイン試験実施時には、セレクタ回路１３０〜１３５は全てチェーン状に接続された入力側を選択する。まず、ランダム信号１７０はセレクタ回路１３０に入力される。セレクタ回路１３０はランダム信号を選択する。セレクタ回路１３０から出力されたランダム信号は端子制御回路１２０の出力側ゲートを経由して外部端子１１０に到達する。
【００２３】
外部端子１１０に到達したランダム信号は端子制御回路１２０の入力側ゲートを経由してセレクタ回路１３１へ入力される。セレクタ回路１３１はランダム信号入力を選択する。セレクタ回路１３１から出力されたランダム信号は端子制御回路１２１の出力側ゲートを経由して外部端子１１１に到達する。外部端子１１１に到達したランダム信号は端子制御回路１２１の入力側ゲートを経由してセレクタ回路１３２へ入力される。
【００２４】
このようにして、ランダム信号をセレクタ回路と端子制御回路がチェーン状に接続されて構成された回路を伝播させることにより、ランダム信号が端子制御回路１２０〜１２２を経由してスキャン入力信号１６０としてそれぞれのスキャンチェーンに到達する。
【００２５】
スキャンチェーンに入力したランダム信号は、基本クロックに同期してフリップフロップ群１５０がシフト動作を行うことでスキャンチェーンを伝播し、スキャンチェーンの出力に到達してスキャン出力信号１６１となる。このシフト動作の過程で、フリップフロップ群１５０のそれぞれのフリップフロップの出力に接続された組み合わせ回路１４０にランダム信号が伝播し、組み合わせ回路１４０がトグルすることで内部回路のバーンイン試験が行われる。
【００２６】
また、ランダム信号１７０はセレクタ回路１３３にも入力する。セレクタ回路１３３はランダム信号を選択する。セレクタ回路１３３から出力されたランダム信号は端子制御回路１２３の出力側ゲートを経由して外部端子１１３に到達する。
【００２７】
外部端子１１３に到達したランダム信号は端子制御回路１２３の入力側ゲートを経由してセレクタ回路１３４へ入力される。セレクタ回路１３４はランダム信号入力を選択する。セレクタ回路１３４から出力されたランダム信号は端子制御回路１２４の出力側ゲートを経由して外部端子１１４に到達する。外部端子１１４に到達したランダム信号は端子制御回路１２４の入力側ゲートを経由して次のセレクタ回路へ入力される。
【００２８】
このようにして、ランダム信号をセレクタ回路と端子制御回路がチェーン状に接続されて構成された回路を伝播させることにより、外部端子１１３〜１１５に接続された端子制御回路がトグルし、それぞれの端子制御回路のバーンイン試験が行われる。
【００２９】
従来の技術のようにスキャン出力信号でトグルさせる場合に比べて、これらの端子制御回路がスキャン出力信号に接続される端子制御回路に限定されない点と、ランダム信号で直接トグルさせる点において、より効果的に端子制御回路のバーンイン試験を行うことができる。
【００３０】
以上のように本実施形態によれば、半導体集積回路の全ての外部端子をチェーン状に接続した回路を構成することにより、唯一のランダム信号で全ての外部端子にランダム信号を与えることができるため、スキャンチェーンを通して半導体集積回路内部の組み合わせ回路をランダム信号でトグルさせることができ、内部回路の効果的なバーンイン試験が実現される。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、外部端子をチェーン状に接続した回路を通して全てのスキャンチェーンにバーンイン試験用信号を与えることができるため、スキャンチェーン毎にそれぞれの外部端子からバーンイン試験用信号を入力することが不要になり、バーンイン試験用信号のための端子数を減らすことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体集積回路のバーンイン試験装置の回路構成を示すブロック図。
【図２】従来の半導体集積回路のバーンイン試験装置の回路構成を示すブロック図。
【符号の説明】
１００、２００ 内部回路
１１０〜１１５、２１０〜２１５ 外部端子
１２０〜１２５、２２０〜２２５ 端子制御回路
１３０〜１３５ セレクタ回路
１４０、２４０ 組み合わせ回路
１５０、２５０ スキャンチェーンを構成するフリップフロップ群
１６０、２６０ スキャン入力信号
１６１、２６１ スキャン出力信号
１７０ ランダム信号
１８０ 端子回路ブロック
Claims (1)
- 複数のスキャンチェーンを有する内部回路と、外部端子および前記内部回路に対する入力と出力とを切り替える端子制御回路とを備える半導体集積回路のバーンイン試験装置において、
バーンイン試験時にバーンイン試験用信号を選択して前記端子制御回路へ出力するセレクタおよび前記端子制御回路からなる端子回路ブロックをそれぞれの外部端子に設け、各外部端子に設けた複数の端子回路ブロックをチェーン状に接続し、チェーン状に接続した端子回路ブロックの一端に供給した前記バーンイン試験用信号を前記端子制御回路を経由して隣接する端子回路ブロックへ供給するように構成したことを特徴とする半導体集積回路のバーンイン試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002205623A JP3575695B2 (ja) | 2002-07-15 | 2002-07-15 | 半導体集積回路のバーンイン試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002205623A JP3575695B2 (ja) | 2002-07-15 | 2002-07-15 | 半導体集積回路のバーンイン試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004045323A JP2004045323A (ja) | 2004-02-12 |
| JP3575695B2 true JP3575695B2 (ja) | 2004-10-13 |
Family
ID=31710876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002205623A Expired - Fee Related JP3575695B2 (ja) | 2002-07-15 | 2002-07-15 | 半導体集積回路のバーンイン試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575695B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006038678A (ja) * | 2004-07-28 | 2006-02-09 | Seiko Epson Corp | バーインテストシステム、バーインテスト方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770573B2 (ja) * | 1989-07-11 | 1995-07-31 | 富士通株式会社 | 半導体集積回路装置 |
| JP2000227458A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテスト回路装置 |
| JP2000353783A (ja) * | 1999-04-05 | 2000-12-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2002
- 2002-07-15 JP JP2002205623A patent/JP3575695B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004045323A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8145964B2 (en) | Scan test circuit and scan test control method | |
| JP2010107205A (ja) | 半導体装置 | |
| JP2002289776A (ja) | 半導体装置 | |
| US20110175638A1 (en) | Semiconductor integrated circuit and core test circuit | |
| KR100735585B1 (ko) | 반도체 회로 장치 및 반도체 회로에 관한 스캔 테스트 방법 | |
| US20040183581A1 (en) | Semiconductor integrated circuit | |
| JP3575695B2 (ja) | 半導体集積回路のバーンイン試験装置 | |
| JP2005072375A (ja) | 半導体集積回路 | |
| JP4786287B2 (ja) | 半導体集積回路の配線構造及び半導体集積回路の配線方法 | |
| KR20030030850A (ko) | 논리 회로 테스트용 스캔 패스 회로 및 이것을 구비한집적 회로 장치 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| US7181662B2 (en) | On-chip test apparatus | |
| JP2005505781A (ja) | 複雑な集積回路の自動的なスキャン・ベースのテスト | |
| JP2009025054A (ja) | 半導体検査回路、および半導体検査方法 | |
| JP4703398B2 (ja) | 半導体集積回路およびその試験方法 | |
| JP2004037254A (ja) | スキャンテスト装置 | |
| KR100230411B1 (ko) | 반도체 장치 | |
| JP2002005998A (ja) | 集積回路のテスト方法およびテスト回路 | |
| JP2000193724A (ja) | 入出力回路 | |
| JP2000338188A (ja) | 半導体集積回路の試験回路 | |
| US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
| JPH1123660A (ja) | 集積回路のテスト容易化回路 | |
| JP2006139485A (ja) | コンピュータ制御装置 | |
| KR20020057693A (ko) | 폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법 | |
| JPH08233903A (ja) | 論理集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |