KR20020057693A - 폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법 - Google Patents

폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법 Download PDF

Info

Publication number
KR20020057693A
KR20020057693A KR1020010000220A KR20010000220A KR20020057693A KR 20020057693 A KR20020057693 A KR 20020057693A KR 1020010000220 A KR1020010000220 A KR 1020010000220A KR 20010000220 A KR20010000220 A KR 20010000220A KR 20020057693 A KR20020057693 A KR 20020057693A
Authority
KR
South Korea
Prior art keywords
chain block
scan
scan chain
sequential logic
logic element
Prior art date
Application number
KR1020010000220A
Other languages
English (en)
Inventor
문상준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020010000220A priority Critical patent/KR20020057693A/ko
Publication of KR20020057693A publication Critical patent/KR20020057693A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

여기에 개시된 발명에서는 파셜 스캔 체인에서 시스템 로직을 테스트할 때 칩의 폴트 커버리지를 향상시키기 위한 장치 및 그 방법이 제시된다. 폴트 커버리지는 제어성과 관측성의 곱에 비례한다. 따라서 칩의 폴트 커버리지를 높이기 위해서는 칩 내부에 존재하는 각 노드의 제어성 혹은 관측성이 향상되어야 한다. 본 발명은 비스캔 체인 블럭 내에 존재하는 각 노드의 제어성을 높여 전체적인 폴트 커버리지를 향상시킨 것이다. 제어성을 높이기 위한 수단으로 본 발명은 스캔 체인 블럭 내에 존재하는 각 노드와 비스캔 체인 블럭 내에 존재하는 각 노드 사이에 멀티플렉서를 구비하여 칩의 테스트 동작시 스캔 체인 블럭 내의 외부에서 제어가능한 각 노드의 데이터 값을 비스캔 블럭 내의 각 노드에 인가하므로써 각 노드에 대한 제어성을 향상시키는 메커니즘을 제시하였다.

Description

폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법{Apparatus and method for improving fault coverage in a partial scan chain}
본 발명은 디지탈 설계에 관한 것으로, 더 자세하게는 반도체 집적회로 장치용 기능진단시험의 하나인 파셜 스캔 체인 장치 및 그 방법에 관한 것이다.
칩이 고집적화되고 그 기능이 복잡해짐에 따라 패키지 레벨에서 칩의 이상유무를 진단하기가 점차 어려워졌다. 그 이유는 칩 내부에 존재하는 수많은 노드의 이진화 값을 외부에서 각각 제어할 수가 없기 때문이다. 이러한 이유로 보다 효율적인 테스트 방법이 개발되었으며 그 중 하나가 스캔 체인을 이용하는 것이다.
스캔 체인(Scan chain)은 칩내의 가능한 모든 순차논리 소자를 적당한 길이의 체인으로 묶어 시프트 레지스터를 만들고, 이를 이용하여 칩 내부의 각 조합논리소자들에 대한 테스트 효율성(testability)을 높이는 것이다.
일반적으로 스캔 체인은 두가지로 분류된다. 하나는 풀 스캔 체인(Full scan chain)으로, 이것은 칩 내부에 존재하는 모든 순차논리소자를 스캔 체인에 포함시키는 방식이다. 다른 하나는 파셜 스캔 체인(Partial scan chain)으로, 이것은 칩 내부의 여러가지 원인으로 인하여 스캔 체인 범주에서 제외되는 순차논리소자가 존재할 수 있는데 제외되는 순차논리소자가 일정범위를 넘어설 경우 이를 지칭한다.
통상적으로 파셜 스캔 체인은 풀 스캔 체인보다 폴트 커버리지(Faultcoverage)가 떨어진다.
한편, 칩의 고집적화, 고기능화는 기능진단시험시 모든 순차논리소자들을 풀 스캔 체인 방식으로 할 수 없게 만든다. 즉, 스캔 체인에서 제외되는 순차적논리소자들이 점점 늘어나고 이는 폴트 커버리지를 감소시키는 요인이 되고 있다.
요약하면, 칩의 고집적화, 고기능화는 풀 스캔 체인 방식의 잇점에도 불구하고 파셜 체인 방식화되고 있으며 이에 따른 폴트 커버리지의 감소를 해소하는 방안이 검토되어야 하는 것이다.
본 발명에서는 파셜 스캔 체인에서 폴트 커버리지를 높이려 한다. 통상, 폴트 커버리지는 칩 내부에 존재하는 가상의 전체 폴트 집단의 수에 대한 검출 가능한 폴트 수의 비를 백분율로 나타낸다. 폴트 커버리지의 향상은 테스트 효율성(testability)에 의해 도모되며, 테스트 효율성은 제어성(Controllability)과 관측성(observability)에 비례한다. 즉, 폴트 커버리지는 제어성과 관측성의 곱으로 나타난다.
제어성은 칩 외부 입력단에 임의 값을 셋팅시켜 칩 내부에 존재하는 각 노드에 특정의 값을 만들어줄 수 있는 능력이다. 관측성은 칩의 입력단을 제어하고 출력단을 관측하여 칩 내부의 임의 노드에서의 신호값을 결정할 수 있는 능력이다.
이하에서는 일반적인 스캔 체인의 동작원리와 종래의 파셜 스캔 체인이 내포하고 있는 한계가 무엇인지를 살펴본다.
도 1은 일반적인 스캔 체인의 동작을 알아보기 위해 첨부된 것으로, 정상모드에서는 플립플롭으로 구성된 순차논리소자의 D/Q 입출력 핀을 통해 데이터가 입출력된다. 즉, 클럭에 동기되어 첫번째 플립플롭의 입력핀(D)으로 들어온 저장 데이터는 Q를 통해 출력되고 상부 경로를 통해 다음단 플립플롭의 입력핀(D)으로 들어가 순차적으로 데이터가 저장된다.
테스트 모드에서는 스캔 인에이블 신호(SCAN-E)의 로직하이에서 첫번째 입력핀(SI)으로 들어온 데이터는 클럭에 동기되어 각 순차논리소자인 플립플롭에 저장되고 출력핀(Q)과 하부 경로를 통해 다음단 입력핀(SI)으로 들어가 저장된다.
스캔 체인에서 순차논리소자인 각 플립플롭의 출력단에 저장된 데이터는 외부에서 얼마든지 제어 가능하다.
도 2는 종래의 파셜 스캔 블럭(100)으로, 복수개의 순차논리소자(120, 130, 140, 150)가 직렬접속된 스캔 체인 블럭(110)과 복수개의 순차논리소자(170, 190, 210)와 복수개의 조합논리소자(180, 200)가 교대로 배열되는 비스캔 체인 블럭(160)으로 대별되어 하나의 파셜 스캔 블럭(100)을 이루고 있다.
비스캔 체인 블럭(160) 내에 있는 순차논리소자(170, 190, 210)는 칩이 고집적화 고기능화됨에 따라 테스트 모드시 파셜 스캔 체인 방식을 채택하는 경우에 있어서 여러가지 이유로 스캔 체인에서 제외된 플립플롭들로 정의한다.
이와 같은 메커니즘에서는 테스트 동작시 도 1에서 살펴본 바와 같이 스캔 체인 블럭(110) 내에 있는 순차논리소자의 각 출력노드에 대한 데이터 값들은 외부에서 얼마든지 제어 가능하다.
하지만 비스캔 체인 블럭(160) 내에 있는 순차논리소자(170, 190, 210)의 각출력노드, 달리 표현하면 조합논리소자(180, 200)의 각 입력단의 데이터 값들은 외부에서 임의적으로 제어가 곤란하다. 왜냐하면 스캔 체인으로 구성되는 순차논리소자에 있어서는 외부에서 입력시킨 데이터가 클럭에 동기되어 순차적으로 각 순차논리소자의 출력단에 저장되지만, 비스캔 체인 블럭(160)은 시변하는 순차논리소자와 비시변하는 조합논리소자로 구성되어 각 노드에 대한 데이터 값을 외부에서 전부 제어할 수가 없기 때문이다.
결국, 이러한 메커니즘에서는 칩 제조 과정상의 문제로 야기되는 시스템의 오동작을 방지하기 위한 테스트 동작에서 각 노드에 대한 제어성이 감소되고, 이는 전체적인 폴트 커버리지가 급격히 떨어지는 난점이 있다.
본 발명의 목적은 파셜 스캔 모드시 폴트 커버리지를 향상시키기 위한 장치를 제공하는 것이다.
본 발명의 다른 목적은 파셜 스캔 모드시 폴트 커버리지를 향상시키는 방법을 제공하는 것이다.
도 1은 일반적인 스캔 체인의 동작원리를 보여주는 블럭도;
도 2는 종래기술에 따른 파셜 스캔 체인의 동작원리를 보여주는 블럭도; 그리고
도 3은 본 발명의 일실시예에 따른 파셜 스캔 체인의 동작원리를 보여주는 블럭도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 220 : 파셜 스캔 블럭
110, 230 : 스캔 체인 블럭
120, 130, 140, 150, 170, 190, 210, 240, 250, 260, 270, 290, 310, 330 : 순차논리소자
160, 280 : 비스캔 체인 블럭
180, 200, 300, 320 : 조합논리소자
340, 350 : 멀티플렉서
SCAN IN, SCAN OUT : 파셜 스캔 모드 입출력 핀
SCAN-E : 스캔 인에이블 신호
(구성)
종래의 결점을 해결하기 위하여, 본 발명은 파셜 스캔 모드시 폴트 커버리지를 향상시키는 장치를 제공한다.
상기한 장치는 스캔 체인 블럭, 비스캔 체인 블럭 그리고 복수개의 멀티플렉서를 포함한다.
상기한 스캔 체인 블럭은 파셜 스캔 모드 입출력 핀 사이에 복수개의 순차논리소자가 직렬접속되고 스캔 인에이블 신호의 로직하이에서 클럭에 동기되며 이때 각 순차논리소자의 출력단에 순차적으로 데이터를 출력한다. 상기한 비스캔 체인 블럭은 복수개의 순차논리소자와 복수개의 조합논리소자가 교대로 배열되어 구성된다. 상기한 멀티플렉서들은 스캔 체인 블럭 내 순차논리소자의 각 출력단과 조합논리소자의 각 입력단 사이에 연결되고, 테스트 모드시 스캔 인에이블 신호가 로직하이일때는 비스캔 체인 블럭 내에 있는 순차논리소자와 조합논리소자 사이에서 스위칭되고 스캔 인에이블 신호가 로직로우일때는 스캔 체인 블럭 내에 있는 순차논리소자와 비스캔 체인 블럭 내에 있는 조합논리소자 사이에서 스위칭되어 스캔 인에이블 신호가 로직하이일때 스캔 체인 블럭 내에 있는 순차논리소자의 각 출력단에 발생된 데이터를 조합논리소자의 각 입력단에 인가시킨다.
종래의 결점을 해결하기 위하여, 본 발명은 파셜 스캔 모드시 폴트 커버리지를 향상시키는 방법을 제공한다.
상기한 방법은 복수개의 순차논리소자가 직렬접속된 스캔 체인 블럭과 복수개의 순차논리소자와 복수개의 조합논리소자가 교대로 배열된 비스캔 체인 블럭을 포함하여 테스트 동작을 수행하는 파셜 스캔 체인에 있어서,
스캔 인에이블 신호의 로직하이에서 스캔 체인 블럭 내 순차논리소자의 각 출력단에 데이터를 순차적으로 발생시키는 단계를 포함하며; 스캔 체인 블럭내 순차논리소자의 각 출력단과 비스캔 체인 블럭 내 조합논리소자의 각 입력단 사이에 멀티플렉서를 구비하여 전달패스를 형성하는 단계를 포함하며; 스캔 인에이블 신호의 로직로우에서 전달패스를 통해 스캔 체인 블럭 내 순차논리소자의 각 출력값을 조합논리소자의 각 입력단에 인가시키는 단계를 포함한다.
(작용)
이러한 장치 및 제어 방법에 의하면, 테스트 모드시 외부로부터 제어가 가능한 데이터 값을 비스캔 체인 블럭내에 있는 조합논리소자의 입력단에 인가할 수가 있기 때문에 파셜 스캔 체인내의 각 노드에 대한 제어성을 향상시킬 수가있다.
(실시예)
이하에서는 청구범위와 관련된 본 발명의 상세한 설명을 실시예를 참조하여 상세히 설명한다.
첨부도면은 본 발명에 대한 이해를 한층 높이기 위해 포함된 것으로, 이 명세서의 일부를 구성한다.
도 3은 본 발명에 따른 파셜 스캔 체인의 동작원리를 보여주는 바람직한 실시예이다.
도 3을 참조하면, 조합논리소자의 각 입력단의 제어성을 향상시킨 파셜 스캔 블럭도이다.
테스트 모드시 상기한 파셜 스캔 블럭(220)의 동작을 살펴보면, 스캔 인에이블 신호(SCAN-E)가 로직하이로 될때 스캔 체인 블럭(230)은 파셜 스캔 입력핀(SCAN IN)으로부터 소정의 데이터를 입력받아 직렬접속된 각 순차논리소자(240, 250, 260, 270)의 출력단에 발생한다. 좀더 구체적으로 살펴보면, 스캔 인에이블신호(SCAN-E)가 로직하이로 천이될때 파셜 스캔 입력핀으로 들어오는 소정의 데이터들은 클럭에 동기되어 순차적으로 각 순차논리소자의 출력단에 저장된다. 이때 저장되는 데이터들은 외부에서 인식이 가능한 소정의 값이다.
즉, 테스트 모드시 스캔 체인 블럭 내 순차논리소자의 각 출력값들은 외부에서 제어가 가능한 값들로 기능진단시험을 수행함에 있어 전혀 문제가 되지 않는다.
스캔 인에이블 신호(SCAN-E)가 로직하이일때 각 멀티플렉서(340, 350)는 스캔 체인 블럭(230) 내 순차논리소자(240,250, 260, 270)의 각 출력단과 비스캔 체인 블럭(280) 내 조합논리소자(300, 320)의 각 입력단 사이를 차단하는 역할을 수행한다.
스캔 인에이블 신호(SCAN-E)가 로직하이에서 로직로우로 천이하면 멀티플렉서(340, 350)는 턴온되고, 이때 스캔 체인 블럭 내(230) 순차논리소자(240, 250, 260, 270)의 각 출력단에 저장된 외부에서 제어 가능한 데이터들은 멀티플렉서(340, 350)통해 비스캔 체인 블럭(280) 내 조합논리소자(300, 320)의 각 입력단으로 인가된다.
이때 인가되는 데이터 값들은 스캔 체인의 각 노드에서 입력되는 값으로, 외부에서 얼마든지 제어가 가능하다.
결국, 종래에는 파셜 스캔 체인에서 스캔 체인 블럭 내에 존재하는 각 노드 값들은 외부에서 알 수가 있었지만, 비스캔 체인 블럭 내에 존재하는 각 노드의 데이터값들은 외부에서 제어가 불가능하였다.
본 발명에서는 상기한 바와같이 스캔 체인 블럭 내에 존재하는 외부에서 제어 가능한 각 노드의 데이터 값들을 비스캔 체인 블럭 내의 각 노드에 인가시켜 테스트 동작을 수행하기 때문에, 외부에서 비스캔 체인 블럭 내에 존재하는 각 노드의 데이터 값들을 얼마든지 제어 가능하다.
이러한 메커니즘에 있어서는 파셜 스캔 체인에서 문제가 되었던 비스캔 체인 블럭 내의 각 노드에 대한 제어성의감소를 우려하지 않아도 된다.
전술한 바와같이, 폴트 커버리지가 제어성과 관측성의 곱에 비례하므로 제어성의 향상은 결국 폴트 커버리지의 향상을 간접적으로 높이는 것이다.
상술한 바와같이, 비스캔 체인 블럭 내의 각 순차논리소자 출력단에 멀티플렉서를 구비하고 기존의 스캔 체인 블럭을 통해 제어를 받아 테스트 모드를 실행하는 메커니즘에 있어서는 테스트 시간이 감소되고 테스트 효율성이 낮은 모든 노드에 대하여 별도의 스캔 체인용 순차논리소자을 추가하지 않으므로 칩의 면적을 최소화하는 잇점이 있다.

Claims (5)

  1. 복수개의 순차논리소자가 직렬접속된 스캔 체인 블럭과:
    복수개의 순차논리소자와 복수개의 조합논리소자가 교대로 배열된 비스캔 체인 블럭을 포함하여 테스트 동작을 수행하는 장치에 있어서,
    상기 스캔 체인 블럭 내 순차논리소자의 각 출력단과 상기 조합논리소자의 각 입력단 사이에 연결되고 테스트 모드시 스캔 인에이블 신호의 제어를 받아 상기 순차논리소자의 각 출력값을 상기 조합논리소자의 각 입력단으로 전달하는 멀티플렉서를 복수개 구비하여 폴트 커버리지를 향상시킨 장치.
  2. 제 1 항에 있어서,
    상기 스캔 체인 블럭 내 순차논리소자의 각 출력단에는 스캔 인에이블 신호가 로직하이일때 클럭에 동기되어 순차적으로 데이터가 발생되는 것을 특징으로 하여 폴트 커버리지를 향상시킨 장치.
  3. 제 1 항에 있어서,
    상기 각 멀티플렉서는 스캔 인에이블 신호가 로직하이일때 상기 비스캔 체인 블럭 내 각 순차논리소자와 각 조합논리소자 사이에서 스위칭되고, 스캔 인에이블 신호가 로직로우일때 상기 스캔 체인 블럭 내 각 순차논리소자와 상기 비스캔 체인 블럭 내 각 조합논리소자 사이에서 스위칭되어 폴트 커버리지를 향상시킨 장치
  4. 복수개의 순차논리소자가 직렬접속된 스캔 체인 블럭과:
    복수개의 순차논리소자와 복수개의 조합논리소자가 교대로 배열된 비스캔 체인 블럭을 포함하여 테스트 동작을 수행하는 방법에 있어서,
    스캔 인에이블 신호의 로직하이에서 상기 스캔 체인 블럭 내 순차논리소자의 각 출력단에 데이터를 순차적으로 발생시키는 단계와;
    상기 스캔 체인 블럭 내 순차논리소자의 각 출력단과 상기 비스캔 체인 블럭 내 조합논리소자의 각 입력단 사이에 멀티플렉서를 구비하여 전달패스를 형성하는 단계와;
    스캔 인에이블 신호의 로직로우에서 전달패스를 통해 상기 스캔 체인 블럭 내 순차논리소자의 각 출력값을 상기 조합논리소자의 각 입력단에 인가시키는 단계를 포함하여 폴트 커버리지를 향상시킨 방법
  5. 제 4 항에 있어서,
    상기 멀티플렉서는 스캔 인에이블 신호가 로직하이일때 상기 비스캔 체인 블럭 내 순차논리소자와 조합논리소자 사이에서 스위칭되고, 스캔 인에이블 신호가 로직로우일때 상기 스캔 체인 블럭 내 순차논리소자와 상기 조합논리소자 사이에서 스위칭되어 폴트 커버리지를 향상시킨 방법.
KR1020010000220A 2001-01-03 2001-01-03 폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법 KR20020057693A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000220A KR20020057693A (ko) 2001-01-03 2001-01-03 폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000220A KR20020057693A (ko) 2001-01-03 2001-01-03 폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20020057693A true KR20020057693A (ko) 2002-07-12

Family

ID=27751689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000220A KR20020057693A (ko) 2001-01-03 2001-01-03 폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20020057693A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108537655A (zh) * 2018-03-21 2018-09-14 北京三六五八网络科技有限公司 用于数字资产的数据处理方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108537655A (zh) * 2018-03-21 2018-09-14 北京三六五八网络科技有限公司 用于数字资产的数据处理方法及装置

Similar Documents

Publication Publication Date Title
US5617426A (en) Clocking mechanism for delay, short path and stuck-at testing
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US8015462B2 (en) Test circuit
US20030056183A1 (en) Scan test circuit, and semiconductor integrated circuit including the circuit
US5717695A (en) Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
JPS62220879A (ja) 半導体装置
US7941719B2 (en) IC testing methods and apparatus
JPH0772872B2 (ja) 順序ディジタル論理回路の組み込み自己検査用装置
JP3996055B2 (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
US7082560B2 (en) Scan capable dual edge-triggered state element for application of combinational and sequential scan test patterns
KR20020078884A (ko) 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로
US5734660A (en) Scan test circuit for use in semiconductor integrated circuit
WO2002057802A1 (en) Input/output continuity test mode circuit
KR20020057693A (ko) 폴트 커버리지 향상용 파셜 스캔 체인 장치 및 그 방법
KR20030030850A (ko) 논리 회로 테스트용 스캔 패스 회로 및 이것을 구비한집적 회로 장치
JP4610919B2 (ja) 半導体集積回路装置
JP2006329876A (ja) 半導体集積回路及びそのテスト方法
US20090070645A1 (en) Integrated circuit testing method and related circuit thereof
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
KR20050051856A (ko) 디버깅용 주사 체인을 가지는 반도체 장치 및 주사 체인을이용한 디버깅 방법
KR20040001334A (ko) 스캔 플립플롭을 구비한 반도체 집적 회로
KR100230411B1 (ko) 반도체 장치
KR100496793B1 (ko) 직렬테스트패턴회로
JPH0989993A (ja) スキャン回路
JP2000338188A (ja) 半導体集積回路の試験回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination