KR20040001334A - 스캔 플립플롭을 구비한 반도체 집적 회로 - Google Patents

스캔 플립플롭을 구비한 반도체 집적 회로 Download PDF

Info

Publication number
KR20040001334A
KR20040001334A KR1020020036493A KR20020036493A KR20040001334A KR 20040001334 A KR20040001334 A KR 20040001334A KR 1020020036493 A KR1020020036493 A KR 1020020036493A KR 20020036493 A KR20020036493 A KR 20020036493A KR 20040001334 A KR20040001334 A KR 20040001334A
Authority
KR
South Korea
Prior art keywords
signal
input terminal
receiving
clock
scan flip
Prior art date
Application number
KR1020020036493A
Other languages
English (en)
Inventor
유범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020036493A priority Critical patent/KR20040001334A/ko
Publication of KR20040001334A publication Critical patent/KR20040001334A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 반도체 집적 회로에는 매크로 회로 블록의 데이터 신호 입력단과 출력단에 스캔 플립플롭들이 부가된다. 따라서, 매크로 회로 블록에 대한 관찰력(observability)과 제어력(controllability)이 증대된다. 더욱이, 반도체 집적 회로에 스캔 플립플롭들이 부가되더라도 노말 모드 동안 스캔 플립플롭들은 동작하지 않으므로 불필요한 전력 소모를 방지할 수 있다.

Description

스캔 플립플롭을 구비한 반도체 집적 회로{SEMICONDUCTOR INTEGRATED CIRCUIT WITH SCAN FLIPFLOP}
본 발명은 반도체 집적 회로를 테스트하기 위한 테스트 장치를 구비한 반도체 집적 회로에 관한 것으로, 좀 더 구체적으로는 스캔 플립플롭을 구비한 반도체 집적 회로에 관한 것이다.
반도체 집적 회로의 설계 기술의 발전과 회로 선폭의 미세화에 따라 단위 칩당 회로의 수가 급격히 증가하고 있으며, 다양한 기능을 수행하는 회로 블록들이 하나의 칩에 집적되는 SOC(System On a Chip)가 개발되었다. 이러한 칩들은 플립플롭과 같은 시퀀셜 회로들(sequential circuits)의 복잡한 조합들인 많은 논리 회로들을 포함하며, 입/출력 핀의 수가 수 백개에 달한다. 따라서, 입력 테스트 패턴들을 이용하여 복잡한 회로들 전체를 테스트하는 것은 매우 어려운 일이다.
스캔 플립플롭(scan flipflop)은 이와 같이 복잡한 반도체 집적 회로를 테스트하기 위한 장치로서 제공된다. 즉, 반도체 집적 회로 상의 글루 로직들(glue logics)을 스캔 플립플롭으로 대치하고 이들을 체인 형태로 연결하면 회로의 결함(defect)을 진단할 수 있다. 이와 같은 스캔 플립플롭은, "TEST DEVICE EMPLOYING SCAN PATH HAVING CIRCUITRY AT SWITCHES BETWEEN A SCAN IN SIGNAL TRANSMITTED AND PREVIOUSLY HELD AT A PREDETERMINED CLOCK TIMING"이란 제목으로 Katayama 등에 의해 1998년 12월 8일 취득된 미국특허 5,848,075호에 개시되어 있다.
도 1은 스캔 플립플롭을 구비한 반도체 집적 회로의 일 예를 보여주는 도면이다. 도 1을 참조하면, 반도체 집적 회로(10)는 매크로 회로 블록(15)과 글루 로직들(13, 14, 16, 17)을 포함한다. 매크로 회로 블록(15)은 마이크로컨트롤러 및 마이크로프로세서와 같은 컨트롤러와 ROM(Read Only memory) 및 RAM(Random AccessMemory)와 같은 메모리들을 포함한다.
각각의 글루 로직들(13, 14)의 입력단에는 스캔 플립플롭들(11, 12)이 각각 연결된다. 각각의 글루 로직들(16, 17)의 출력단에는 스캔 플립플롭들(18, 19)이 연결된다.
스캔 플립플롭(11)의 노말 데이터 입력단(D)은 데이터 신호(21a)를 받아들이고, 테스트 데이터 입력단(TI)은 테스트 신호(22a)를 받아들이고, 인에이블 입력단(TE)은 테스트 인에이블 신호(23a)를 받아들이고 그리고 클럭 입력단(CK)은 클럭 신호(24a)를 받아들인다. 스캔 플립플롭(11)의 출력(25a)은 글루 로직(13)으로 제공된다.
스캔 플립플롭(12)의 노말 데이터 입력단(D)은 데이터 신호(21b)를 받아들이고, 테스트 데이터 입력단(TI)은 테스트 신호(22b)를 받아들이고, 인에이블 입력단(TE)은 스캔 모드 신호(23b)를 받아들이고 그리고 클럭 입력단(CK)은 클럭 신호(24b)를 받아들인다. 스캔 플립플롭(12)의 출력(25b)은 글루 로직(14)으로 제공된다.
스캔 플립플롭(18)의 노말 데이터 입력단(D)은 글루 로직(16)의 출력인 데이터 신호(21c)를 받아들이고, 테스트 데이터 입력단(TI)은 테스트 신호(22c)를 받아들이고, 인에이블 입력단(TE)은 테스트 인에이블 신호(23c)를 받아들이고 그리고 클럭 입력단(CK)은 클럭 신호(24c)를 받아들인다.
스캔 플립플롭(19)의 노말 데이터 입력단(D)은 글루 로직(17)의 출력인 데이터 신호(21d)를 받아들이고, 테스트 데이터 입력단(TI)은 테스트 신호(22d)를 받아들이고, 인에이블 입력단(TE)은 테스트 인에이블 신호(23d)를 받아들이고 그리고 클럭 입력단(CK)은 클럭 신호(24d)를 받아들인다.
상술한 바와 같은 구성을 갖는 반도체 집적 회로에서, 스캔 플립플롭들(11, 12)과 매크로 회로 블록(15) 사이에 연결된 글루 로직들(13, 14)과 매크로 회로 블록(15)과 스캔 플립플롭들(18, 19) 사이에 연결된 글루 로직들(16, 17)의 오류(fault)는 검출될 수 없다. 그러므로, 글루 로직들(13,14, 16, 17)의 오류를 검출하기 위한 테스트 장치들이 요구된다.
한편, 최근에는 반도체 집적 회로의 설계시 칩의 크기와 동작 속도와 더불어서 전력 소모도 중요한 요소로 다루어진다. 따라서, 글루 로직들(13,14, 16, 17)의 오류를 검출하기 위한 테스트 장치들을 부가하면서도 전력 소모가 적은 반도체 집적 회로가 요구된다.
따라서 본 발명의 목적은 내장된 글루 로직들의 오류를 검출하기 위한 테스트 장치를 구비하되 전력 소모가 적은 반도체 집적 회로를 제공하는데 있다.
도 1은 스캔 플립플롭을 구비한 반도체 집적 회로의 일 예를 보여주는 도면; 그리고
도 2는 본 발명의 바람직한 실시예에 따른 반도체 집적 회로의 구성을 보여주는 도면이다.
*도면의 주요부분에 대한 설명
100 : 반도체 집적 회로
101, 103, 106, 107, 109, 114, 115 : 스캔 플립플롭
104, 105, 112, 113 : 글루 로직108 : 매크로 회로 블록
120a-120g : 데이터 신호121a-121g : 테스트 데이터 신호
122a-122g : 테스트 인에이블 신호123 : 클럭 신호
124 : 스캔 모드 신호
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 집적 회로는: 매크로 회로 블록과, 상기 매크로 회로 블록으로 입력될 신호들을 제공하는 제 1 글루 로직들과, 각각이 상기 제 1 글루 로직들에 대응하고, 대응하는 제 1 글루 로직으로부터 출력되는 데이터 신호를 받아들이는 데이터 입력단과제 2 클럭 신호를 받아들이는 클럭 입력단을 갖는 제 1 스캔 플립플롭들 그리고 스캔 모드 신호에 응답해서 상기 제 1 스캔 플립플롭들로 상기 제 2 클럭 신호를 제공하는 클럭 게이팅 회로를 포함한다.
상기 반도체 집적 회로는, 제 2 글루 로직과, 제 3 글루 로직과, 데이터 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 상기 클럭 게이팅 회로로부터 제공되는 상기 제 2 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는 제 2 스캔 플립플롭과, 상기 매크로 회로로부터 출력되는 데이터 신호와 상기 제 2 스캔 플립플롭으로부터 출력되는 데이터 신호를 받아들이고, 상기 스캔 모드 신호에 응답해서 상기 입력된 신호들 중 하나를 상기 제 2 글루 로직으로 제공하는 제 1 멀티플렉서 그리고 상기 매크로 회로로부터 출력되는 데이터 신호 및 상기 제 1 스캔 플립플롭들로부터 출력되는 데이터 신호들 중 어느 하나를 받아들이고, 상기 스캔 모드 신호에 응답해서 상기 입력된 신호들 중 하나를 상기 제 3 글루 로직으로 제공하는 제 2 멀티플렉서를 포함한다.
제 3 스캔 플립플롭들은, 각각이 상기 제 1 글루 로직들에 대응하고, 데이터 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 제 1 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는다. 상기 제 3 스캔 플립플롭들의 출력 신호들은 상기 대응하는 제 1 글루 로직들로 제공된다.
상기 클럭 게이팅 회로는, 상기 제 1 클럭 신호와 상기 스캔 모드 신호를 받아들이고 상기 제 2 클럭 신호를 출력하는 앤드 게이트를 포함한다.
제 4 스캔 플립플롭은 상기 제 2 글루 로직으로부터 출력되는 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 상기 제 1 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는다.
제 5 스캔 플립플롭은 상기 제 3 글루 로직으로부터 출력되는 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 상기 제 1 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는다.
이와 같이, 매크로 회로 블록의 데이터 신호 입력단과 출력단에 스캔 플립플롭들이 부가됨으로써 매크로 회로 블록에 대한 관찰력(observability)과 제어력(controllability)이 증대된다. 더욱이, 반도체 집적 회로에 스캔 플립플롭들이 부가되더라도 노말 모드 동안 스캔 플립플롭들은 동작하지 않으므로 불필요한 전력 소모를 방지할 수 있다.
(실시예)
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 집적 회로의 구성을 보여주는 도면이다. 도 2를 참조하면, 반도체 집적 회로(100)는 매크로 회로 블록(108)과 글루 로직들(104, 105, 112, 113)을 포함한다. 각각의 글루로직들(101, 103)의 입력단에는 스캔 플립플롭들(101, 103)이 각각 연결된다. 각각의 글루 로직들(16, 17)의 출력단에는 스캔 플립플롭들(114, 115)이 연결된다.
스캔 플립플롭(101)의 데이터 입력단(D)은 데이터 신호(120a)를 받아들이고, 테스트 데이터 입력단(TI)은 테스트 신호(121a)를 받아들이고, 인에이블 입력단(TE)은 테스트 인에이블 신호(122a)를 받아들이고 그리고 클럭 단자(CK)는 클럭 신호(123)를 받아들인다. 스캔 플립플롭(103)의 출력은 글루 로직(104)으로 제공된다.
스캔 플립플롭(103)의 데이터 입력단(D)은 데이터 신호(120b)를 받아들이고, 테스트 데이터 입력단(TI)은 테스트 신호(122b)를 받아들이고, 인에이블 입력단(TE)은 테스트 인에이블 신호(122b)를 받아들이고 그리고 클럭 단자(CK)는 클럭 신호(123)를 받아들인다. 스캔 플립플롭(103)의 출력은 글루 로직(105)으로 제공된다.
앤드 게이트(102)는 클럭 신호(123)와 스캔 모드 신호(124)를 받아들인다. 앤드 게이트(102)로부터 출력되는 클럭 신호(125)는 스캔 플립플롭들(106, 107)로 제공된다.
스캔 플립플롭들(106, 107)은 글루 로직들(104, 105)의 결함(defect)을 각각 검출하기 위해 제공된다. 스캔 플립플롭(106)은 글루 로직(104)으로부터 출력되는 데이터 신호(120c)를 받아들이는 데이터 입력단(D), 테스트 데이터(121c)를 받아들이는 테스트 데이터 입력단(TI), 테스트 인에이블 신호(122c)를 받아들이는 인에이블 입력단(TE) 그리고 클럭 신호(CK)를 포함한다.
스캔 플립플롭(107)은 글루 로직(105)으로부터 출력되는 데이터 신호(120d)를 받아들이는 데이터 입력단(D), 테스트 데이터(121d)를 받아들이는 테스트 데이터 입력단(TI), 테스트 인에이블 신호(122d)를 받아들이는 인에이블 입력단(TE) 그리고 앤드 게이트(102)로부터 출력되는 클럭 신호(125)를 받아들이는 클럭 입력단(CK)을 포함한다.
한편, 글루 로직들(104, 105)로부터 출력되는 데이터 신호들은 매크로 회로 블록(108)으로 제공된다.
스캔 플립플롭(107)은 데이터 신호(120Dd)를 받아들이는 데이터 입력단(D), 테스트 데이터(121d)를 받아들이는 테스트 데이터 입력단(TI), 테스트 인에이블 신호(122d)를 받아들이는 인에이블 입력단(TE) 그리고 앤드 게이트(102)로부터 출력되는 클럭 신호(125)를 받아들이는 클럭 입력단(CK)을 포함한다.
스캔 플립플롭(109)은 데이터 신호(120e)를 받아들이는 데이터 입력단(D), 테스트 데이터(121e)를 받아들이는 테스트 데이터 입력단(TI), 테스트 인에이블 신호(122e)를 받아들이는 인에이블 입력단(TE) 그리고 앤드 게이트(102)로부터 출력되는 클럭 신호(125)를 받아들이는 클럭 입력단(CK)을 포함한다.
멀티플렉서(110)는 매크로 회로 블록(108)으로부터 출력되는 데이터 신호와 스캔 플립플롭(109)으로부터 출력되는 데이터 신호를 받아들이고, 스캔 모드 신호(124)에 응답해서 입력된 상기 신호들 중 하나를 출력한다.
멀티플렉서(111)는 매크로 회로 블록(108)으로부터 출력되는 데이터 신호와 스캔 플립플롭(107)으로부터 출력되는 데이터 신호를 받아들이고, 스캔 모드신호(124)에 응답해서 입력된 상기 신호들 중 하나를 출력한다.
글루 로직들(112, 113)은 멀티플렉서들(110, 111)로부터 출력되는 데이터 신호들을 각각 받아들인다.
스캔 플립플롭(114)은 글루 로직(112)으로부터 출력되는 데이터 신호(120f)를 받아들이는 데이터 입력단(D), 테스트 데이터 신호(121f)를 받아들이는 테스트 입력단(TI), 테스트 인에이블 신호(122f)를 받아들이는 인에이블 입력단(TE), 그리고 클럭 신호(123)를 받아들이는 클럭 입력단(CK)을 포함한다.
스캔 플립플롭(115)은 글루 로직(113)으로부터 출력되는 데이터 신호(120g)를 받아들이는 데이터 입력단(D), 테스트 데이터 신호(121g)를 받아들이는 테스트 입력단(TI), 테스트 인에이블 신호(122g)를 받아들이는 인에이블 입력단(TE), 그리고 클럭 신호(123)를 받아들이는 클럭 입력단(CK)을 포함한다.
상술한 바와 같은 구성을 갖는 반도체 집적 회로(100)에서, 스캔 모드 신호(124)가 하이 레벨인 스캔 모드동안, 스캔 플립플롭들(106, 107, 109)은 앤드 게이트(102)로부터 출력되는 클럭 신호(125)에 응답해서 동작한다. 그러나, 스캔 모드 신호(124)가 로우 레벨인 노말 모드동안, 앤드 게이트(102)는 로우 레벨의 신호를 출력하므로, 스캔 플립플롭들(106, 107, 109)은 동작하지 않는다.
그러므로, 노말 모드동안 스캔 플립플롭들(106, 107, 109)이 동작하지 않아서 불필요한 전력 소모를 방지할 수 있다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, 매크로 회로 블록의 데이터 신호 입력단과 출력단에 스캔 플립플롭들을 추가함으로써 매크로 회로 블록에 대한 관찰력(observability)과 제어력(controllability)이 증대된다. 더욱이, 반도체 집적 회로에 스캔 플립플롭들이 부가되더라도 노말 모드 동안 스캔 플립플롭들은 동작하지 않으므로 불필요한 전력 소모를 방지할 수 있다.

Claims (5)

  1. 반도체 집적 회로에 있어서:
    매크로 회로 블록과;
    상기 매크로 회로 블록으로 입력될 신호들을 제공하는 제 1 글루 로직들과;
    각각이 상기 제 1 글루 로직들에 대응하고, 대응하는 제 1 글루 로직으로부터 출력되는 데이터 신호를 받아들이는 데이터 입력단과 제 2 클럭 신호를 받아들이는 클럭 입력단을 갖는 제 1 스캔 플립플롭들; 그리고
    스캔 모드 신호에 응답해서 상기 제 1 스캔 플립플롭들로 상기 제 2 클럭 신호를 제공하는 클럭 게이팅 회로를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  2. 제 1 항에 있어서,
    제 2 글루 로직과;
    제 3 글루 로직과;
    데이터 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 상기 클럭 게이팅 회로로부터 제공되는 상기 제 2 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는 제 2 스캔 플립플롭과;
    상기 매크로 회로로부터 출력되는 데이터 신호와 상기 제 2 스캔 플립플롭으로부터 출력되는 데이터 신호를 받아들이고, 상기 스캔 모드 신호에 응답해서 상기 입력된 신호들 중 하나를 상기 제 2 글루 로직으로 제공하는 제 1 멀티플렉서; 그리고
    상기 매크로 회로로부터 출력되는 데이터 신호 및 상기 제 1 스캔 플립플롭들로부터 출력되는 데이터 신호들 중 어느 하나를 받아들이고, 상기 스캔 모드 신호에 응답해서 상기 입력된 신호들 중 하나를 상기 제 3 글루 로직으로 제공하는 제 2 멀티플렉서를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  3. 제 1 항에 있어서,
    각각이 상기 제 1 글루 로직들에 대응하고, 데이터 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 제 1 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는 제 3 스캔 플립플롭들을 더 포함하되;
    상기 제 3 스캔 플립플롭들의 출력 신호들은 상기 대응하는 제 1 글루 로직들로 제공되는 것을 특징으로 하는 반도체 집적 회로.
  4. 제 3 항에 있어서,
    상기 클럭 게이팅 회로는,
    상기 제 1 클럭 신호와 상기 스캔 모드 신호를 받아들이고 상기 제 2 클럭 신호를 출력하는 앤드 게이트를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  5. 제 2 항에 있어서,
    상기 제 2 글루 로직으로부터 출력되는 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 상기 제 1 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는 제 4 스캔 플립플롭; 그리고
    상기 제 3 글루 로직으로부터 출력되는 신호를 받아들이는 데이터 입력단, 테스트 데이터 신호를 받아들이는 테스트 데이터 입력단, 테스트 인에이블 신호를 받아들이는 인에이블 입력단, 상기 제 1 클럭 신호를 받아들이는 클럭 입력단 그리고 출력단을 갖는 제 5 스캔 플립플롭을 더 포함하는 것을 특징으로 하는 반도체 집적 회로.
KR1020020036493A 2002-06-27 2002-06-27 스캔 플립플롭을 구비한 반도체 집적 회로 KR20040001334A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036493A KR20040001334A (ko) 2002-06-27 2002-06-27 스캔 플립플롭을 구비한 반도체 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036493A KR20040001334A (ko) 2002-06-27 2002-06-27 스캔 플립플롭을 구비한 반도체 집적 회로

Publications (1)

Publication Number Publication Date
KR20040001334A true KR20040001334A (ko) 2004-01-07

Family

ID=37313096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036493A KR20040001334A (ko) 2002-06-27 2002-06-27 스캔 플립플롭을 구비한 반도체 집적 회로

Country Status (1)

Country Link
KR (1) KR20040001334A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040085A (ko) * 2014-10-02 2016-04-12 삼성전자주식회사 스캔 플립플롭 및 상기 스캔 플립플롭을 포함하는 스캔 테스트 회로
US11287474B2 (en) 2014-10-02 2022-03-29 Samsung Electronics Co., Ltd Scan flip-flop and scan test circuit including the same
KR20230167145A (ko) * 2021-06-30 2023-12-07 애플 인크. 스캔 인에이블 핀을 사용한 데이터 게이팅

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040085A (ko) * 2014-10-02 2016-04-12 삼성전자주식회사 스캔 플립플롭 및 상기 스캔 플립플롭을 포함하는 스캔 테스트 회로
US11287474B2 (en) 2014-10-02 2022-03-29 Samsung Electronics Co., Ltd Scan flip-flop and scan test circuit including the same
KR20230167145A (ko) * 2021-06-30 2023-12-07 애플 인크. 스캔 인에이블 핀을 사용한 데이터 게이팅

Similar Documents

Publication Publication Date Title
US7134061B2 (en) At-speed ATPG testing and apparatus for SoC designs having multiple clock domain using a VLCT test platform
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US20080005634A1 (en) Scan chain circuitry that enables scan testing at functional clock speed
US20080281547A1 (en) Test circuit
US6788105B2 (en) Semiconductor integrated circuit
US20120124437A1 (en) Integrated circuit having a scan chain and testing method for a chip
JP2006220515A (ja) Ｊｔａｇ試験方式
US20140149812A1 (en) Scan test circuitry with control circuitry configured to support a debug mode of operation
KR100394575B1 (ko) 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로
US10317464B2 (en) Dynamic scan chain reconfiguration in an integrated circuit
US11493553B2 (en) Extended JTAG controller and method for functional reset using the extended JTAG controller
US6691289B2 (en) Semiconductor integrated circuit including circuit for selecting embedded tap cores
KR20040001334A (ko) 스캔 플립플롭을 구비한 반도체 집적 회로
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
Han et al. A New Multi‐site Test for System‐on‐Chip Using Multi‐site Star Test Architecture
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
US7702979B2 (en) Semiconductor integrated circuit incorporating test configuration and test method for the same
JP2005257366A (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
US20090070645A1 (en) Integrated circuit testing method and related circuit thereof
JPH112664A (ja) バウンダリスキャンレジスタ
JP2001203322A (ja) 半導体集積装置
KR100214070B1 (ko) 양방향성 바운더리 스캔 장치
KR20050060865A (ko) 신호 단자 단락과 정상 동작 검출을 위하여 에스오씨아이피 코아를 스캔 시험할 수 있는 집적회로 장치 및 그방법
KR20050051856A (ko) 디버깅용 주사 체인을 가지는 반도체 장치 및 주사 체인을이용한 디버깅 방법
CN118465500A (zh) 芯片测试装置及存储介质

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination