DE69031551T2

DE69031551T2 - Integrierte Halbleiterschaltung und Testmethode dafür

Info

Publication number: DE69031551T2
Application number: DE69031551T
Authority: DE
Inventors: Takeshi Yamamura
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-07-11
Filing date: 1990-07-10
Publication date: 1998-02-19
Anticipated expiration: 2010-07-11
Also published as: KR910003799A; EP0408299A2; EP0408299B1; DE69031551D1; EP0408299A3; US5341096A; JPH0342850A; KR930011704B1; JPH0770573B2

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltungsvorrichtung, bei der eine Abtastpfad-Schaltung mit enthalten ist, und spezieller eine integrierte Halbleiterschaltungsvorrichtung, die dafür geeignet ist, innerhalb einer LSI-Vorrichtung einen dynamischen Schießtest (burn-in test) auszuführen.
Mit dem Erscheinen von hochfortschrittlichen Miniatur- und Präzisionstechniken und bei der hohen Integration der LSI-Schaltungen wird das Prüfen von internen Schaltkreisen hinsichtlich der Übereinstimmung des Designs bzw. Konstruktion schwieriger. Es ist daher wichtig, einen Schießtest für eine LSI vor der Verschickung durchzuführen, um von Beginn an fehlerhafte Waren auszusortieren und um die Zuverlässigkeit der Produkte zu verbessern. Speziell ist ein dynamischer Schießtest, der während des Betriebes einer LSI ausgeführt werden kann, wichtig.
Ein Abtastsystem wurde kürzlich vorgeschlagen, und zwar als Prüfverfahren für einen internen Abschnitt einer Massen-Integrationsschaltungsvorrichtung. Einige Systeme sollen in Einzelheiten im folgenden unter Hinweis auf die Zeichnungen beschrieben werden.
Gemäß der Erfindung umfaßt eine integrierte Halbleiterschaltungsvorrichtung:
eine integrierte Halbleiterschaltung mit:
einer internen Schaltung mit einer Speichereinrichtung, die Abtastdaten einspeist, welche über eine Abtastpfad-Einrichtung als Adressensignal zugeführt werden, und ein Dateneingangssignal und ein Schreibfreigabesignal eingibt;
einer Abtastpfad-Einrichtung, die mit der internen Schaltung verbunden ist, um Abtastdaten in die interne Schaltung abzugeben;
einer Abtastdatengenerator-Einrichtung, die an die Abtastpfad-Einrichtung angeschlossen ist, um Abtastdaten entsprechend einem Testmodussignal zu erzeugen, basierend auf einem Abtasttaktausgang von einer Abtast-Taktgenerator-Einrichtung;
einer Abtast-Taktgenerator-Einrichtung, die an die Abtastpfad-Einrichtung angeschlossen ist, um einen Abtasttakt basierend auf dem Testmodussignal zu generieren;
einer Schieß-Verarbeitungseinrichtung mit einer Teststeuerschaltung zum Aktivieren der internen Schaltung durch die Abtastdaten, die von der Abtastpfad-Einrichtung abgegeben wurden, um zu diskriminieren, ob die interne Schaltung nach der Schieß-Verarbeitung defekt ist oder nicht; und
einer Eingangsschaltung für eine Scan-in-Operation, wobei die Eingangsschaltung Abtast-Testdaten und Taktsignale, die von außerhalb im Falle eines Abtasttestes geliefert werden, an die Abtastpfadeinrichtung abgibt, und ferner eine Wählvorrichtung in der Eingangsschaltung vorhanden ist, und zwar für eine Scan-in-Operation, wobei die Wählvorrichtung derart aktiviert wird, daß sie Abtast-Testdaten, die zu einem externen Anschluß im Falle eines Abtasttests zugeführt werden, an die Abtastpfad-Einrichtung abgibt und Daten für einen Abtastvorgang, die von der Daten-Generator- Einrichtung erzeugt wurden, und Taktsignale zum Abtasten der Abtast-Taktgenerator-Einrichtung basierend auf dem Testmodussignal im Falle einer Schieß-Operation an die Abtastpfad-Einrichtung abgibt,
wobei die interne Schaltung, die Abtastpfad-Einrichtung, die Abtastdatengenerator-Einrichtung und die Abtast- Taktgenerator-Einrichtung in einem einzelnen Chip ausgebildet sind und wobei die von der Abtastdatengenerator- Einrichtung erzeugten Abtastdaten an die Abtastpfad-Einrichtung in Abhängigkeit von dem Testmodussignal abgegeben werden.
Wenn gemäß der vorliegenden Erfindung ein Testmodussignal von einer externen Quelle in eine LSI eingespeist wird, gibt eine Teststeuerschaltung ein Steuersignal für eine Testoperation in eine Abtastdatengeneratorschaltung und eine Abtasttakt-Schaltung ein. Die Abtastdatengeneratorschaltung gibt Abtastdaten aus, während die Abtast- Taktgeneratorschaltung einen Abtasttakt erzeugt. Es werden Abtastdaten in eine Abtastpfad-Schaltung während eines Zyklusses des Abtasttaktes abgegeben.
Wie oben dargelegt wurde, werden lediglich dann, wenn ein Testmodussignal extern zu einer LSI zugeführt wird, Abtastdaten innerhalb der LSI erzeugt und es wird eine Schieß-Testoperation durch die Abtastpfad-Schaltung ausgeführt.
Es sollen nun verschiedene Ausführungsformen nach der Erfindung in Gegenüberstellung zum Stand der Technik unter Hinweis auf die beigefügten Zeichnungen beschrieben werden, in welchen:
Fig. 1 ein Diagramm ist, welches einen herkömmlichen dynamischen Schießtest (burn-in test) zeigt;
Fig. 2(A) ein schematisches Diagramm ist, welches eine interne Abtastkette wiedergibt;
Fig. 2(B) ein Blockschaltbild ist, welches eine interne Abtastkette (scan chain) zeigt;
Fig. 3 ein Diagramm ist, welches I/O-Zellen zeigt, in welchen jeder Boundary-Scan-Flip-Flop mit enthalten ist;
Fig. 4 ein schematisches Diagramm zeigt, welches eine Boundary-Scan-Kette veranschaulicht;
Fig. 5 ein Diagramm ist, welches eine Ausführungsform einer Boundary-Scan-Kette gemäß der vorliegenden Erfindung zeigt;
Fig. 6 ein vereinfachtes Schaltungsdiagramm ist, welches einen Pseudo-Zufalls-Muster-Generator zeigt;
Fig. 7 ein Diagramm ist, welches einen Wahrheitswert des Generators in Fig. 6 zeigt;
Fig. 8 ein schematisches Diagramm ist, welches ein Beispiel der vorliegenden Erfindung zeigt;
Fig. 9 ein Diagramm ist, welches eine Scan-in-I/O-Zelle in Fig. 8 zeigt;
Fig. 10 ein Diagramm ist, welches eine Ausführungsform einer I/O-Zelle mit einem darin mit enthaltenen Boundary- Scan-Flip-Flop zeigt;
Fig. 11 ein Blockschaltbild ist, welches einen Abtastdatengenerator und einen Abtast-Taktgenerator zeigt;
Fig. 12 ein detailliertes schaltungsdiagramm ist, welches einen Abtastdatengenerator und einen Abtast- Taktgenerator in Fig. 11 zeigt;
Fig. 13 ein Zeitsteuerplan ist, der eine Betriebswellenform in den Hauptteilen in Fig. 11 zeigt;
Fig. 14 ein Diagramm ist, welches eine Abgabe eines Signals in einem mit enthaltenen Speicher zeigt.
Einige Beispiele des Abtastsystems sind in den Fig. 1 bis 3 veranschaulicht. Bei diesem Abtastsystem sind alle oder mehrere ausgewählte Flip-Flops 3 mit jeder verbundenen internen Schaltung 2 in einer LSI-Vorrichtung 1 verbunden und eine Scan-Durchgangs-Schaltung 7, in der Flip-Flops 3 in einem Testmodus in Reihe geschaltet sind, um ein Schieberegister zu bilden, wird im Verlaufe der Herstellung der LSIs vorfabriziert.
In Fig. 1 werden bei einem Testmodus Testdaten (die als Scan-in-Daten betrachtet werden) SDIN in Synchronisation mit einem Abtasttakt SCCK eingescannt, um willkürlich einen internen Datenzustand in einem Schieberegister zu bestimmen. Wenn eine Bedienungsperson wünscht, einen internen aktiven Zustand in Erfahrung zu bringen, wird ein Systemtakt SYSCK angehalten, um eine Änderung in dem internen aktiven Zustand zu verhindern und es werden die internen Daten seriell aus einem Schieberegister durch Serien von Abtasttaktsignalen ausgescannt. Die ausgescannten Daten SDout werden mit einem erwarteten Wert verglichen, der durch eine frühere Simulation erzeugt wurde, um das Auftreten eines Fehlers zu prüfen.
Alexander Micgo offenbart eine Abtast-Durchgangs- Schaltung in seinem Buch (z.B. "Digital Logic Testing and Simulation", Harper & Row Publishers Inc.). Ein fortgeschritteneres Abtastsystem, welches ein pegel-empfindliches Abtastdesign verwendet (LSSD), welches Wechselstrom-Ausführungen testen kann, ist gut bekannt (siehe beispielsweise ibid, Seiten 276 - 280, und Fig. 7.20).
Eine noch weitere Entwicklung wurde in einem Boundary- Scan-System erzielt, welches in den Fig. 3 und 4 gezeigt ist.
Eine LSI wird allgemein auf einer gedruckten Schaltungsplatte (abgekürzt mit PCB) montiert, um eine Systemfunktion in Zuordnung zu anderen LSIs zu implementieren.
Wie in Fig. 5 gezeigt ist, sind eine LSI (1a) und eine LSI (1b) auf einer gedruckten Schaltungsplatte (PCB 6) montiert und es ist der Raum zwischen der LSI (1a) und der LSI (1b) durch ein Verteilungskabel 5 auf der gedruckten Schaltungsplatte PCB 6 angeschlossen. Ein herkömmliches Boundary-Scan-System verwendet ein Verfahren zum Detektieren eines Fehlers, wie beispielsweise eines Kurzschlusses oder einer Unterbrechung oder ähnlichem, in der Verdrahtung 5 in Fig. 4.
Es soll nun eine kurze Beschreibung eines solchen Detektionsverfahrens im folgenden gegeben werden. Zuerst werden Daten durch serielles Verschieben von Daten zu I/O-Zellen 26a und 26b in der LSI 1a und der LSI 1b durch Boundary-Scan-Ketten 7b-c, 7b-a und 7b-b verriegelt. Dann werden Daten von der LSI 1a zu der LSI 1b über die Verdrahtung 5 übertragen. Genauer gesagt, werden Daten von der I/O-Zelle 26a zu der I/O-Zelle 26b übertragen. Schließlich werden die Daten der I/O-Zelle 26a und der I/O- Zelle 26b seriell über die Abtastketten 7b-c, 7b-a und 7b-b ausgelesen. Wenn in diesem Fall ein Fehler in der Verdrahtung 5 auftritt, sind die aus der I/O-Zelle 26b ausgelesenen Daten verschieden von dem erwarteten Wert.
Abweichend von der Aufgabe, das oben beschriebene Abtastsystem zum Detektieren eines Verdrahtungsfehlers auf einer gedruckten Schaltungsplatte zu verwenden, kann das System auch zur Realisierung eines dynamischen Schießtests angewandt werden. Der Schießtest, der zuvor beschrieben wurde, wird in einer Umgebung mit hoher Temperatur ausgeführt, um jegliche anfängliche Fehler zu detektieren und um die Zuverlässigkeit zu verbessern. Bei einem herkömmlichen Test wird ein statischer Schießtest durchgeführt, um eine Gleichstrom-Vorspannung an eine LSI anzulegen und es wird ein dynamischer Schießtest durchgeführt, um eine LSI zu aktivieren. Der dynamische Schießtest zum Betreiben einer LSI ist wirksamer beim Detektieren von Anfangsfehlern und ist insofern vorteilhafter je höher die Betriebsqualität ist, desto auffällig die Wirkung verstärkt wird.
Bei dem herkömmlichen Beispiel, wie es durch eine LSI in Fig. 1 gezeigt ist, bei dem eine Abtastschaltung mit darin enthalten ist, wird ein Verfahren dafür angepaßt, bei dem ein Abtasttakt SCCK und Abtastdaten SDin von einer externen Quelle zugeführt werden können, um die Betriebsqualität einer LSI in einem dynamischen Schießtest zu verbessern. Jedoch wird bei dem herkömmlichen Beispiel lediglich eine interne Abtastschaltung aktiviert und eine Boundary- Scan-Schaltung ist inaktiv.
Wenn die oben erläuterte Abtastschaltung dazu verwendet wird, um ein dynamisches Schießschema zu erstellen, wird eine externe Zufuhr von Abtastdaten oder Abtasttakt signalen angewiesen und als ein Ergebnis dieser Prozedur treten die folgenden Probleme auf .
Es ist erstens erforderlich, einen Treiber vorzusehen, um einen Abtasttakt SCCK und um Abtastdaten SDIN in eine LSI-Vorrichtung zuzuführen, so daß eine Testvorrichtung komplizierter wird.
Zweitens ist hinsichtlich der Treiberkapazität eines Treibers die Betriebsfrequenz eingeschränkt und es wird die Fehler-Detektionsrate reduziert. Dies ergibt sich aus der Tatsache, daß die Betriebsfrequenz reduziert ist und der Strom, der durch eine LSI-Vorrichtung fließt, abfällt. Je größer die Größe des Stromes ist, der durch eine LSI-Vorrichtung fließt, umsomehr wird die Fehler-Detektionsrate verstärkt.
Drittens wird eine Testplatine oder eine Schießplatine zum Zuführen von Testsignaturen in eine LSI-Vorrichtung aus einer viellagigen Platine gebildet und eine Konfiguration der Vorrichtung wird komplizierter und kostspieliger.
Da viertens ein Eingangsstift für die Signale, die verschieden sind von den Abtastdaten und den Abtasttaktsignalen, in einer LSI-Vorrichtung auf einen HIGH- oder LOW- Zustand fixiert ist, wird der Betriebwirkungsgrad eines internen Gatters im Vergleich zu einem Fall reduziert, bei dem Daten in eine LSI-Vorrichtung über einen Eingangsstift geliefert werden. Speziell dann, wenn eine Speicherschaltung mit enthalten ist und eine Adresse, Dateneingabe, Steueranschluß (für Schreib-Freigabe) -Signale und Taktsignale direkt über einen Eingangsstift einer LSI-Vorrichtung übergeben werden, arbeitet die Speicherschaltung in keiner Weise, selbst wenn der Eingang fixiert ist auf einen HIGH- oder LOW-Zustand.
Fünftens ist eine Layout-Position von Eingangsstiften oder ähnlichem für einen Abtasttakt und für Abtastdaten festgelegt, so daß die Möglichkeit geboten ist, eine Schießplatine gemeinsam zu verwenden.
Es soll nun als nächstes eine Ausführungsform der vorliegenden Erfindung unter Hinweis auf die beigefügten Zeichnungen beschrieben werden.
Fig. 8 zeigt ein schematisches Diagramm, welches ein Prinzip der vorliegenden Erfindung wiedergibt.
In Fig. 8 sind eine Abtastpfadschaltung 7, eine Test- Steuerschaltung 8, ein Abtastdatengenerator 9a, und ein Abtast-Taktgenerator 9b innerhalb einer LSI 1 vorgesehen. Die Abtastpfadschaltung 7 enthält sowohl eine interne Abtastkette 7a als auch eine Boundary-Scan-Kette 7b (siehe die Fig. 2 - 5). Die Abtastpfadschaltung 7 ist mit einer internen Schaltung 9 verbunden, die durch eine kombinierte Schaltung gebildet ist. Die interne Schaltung 9 gibt Abtastdaten über die Abtastpfadschaltung 7 ein und gibt ein Ergebnis basierend auf den Abtastdaten in die Abtastpfadschaltung 7 ein.
Eine Test-Steuerschaltung 8 empfängt ein Testmodussignal, welches von einem Eingangsstift 10 eingespeist wird und erzeugt ein Wähl-Steuersignal, um Eingangs-Abtastdaten und Abtasttaktsignale, die von einem Abtastdatengenerator 9a und einem Abtast-Taktgenerator 9b ausgegeben wurden, in die oben erwähnte Abtastpfadschaltung 7 einzuspeisen. Die Test-Steuerschaltung 8 empfängt ein Testmodussignal an einem Eingangsstift 10, um ein Erlaubnissignal zum Starten einer Operation anzubieten, das heißt ein Oszillationssteuersignal (TBI in Fig. 12) für einen Grundtaktgenerator 21.
Ein Abtastdatengenerator 9a und ein Abtast-Taktgenerator 9b erzeugen Abtastdaten bzw. Abtasttaktsignale basierend auf einem Grundtaktausgang von dem Grundtaktgenerator 21.
Ein Eingangsstift 10 empfängt ein Testmodussignal, welches in einem Schieß-Verarbeitungsmodus eingespeist wird, empfängt jedoch keine Abtastdaten. Es wird eine Abgabe von Scan-in-Daten SDZN zu der internen Abtastkette 7a und der Boundary-Scan-Kette 7b durchgeführt, und zwar über eine Scan-in-I/O-Zelle 23, wie in Fig. 9 gezeigt ist.
Fig. 9 ist ein Diagramm, welches eine Scan-in-I/O-Zelle bei der vorliegenden Erfindung zeigt. Fig. 9 zeigt einen I/O-Zellenabschnitt (welcher einer Eingangszelle SDIN einer Abtastkette 7a in Fig. 2(A) entspricht) zum Eingeben von Daten in eine Abtastpfadschaltung 7 in Fig. 2(A). Ein Eingangsstift 29 in Fig. 9 empfängt ein Signal, welches verschieden ist von einem Signal, das an dem Eingangsstift 10 in Fig. 8 empfangen wird. Wenn ein logischer Zustand oder ähnliches der internen Schaltung in einer herkömmlichen Abtastpfadschaltung zu einem Zeitpunkt verifiziert wird, der verschieden ist von einem Schießmodus, empfängt die I/O- Zelle in Fig. 9 Abtast-Eingangsdaten von außerhalb einer LSI. Die Scan-in-I/O-Zelle 23 ist gebildet durch einen Eingangsstift 29 für Testzwecke, einer Pufferstufe 11, einer Wählvorrichtung 12 und Signalleitungen 13 und 14. In einem Schießmodus (burn-in mode) empfängt die Wählvorrichtung 12 ein Steuersignal von einer Test-Steuerschaltung 8 und es werden über einen B-C-Pfad Scan-in-Daten von einer Signalleitung 14 erhalten und bilden eine Ausgangsgröße des Abtastdatengenerators 9a und es werden die Scan-in-Daten an eine interne Abtastkette 7a über eine Signalleitung 13 geliefert. Ein Abtasttakt SCCK wird ebenfalls von einer Abtasttakt-I/O-Zelle in der gleichen Weise wie die Scan-in- Daten SDIN abgegeben.
Fig. 10 zeigt ein Diagramm, welches eine I/O-Zelle wiedergibt, in welcher ein Boundary-Scan-Flip-Flop mit enthalten ist. Die Übergabe von Daten von einem Eingangsstift, verschieden von einem Scan-in-Stift, innerhalb einer LSI, wird über einen Boundary-Scan-Flip-Flop 19 durchgeführt, der in einer I/O-Zelle 24 mit enthalten ist, wie in Fig. 10 gezeigt ist. Die I/O-Zelle 24 ist einem Eingabe-/Ausgabe- Interface in einem gewöhnlichen Fall einer internen Schaltung der LSI zugeordnet. Das heißt, in einem gewöhnlichen Fall ist eine Wählvorrichtung 17 mit einer Signalleitung 18 bzw. Seite (A-C Durchgangsseite) verbunden und Ausgangsdaten werden von der internen Schaltung an einen Eingabe- /Ausgabe-Stift 39 über eine Wählvorrichtung 17 und eine Pufferstufe mit drei Zuständen ausgegeben. Wenn andererseits keine Ausgangsdaten von einer internen Schaltung vorliegen und die Pufferstufe mit den drei Zuständen eine hohe Impedanz hat, so erfolgt eine Eingabe der externen Daten zu der internen Schaltung über eine Signalleitung 37.
In einem Schießmodus, bei dem ein Wähl-Steuersignal von der Test-Steuerschaltung 8 empfangen wird, wird ein B-C-Pfad bei der Wählvorrichtung 17 ausgebildet. Wenn sich ein Boundary-Scan-Flip-Flop 19 auf einer ersten Stufe des Boundary-Scan befindet, werden Abtastdaten von dem Abtastdatengenerator 9a am SDIN eingegeben. Die erste Stufe des Boundary-Scan-Flip-Flops 19 gibt die an SDIN zugeführ ten Abtastdaten ein, basierend auf einem Abtasttakt, der von dem Abtasttaktgenerator 9b ausgegeben wird und der dem Abtasttakteingang SCCK zugeführt wird, und gibt die Abtastdaten aus. Dann werden die Ausgangs-Abtastdaten an die interne Schaltung abgegeben, und zwar über eine Wählvorrichtung 17, eine Pufferstufe und einen Signaldraht 37, und werden dann an SDIN des Abtastdateneingangs in einer nächsten Stufe des Boundary-Scan-Flip-Flops 19 abgegeben. In einem Fall eines Boundary-Scan-Flip-Flops 19, ausgenommen der ersten Stufe, werden Abtastdaten, die von der früheren Stufe des Boundary-Scan-Flip-Flops 19 ausgegeben wurden, einem Dateneingang D über eine Signalleitung 37 in Abhängigkeit von einem Takt CK eingegeben. Das heißt, es werden Scan-in-Daten SDIN von einem Abtastdatengenerator 9a seriell durch einen Boundary-Scan-Flip-Flop 19 übertragen und zur gleichen Zeit über einen Ausgabepuffer 16 von einem B-C-Pfad einer Wählvorrichtung 17, und werden von allen Eingangsanschlüssen einer LSI übergeben.
Wie in Fig. 14 gezeigt ist, ist in einem mit enthaltenen Speicher (RAM) 25 der LSI 1 eine Verdrahtung vorgesehen, derart, daß in einem Schießrnodus ein Adressensignal ADR, ein Dateneingangssignal DATA INPUT und ein Schreib- Freigabesignal C von einer I/O-Zelle 26 direkt zugegriffen werden können und Scan-in-Daten SDIN von dem Abtastdatengenerator 9a über die I/O-Zelle 26 geliefert werden. Wenn der mit enthaltene Speicher ein takt-synchronisierter RAM ist, wird ein Abtasttakt als ein Taktsignal dafür verwendet, um einen Abtasttakt SCCK über den Abtasttaktgenerator 9b zu liefern.
Die Abtastdaten des Boundary-Scan-Flip-Flops 19 in Fig. 10 werden an eine Adresse (ADR) eines RAM eingegeben, ebenso ein Schreib-Freigabesignal C und Eingangsdaten.
Um die LSI 1 in einem Schießrnodus zu betreiben, ist es möglich, einen Eingangsstift 10 für Testzwecke mit vorzusehen, der auf einen definierten Gleichspannungspegel eingestellt werden kann.
Fig. 11 zeigt ein Blockschaltbild, welches einen Abtastdatengenerator und einen Abtasttaktgenerator wiedergibt.
Fig. 12 zeigt ein detailliertes Schaltungsdiagramm eines Abtastdatengenerators und eines Abtasttaktgenerators.
Wie in Fig. 11 gezeigt ist, sind ein Abtastdatengenerator 9a und ein Abtasttaktgenerator 9b durch einen Ringoszillator 21 gebildet. Fig. 11 zeigt einen Abtastdatengenerator 9a, einen Abtasttaktgenerator 9b, einen Grundtaktgenerator 21 zur Abgabe eines Grundtaktes an 9a und 9b in Fig. 8. In Fig. 11 wird ein Ringoszillator als ein Grundtaktgenerator 21 verwendet. Eine detaillierte Ausführungsform der Schaltung ist in Fig. 12 veranschaulicht und eine Betriebswellenform ist in Fig. 13 gezeigt.
Fig. 12 zeigt ein Diagramm, welches eine detaillierte Schaltungsanordnung der Fig. 11 wiedergibt.
Ein Oszillations-Steuersignal für die Eingabe in einen Ringoszillator in Fig. 11 entspricht einem Signal an einem Eingangsanschluß (TBI) in Fig. 12. Wenn das Oszillations- Steuersignal sich auf einem "LOW"(NIEDRIG)-Pegel bzw. -Potential befindet, beginnt der Ringoszillator mit der Oszillation. Ein Abtastdatengenerator 9a ist durch Flip-Flops 31a, 31b, 31e bis 31g und eine Inverterschaltung gebildet und die Flip-Flops 31a, 31b, 31e bis 31g führen eine Zähloperation aus. Ein Abtasttaktgenerator 9b ist gebildet durch Flip-Flops 31a bis 31d, NAND(WEDER-NOCH)-Schaltungen 32a und 32b, um die Ausgangsgrößen der Flip-Flops 31e und 31d einzuspeisen, und eine Inverterschaltung, und die Flip- Flops 31a bis 31d führen eine Zähloperation durch.
Die Flip-Flops 31a und 31b und zwei Inverterschaltungen, die an die Ausgänge eines Flip-Flops 31b angeschaltet sind, werden gemeinsam mit einem Abtastdatengenerator 9a und einem Abtasttaktgenerator 9b verwendet. Jedes komplementäre Taktsignal mit einer jeweils unterschiedlichen Phase, wie in Fig. 13 gezeigt ist, wird an jedem Ausgangsanschluß TAK, TBK ausgegeben und wird beispielsweise als Taktsignal einer Abtastpfadschaltung 7 und eines Boundary- Scan-Flip-Flops 19 verwendet. An einem Ausgangsanschluß TDT eines Abtastdatengenerators 9a werden Daten, um eine erfindungsgemäße Operation regulär zu wiederholen, wie in Fig. 13 durch "101 ...." gezeigt ist, ausgegeben. Die Flip-Flops 31a bis 319 werden voreingestellt, wenn der Ringoszillator keine Oszillationsoperation ausführt.
Fig. 12(b) und Fig. 12(c) sind Schaltungsdiagramme, welche konkrete Beispiele der Flip-Flops 31a bis 31g zeigen. Fig. 12(c) zeigt eine Schaltung zum Generieren von komplementären Taktsignalen C und CX auf einem Taktsignal CK, die in einen Flip-Flop eingespeist werden.
Fig. 12(b) veranschaulicht eine Flip-Flop-Schaltung. Die Flip-Flop-Schaltung enthält eine Inverterschaltung, bei der ein Eingangsanschluß mit einem Dateneingang D verbunden ist, einen Transistor Tr1, dessen Gateanschluß ein Taktsignal CX empfängt, und einen ersten Verriegelungsabschnitt, der durch eine NAND-Schaltung 32d und einen Inverter gebildet ist, der mit einem Transistor Tr1 an einem Eingangsanschluß verbunden ist; und einen Transistor Tr2, dessen Gateanschluß ein Taktsignal C empfängt, und mit einem zweiten Verriegelungsabschnitt, der durch eine NAND-Schaltung 32c und einen Inverter gebildet ist, der mit einem Transistor Tr2 an dem Ausgangsanschluß verbunden ist; und zwei Stufen der Inverter sind mit einem Ausgangsanschluß der NAND- Schaltung 32c verbunden. Bei der Flip-Flop-Schaltung wird ein Voreinstellsignal einer Eingangsseite der NAND-Schaltungen 32c und 32d eingespeist und, wenn das Voreinstellsignal eingespeist wird, werden die in dem ersten und dem zweiten Verriegelungsabschnitt gespeicherten Daten veranlaßt, zwangsweise auf einen beliebigen Datenwert eingestellt zu werden.
Wenn bei der Flip-Flop-Schaltung der Transistor Tr1 durch ein Taktsignal CK EIN-geschaltet wird, werden Daten D dem Eingang zugeführt und, da der Transistor Tr2 zu diesem Zeitpunkt AUS-geschaltet ist, werden die Daten D lediglich in dem ersten Verriegelungsabschnitt gespeichert. Wenn als nächstes ein Taktsignal CK invertiert wird und der Transistor Tr1 AUS-geschaltet wird und der Transistor Tr2 EIN-geschaltet wird, so werden die in dem oben angeführten ersten Verriegelungsabschnitt festgehaltenen Daten D in dem zweiten Verriegelungsabschnitt gehalten und es werden die Daten D an die komplementären Ausgänge XQ und Q ausgegeben. Die Betriebsweise der Schaltung nach Fig. 12 soll nun unter Hinweis auf Fig. 13 beschrieben werden.
Wie in Fig. 13 bei TBI gezeigt ist, wird dann, wenn ein Oszillations-Steuersignal auf einen "HIGH"(HOCH)-Pegel bzw. -Potential gestellt ist, ein Ausgangsanschluß 1 des Ringoszillators auf einen "LOW" (NIEDRIG) -Pegel festgelegt und es werden die Flip-Flops 31a bis 319 im voraus voreingestellt. Wenn sich das Oszillations-Steuersignal auf einem "LOW"(NIEDRIG)-Pegel bzw. -Potential befindet, beginnt der Ringoszillator automatisch zu oszillieren, wie in Fig. 13-1 gezeigt ist und fährt damit fort zu oszillieren, und zwar für die Dauer des "LOW"-Pegels. Wenn der Voreinstell- Zustand der Flip-Flops 31a-319 aufgehoben ist, führt dies zu einem Aktivierungszustand.
Wenn sich das Oszillations-Steuersignal auf einem LOW- Pegelzustand befindet, werden der Abtastdatengenerator 9a und der Abtasttaktgenerator 9b in der folgenden Weise betrieben.
Bei den beiden Flip-Flops 31a und 31b, die gemeinsam von dem Abtastdatengenerator 9a und dem Abtasttaktgenerator 9b und zwei Inverterschaltungen verwendet werden, spricht ein Zähler, der durch die Flip-Flops 31a und 31b gebildet ist, auf ein Oszillationssignal von dem Ringoszillator an, welches als Takt eingespeist wird und übernimmt das eigene Ausgangssignal als ein Eingangssignal. Dabei wird ein Ausgangssignal des Flip-Flops 31a (Signal 2 in Fig. 13) zu einem Ausgangssignal von einer Periode, und zwar für zwei Perioden eines Oszillationssignals des Ringoszillators (1 in Fig. 13). Ferner wird ein Ausgangssignal des Flip-Flops 31b (3 in Fig. 13) zu einem Ausgangssignal von einer Periode, und zwar fur zwei Perioden eines Ausgangssignals des Flip-Flops 31a (2 in Fig. 13). Demzufolge werden an den Ausgangsanschlüssen der Flip-Flops 31a, 31b und einer Inverterschaltung die Ausgangssignale, wie beispielsweise 2, 3, 4 und 5 in Fig. 13 ausgegeben.
Der Abtastdatengenerator 9a erzeugt eine unterschiedliche Phase des Signals zum Betreiben einer Vielzahl der Flip-Flops, die für die Abtastpfadschaltung 7 und einen Boundary-Scan-Flip-Flop 19 in Verwendung sind. Beispielsweise werden Taktsignale (TAK, TBK) mit einem Inversionspegel, um keine Überlappung zu erzeugen, erzeugt. Aus diesem Grund wird das Ausgangssignal 5 eines Zählers, der durch die Flip-Flops 31c und 31d gebildet ist, als ein Taktsignal eingegeben und es werden komplementäre Ausgangssignale 8 und 8 (Strich), die eine Periode für vier Perioden des Ausgangssignals 5 vorhanden sind, werden an einem Ausgangsanschluß eines Flip-Flops 31d ausgegeben. Die NAND- Schaltungen 32a, 32b geben jedes Ausgangssignal 8, 8 (Strich) an jedem einzelnen Eingangsanschluß ein und speisen ein Ausgangssignal eines Flip-Flops 31e (7 in Fig. 13), welches eine Zweifachperiode des Ausgangssignals 8, 8 (Strich) gemeinsam an jedem anderen Eingangsanschluß ein. Dadurch werden an dem Ausgang der NAND-Schaltungen 32a, 32b durch das Ausgangssignal 8, 8 (Strich) ein Ausgangssignal erzeugt, welches durch ein Ausgangssignal 7 tormäßig gesteuert wird, das heißt, es entsteht ein sich nicht überlappendes Taktsignal. Daher wird ein Ausgangssignal der NAND-Schaltung 32a als ein Taktsignal TAK ausgegeben, und ein Taktsignal TBK, welches eine inverse Beziehung zu dem Taktsignal TAK hat, wird ausgegeben, und zwar als Ergebnis der Umkehrung in einer Inverterschaltung.
In dem Abtasttaktgenerator 9b wird ein Testmuster, welches einer Abtastpfadschaltung 7 zugeführt wird und einem Boundary-Scan-Flip-Flop 19 zugeführt wird, erzeugt. Der Abtasttaktgenerator 9b speist ein Ausgangssignal 8 des Flip-Flops 31a, 31b und von zwei Inverterschaltungen, die gemeinsam von dem oben erwähnten Abtastdatengenerator 9a und dem Abtasttaktgenerator 9b verwendet werden, in einen Zähler ein, der durch die Flip-Flops 31e bis 319 gebildet ist. Die Ausgangsgröße des Zählers wird in Form von Testmusterdaten TDT über zwei Inverterschaltungen ausgegeben. Die Testmusterdaten TDT bilden ein Signal, welches das Ausgangssignal 8 von acht Perioden entsprechend einer Periode bildet.
Wie oben beschrieben wurde, wird bei dem Schießmodus ein Testmodussignal empfangen, welches von einem Eingangsstift 10 eingespeist wurde, es wird ein Oszillationssteuersignal empfangen, welches von einer Test-Steuerschaltung 8 erzeugt wurde und einen "LOW"-Pegel bzw.-Potential erreicht hat, dann erzeugen ein Abtastdatengenerator 9a und ein Abtasttaktgenerator 9b Abtastdaten bzw. Abtasttaktsignale automatisch, um diese an die Abtastpfadschaltung 7 und einen Boundary-Scan-Flip-Flop 19 zu übergeben.
Die Regelung einer Oszillationsfrequenz kann willkürlich vorgenommen werden, und zwar durch geeignete Modifikation der Stufenzahl (in der Figur sind es acht Stufen) des Ringoszillators 21. Alternativ können die Scan-in-Daten SDIN willkürlich durch eine Struktur der logischen Schaltung gebildet werden.
Ein Beispiel von "101010" für Scan-in-Daten SDIN ist in Fig. 6 veranschaulicht. Durch Verwendung eines linearen Rückkopplungs-Schieberegisters LFSR kann ein Pseudo-Zufallsmuster erzeugt werden.
In Verbindung mit der vorliegenden Erfindung kann dann, wenn kein Wechselstromsignal extern geliefert wird, ein Eingangsstift für Testzwecke auf einen vorbestimmten Gleichspannungspegel eingestellt werden und es kann ein dynamischer Schießtest realisiert werden. Als Ergebnis kann eine Schießplatine (burn-in board) einfach konfiguriert werden und eine Einschränkung der Anschlußanordnung erfolgt nicht notwendigerweise, ausgenommen in Verbindung mit dem Eingangsstift für Testzwecke, so daß eine interne Schaltung, die einen mit enthaltenen Speicher aufweist, in einfacher Weise auf einer gewünschten Frequenz betrieben werden kann.

Claims

1. Integrierte Halbleiterschaltungsvorrichtung mit:

einer internen Schaltung (27), die eine Speichereinrichtüng enthält, in die Abtastdaten, welche über eine Abtastpfad-Einrichtung zugeführt werden, als ein Adressensignal, ein Dateneingangssignal und ein Schreibfreigabesignal eingegeben werden;

einer Abtastpfad-Einrichtung (7), die mit der internen Schaltung verbunden ist, um Abtastdaten in die interne Schaltung abzugeben;

einer Abtastdatengenerator-Einrichtung (9a), die an die Abtastpfad-Einrichtung angeschaltet ist, um Abtastdaten entsprechend einem Testrnodussignal basierend auf einem Abtasttaktausgang, welches von einer Abtast-Taktgenerator- Einrichtung erzeugt wurde, zu generieren;

einer Taktgenerator-Einrichtung (9b), die mit der Abtastpfad-Einrichtung verbunden ist, um einen Abtasttakt basierend auf dem Testmodussignal zu generieren;

einer Schieß (burn-in) -Verarbeitungseinrichtung, die eine Teststeuerschaltung (8) umfaßt, um die interne Schaltung durch die Abtastdaten zu aktivieren, die an die Abtastpfad-Einrichtung (7) abgegeben werden, um zu diskriminieren, ob die interne Schaltung nach der Schieß-Verarbeitung (burn-in processing) defekt ist oder nicht; und

einer Eingangsschaltung für eine Scan-in-Operation, wobei die Eingangsschaltung Abtast-Testdaten und Taktsignale, die von extern im Falle eines Abtasttestes geliefert werden, an die Abtastpfad-Einrichtung abgibt, und ferner eine Wählvorrichtung in der Eingangsschaltung für eine Scan-in-Operation enthalten ist, wobei die Wählvorrichtung in solcher Weise aktivierbar ist, daß sie Abtast-Testdaten, die einem externen Anschluß zugeführt werden, im Falle eines Abtasttests der Abtastpfad-Einrichtung zuführt und Daten zum Abtasten, die von der Abtastdaten-Generator-Einrichtung erzeugt wurden, und Taktsignale zum Abtasten der Abtast-Taktgenerator-Einrichtung basierend auf dem Testmodussignal im Falle einer Schieß-Operation an die Abtastpfad-Einrichtung übergibt,

wobei die interne Schaltung (27), die Abtastpfad-Einrichtung (7), die Abtastdatengenerator-Einrichtung (9a) und die Abtast-Taktgenerator-Einrichtung (9b) in einem einzelnen Chip ausgebildet sind und die von der Abtastdatengenerator-Einrichtung erzeugten Abtastdaten an die Abtastpfad- Einrichtung in Abhängigkeit von dem Testmodussignal übergeben werden.

2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, bei der die Abtastpfadeinrichtung eine Vielzahl von Flip-Flops (19) umfaßt, die an einen Eingangsanschluß und einen Ausgangsanschluß der internen Schaltung angeschaltet sind.

3. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, ferner mit einer Eingangs-/Ausgangsschaltung, die ein Interface mit einer Vielzahl von externen Anschlüssen der internen Schaltung bildet, und mit einer Vielzahl von Flip-Flops (31), die in einer Vielzahl von Eingangs- /Ausgangs-Schaltungen angeordnet und miteinander verbunden sind.

4. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 3, bei der Daten von einem Eingang, anders als dem Scan-in-Stift, in eine LSI über Flip-Flops, die mit in der Eingangs-/Ausgangsschaltung enthalten sind, eingespeist werden; wobei die Abtastdaten in serieller Form durch die Flip-Flops übertragen werden und zur gleichen Zeit die Abtastdaten in eine LSI von allen Eingangsanschlüssen über die Wählvorrichtung übergeben werden.

5. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, ferner mit einer Grundtaktgeneratorschaltung zum Generieren eines Taktes, der die Abtastdatengenerator- Einrichtung und die Abtast-Taktgenerator-Einrichtung aktiviert.

6. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5, bei der die Grundtaktgeneratorschaltung einen Ringoszillator enthält.

7. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5, bei der die Abtastdatengenerator-Einrichtung Zufallsmusterdaten erzeugt, basierend auf einem Takt, der von der Grundtaktgeneratorschaltung ausgegeben wird.

8. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5, bei der die Abtastdatengenerator-Einrichtung durch eine Zählerschaltung gebildet ist und Musterdaten erzeugt, die wiederholt basierend auf dem Takt invertiert werden, der von der Grundtaktgeneratorschaltung erzeugt wird.

9. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, bei der in einem mit enthaltenen Speicher (25) einer LSI (1) eine Verdrahtung in solcher Weise vorgesehen ist, daß bei einem Schießrnodus (burn-in mode) ein Adressensignal (ADR), ein Dateneingangssignal (DATA INPUT) und ein Schreib-Freigabesignal (C) von einer I/O-Zelle (26) direkt zugreifbar ist und bei dem Scan-in-Daten (SDIN) von dem Abtastdatengenerator (9a) über die I/O-Zelle (26) geliefert werden.