SE504041C2 - Integrerat kretsarrangemang för provning - Google Patents

Description

_ 2 _ f r r Y Föreliggande uppfinning avser mera speciellt att kunna komma till användning vid förhållandevis stora integrerade krets- arrangemang och bygger på principen att ett sådant krets- arrangemang kan fysiskt och/eller logiskt delas upp i stora eller små "diskreta" funktionsblock.

Varje funktionsblock eller grupp av funktionsblock, som skall testas, kräver att varje funktionsblockstillhörig ingångsnod och utgàngsnod måste vara tillgänglig, via befintliga, det integrerade kretsarrangemanget tillhöriga, ingångspadar och utgàngspadar.

Ytterligare bygger föreliggande uppfinning på att erbjuda ett integrerat kretsarrangemang, där ett på förhand bestämt antal anslutningspadar, uppdelade på ingångs- och utgàngspadar, är tilldelade testceller, avsedda att kunna göra tillgänglig en digital signalstruktur, anpassad för att erbjuda en testning av IC-kretsen, enligt en inledningsvis angiven beskaffenhet.

Speciellt lämpligt kan det vara att utnyttja testceller, som bygger på principen med en Boundary-Scan-arkitektur, speciellt en standardiserad Boundary-Scan-arkitektur.

Härvid bör beaktas att standardiserade Boundary-Scan-celler, i det efterföljande förkortat till BS-celler, har tilldelats en första verksam kretskonfiguration för ingångspadar (BS-ingångs- celler), en andra verksam kretskonfiguration för utgångspadar (BS-utgångsceller) och en tredje verksam kretskonfiguration för I/0-padar, en anslutningspad avsedd för en inkommande eller en utgående signalriktning. Vidare förefinns en fjärde standardi- serad BS-cell för aktiveringssignaler på tri-stated-utgångar och för I/O-padceller. Den sist nämnda BS-cellen får ingen tillämpning vid förutsättningarna för föreliggande uppfinning och omnämnes därför inte i det efterföljande.

Enär kretskonfigurationen för BS-celler, såsom för utnyttjad 504 041 _ 3 _ I/0-pad, enkelt är utnyttjbar för att enbart tjäna som BS- j ingàngscell för ingángspadar eller enbart tjäna som BS-utgàngs- celler för utgàngspadar kommer den efterföljande beskrivningen och patentkraven i förenklande syfte att ange enbart BS-in- gàngsceller för ingángspad alternativt BS-utgàngscell för ut- gángspad.

Det enligt uppfinningen anvisade kretsarrangemanget bygger vis- serligen primärt pà en Boundary-Scan tillämpning, men det är uppenbart för varje fackman de förändringar som skulle krävas för att tillämpa uppfinningens anvisningar inom andra kretslös- ningar, med utnyttjande av någon sorts test-cell pà ingàngspad, utgàngspad och/eller I/0-pad.

Föreliggande uppfinning bygger därvid vidare på den kända tek- niken att för en adekvat testning av IC-kretsar och däri inbe- gripna funktionsblock, krävs utnyttjandet utav speciellt struk- turerade testvektorer, d.v.s. att på utvalda ingångspadar app- liceras en signalstruktur av logiska värden, l:or och Ozor.

Skälet till att en sádan testning är nödvändig är att vid en produktion av IC-kretsar är ett vanligt fel att någon nod i kretsen är läst till "1" (stuck-at-1) eller läst till "O" och att varje sådant fel måste upptäckas.

Utnyttjade testvektorer är därvid framtagna enligt en algoritm, som har till syfte att kunna upptäcka alla noder, i en given IC-krets, som är låsta till "l" eller är låsta till "O".

Föreliggande uppfinning bygger således generellt pá och förut- sätter att IC-kretsen kan vara försedd med ingàngspadrelaterade och utgàngspadrelateterade testceller.

När det gäller testcellen för en ingángspad skall den ha en kretskoppling, som i ett tillstànd skall erbjuda en, för en normal signalbehandlingn avsedd, funktionell signalstruktur att kunna passera till de integrerade funktionsblocken med en 504 041 _ 4 _ så liten tidsfördröjning som praktiskt är möjlig.

Då det gäller testcellen för en utgångspad så skall den ha en kretskoppling, som i ett tillstånd skall erbjuda ett, av en normal signalbehandling alstrad, funktionellt signalmönster att kunna passera från de integrerade funktionsblocken med en så liten tidsfördröjning som möjligt ut på en till utgångspaden ansluten ledare.

En standardiserad BS-utgångscell, av hithörande slag, uppvisar härför bl.a. en drivarkretstillhörig multiplexer, som av en modväljande signal är styrbar för att antingen välja en genom- koppling av en funktionsblocksrelaterade signal eller en signal från ett i testcellen ingående minneselement.

En standardiserad BS-cell uppvisar även ett antal, av olika klocksignaler pàverkbara, vippor och en ingångsmultiplexer, inkopplingsbar för ändamål andra än de för uppfinningen gäl- lande, för att sampla den funktionella signalen eller signalmönstret från intillvarande funktionsblock.

BS-celler med denna kretskonfiguration är användbara för såväl BS-ingàngsceller som för BS-utgångsceller.

IEKHIKENS_IIDIGBBE_SIÅHDEHHKI Beaktas de med föreliggande uppfinning förknippade egenheterna kan man konstatera att det är tidigare känt olika slag av IC- kretsar, vars ingångspadar, utgångspadar och/eller I/O-padar är försedda med eller samverkar med var sin testcell, för att därvid kunna erbjuda en testning av hela IC-kretsen.

En här aktuell testning sker genom att antingen applicera er- forderliga testvektorer till IC-kretsens ingångspadar eller att applicera erforderliga testvektorer via tillgängliga testcel- ler, såsom BS-celler.

Resultatet av testvektorernas behandling inom IC-kretsen obser- 504 0.41 _ 5 _ veras pà IC-kretsens utgángspadar alternativt via BS-utgàngs- celler.

Med hänsyn till den, i det efterföljande, visade utförings- formen kan nämnas att kretskopplingarna för testcellerna kan ha en standardiserad BS-struktur.

I anslutning härtill kan nämnas att det i publikationen IEEE Standard 1149.1 med rubriken "IEEE Standard Test Access Port and Boundary-Scan Architecture" är tidigare känt och visat olika kretsarrangemang för ovan angivna tillämpningar och med BS-cellerna sammankopplade med varandra för att därvid bilda en Boundary-Scan-slinga, som i det efterföljande kommer att förkortat anges som BS-slinga.

Beaktas vidare de med föreliggande uppfinning förknippade egen- heterna och den primära tillämpningen som testcell eller ut- gàngscell för en utgàngspad kan nämnas, som ett exempel på tek- nikens tidigare ståndpunkt, det som är visat och beskrivet i den amerikanska patentpublikationen 5,319,646.

Publikationen är relevant enär här visas, i likhet med före- liggande uppfinning, pà en BS-utgàngscell, som bygger vidare pà den grundläggande kretskopplingen, som är principiellt visad och beskriven i figur 1 i föreliggande ansökan.

Kretskopplingen här visar på utnyttjandet utav en kompletterad BS-utgàngscell, med en multiplexer 12, ett väljarelement 14, ett skiftregister 16 och ett hàllelement 18. Multiplexern 12 samplar kritiska data från en från BS-utgángscellen skild sys- temlogik genom styrkretsen 20 eller testdata från en tidigare BS-utgàngscell.

Till väljarelementet 14 är vidare anslutet en första testkon- trollerande krets 19, i form av en OCH-grind (AND-gate).

I avsikt att komplettera teknikens tidigare ståndpunkt kan 504 041 _ 5 _ nämnas att det är även tidigare känd, genom den amerikanska patentpublikationen 5,347,520, att komplettera en BS-cell för en aktiveringsanslutning (Enable Cell) och till väljarelementet 14 ansluta en första testkontrollerande krets 21, under utnytt- jande utav ett antal logiska element 24-28, i form av NAND- grindar.

Till teknikens tidigare ståndpunkt hör även det som är visat och beskrivet i de amerikanska patentpublikationerna 5,222,068; 5,042,034; 5,056,094 och 5,084,874.

Till teknikens tidigare ståndpunkt hör även innehållet i de europeiska patentpublikationerna EP-A2-O 358 365, EP-A2-0 358 371, EP-A2-0 358 376, EP-A2-O 514 700 samt EP-A2-0 589 223.

Beaktas ytterligare de med uppfinningen förknippade egenheterna kan nämnas att det är känt att inom ett integrerat kretsar- rangemang kunna skapa förutsättningar för att få en direkt för- bindelse mellan de ett utpekat inbyggt funktionsblock tillhöri- ga ingàngsnoderna och de IC-kretsen tillhöriga ingàngspadarna samt motsvarande för utgångsnoderna och utgàngspadarna, under utnyttjande av multiplexorer.

Såsom exempel härpà kan nämnas innehållet i publikationen US- A-5,254,940.

Här visas pá en möjlighet att via multiplexorer kunna testa enskilda och utvalda funktionsblock. Att pà här anvisat sätt inkoppla multiplexorer ger visserligen tillträde till interna funktionsblocks ingàngsnoder och utgàngsnoder via IC-kretsen tillhöriga ingångspadar och utgàngspadar men då nämnda multi- plexorer är inkopplade i den funktionella signalvägen kommer dessa att skapa en extra tidsfördröjning av signaler uppträ- dande pà den aktuella funktionella signalvägen.

Publikationen anvisar inget utnyttjande av testceller. 504 041 _ 7 _ Till teknikens tidigare ståndpunkt hör även innehållet i de amerikanska patentpublikationerna 5,331,57l; 5,377,144; 5,l95,050; 5,22l,865; 5,230,000 och 5,225,834.

När det sedan gäller den allmänna tendensen inom detta tekniska område kan man konstatera att utvecklingen varit sådan att tillverkare och leverantörer av integrerade kretsarrangemang har kunnat erbjuda allt större och större integrerade krets- uppsättningar (det är att förvänta en utveckling mot 1 miljon eller flera användbara grindekvivalenter) med allt större och mera komplexa funktionsblock samt samverkan mellan funktions- block.

Parallellt med denna utveckling sker även en utveckling av större och mera komplexa testsystem och testmetoder, med en snabbt ökande komplexitet för antalet utnyttjade testvektorer.

Enär tiden för testning av IC-kretsar är dyrbar och därför vill hållas kort krävs stora ansträngningar för att så utveckla testmetoder och testvektorer att dessa erbjuder en tillförlit- lig testning av IC-kretsar med ett större och större antal grindekvivalenter.

Praktiska erfarenheter talar för att framtagningen av dessa testmetoder och testvektorer i nuläget tar längre och längre tid och där ökningen i tid är större än proportionellt mot ökningen av antalet grindekvivalenter. n r r IEKHISKB_EBQBLEM Under beaktande av teknikens tidigare ståndpunkt, såsom den presenterats ovan, och under beaktande av ovan angiven förmodad utvecklingstendens, torde det få anses vara ett tekniskt prob- lem att kunna anvisa ett testsystem, som bygger på att kunna uppdela ett integrerat kretsarrangemang i lämpligt valda in- terna funktionsblock, med funktionsblocksrelaterade ingångs- noder och funktionsblocksrelaterade utgångsnoder sammankopp- 504 041 _ 3 _ lingsbara med ingàngspadar resp. utgángspadar, och som därmed kan skapa förutsättningar för att endast behöva nyttja testvektorer för det valda funktionsblocket för att testa just detta funktionsblock.

Det torde därjämte få anses vara ett tekniskt problem att kunna skapa sådan förutsättningar att med applicerande av testvek- torer eller en signalstruktur till ingàngspadarna och under utvärderande av erhållet signalmönster pà utgàngspadarna så skall alla funktionsblock med erforderliga anslutningsledare kunna testas genom ett testförfarande som bygger pà att sek- vensiellt testa ett eller flera funktionsblock i taget, för att vid en intakttestning av samtliga funktionsblock kunna utgà ifrån att hela IC-kretsen är intakt.

Det torde därutöver få anses ligga ett tekniskt problem i att kunna inse behovet av och fördelarna förknippade med att inom IC-kretsen utnyttja multiplexorer, som av en styrkrets är pà- verkbara för att kunna utpeka den eller de funktionsblock som skall bli föremål för testning och styrbart kunna skapa en elektrisk samverkan mellan utpekade funktionsblocksrelaterade ingángs- och utgàngsnoder och IC-kretsrelaterade ingàngs- och utgàngspadar.

Det är därutöver ett tekniskt problem att kunna inse de förut- sättningar som krävs för att vid en testning av ett eller flera funktionsblock jämväl kunna testa funktionen av mellan funk- tionsblocken inplacerade och inbyggda multiplexorer.

Det ligger ett tekniskt problem i att kunna skapa sàdana förut- sätningar att det ovan angivna tekniska problemet skall kunna erbjudas en lösning utan att behöva ändra pá de testvektorer som är avsedda för enbart det utvalda funktionsblocket.

Det torde därutöver få anses vara ett tekniskt problem att kunna anvisa ett testförfarande som erbjuder den egenheten att när alla funktionsblock i det integrerade kretsarrangemanget 504 041 _ 9 _ har testats, ett för ett, så har därmed hela det integrerade kretsarrangemanget testats, inkluderande kommunikationsvägarna mellan funktionsblocken.

Det ligger ett tekniskt problem i att kunna anvisa en testmetod och ett multiplexinnehàllande kopplingsarrangemang, för var och en av de utnyttjade testcellerna för utgàngspadarna, så struk- turerat att det normala funktionella dataflödet kan passera utan tidsfördröjning.

Det ligger också ett tekniskt problem i att kunna inse betydel- sen utav och fördelarna förknippade med att med i princip ett multiplexarrangemang kunna komplettera en standardiserad test- cell, speciellt en BS-cell, och därvid skapa en "utvidgad", BS- utgàngscell med utökade möjligheter att tjäna som en BS-ut- gàngscell i jämförelse med en standardiserad BS-utgångscell.

Det ligger även ett tekniskt problem i att kunna anvisa en ut- vidgad eller modifierad BS-utgángscell som så starkt ansluter sig till en standardiserad BS-utgángsdell att ingen standardi- serad funktionalitet måste tagas bort.

Det torde därutöver få anses vara ett tekniskt problem att kunna inse fördelarna med och betydelsen utav att som modi- fiering införa ytterligare enbart en multiplexerfunktion i en standardiserad BS-utgångscell-koppling och därtill är det ett tekniskt problem att kunna inse var en sådan multiplexerfunk- tion skall kopplas in och hur den skall styras, för att inte bara kunna lösa ett eller flera av de ovan angivna tekniska problemen utan jämväl kunna skapa förutsättningar för att inte tidsmässigt behöva belasta det normala dataflödet.

Det ligger ävenledes ett tekniskt problem i att kunna erbjuda ett enkelt testsystem, som är användbart även om aktuella funktionsblock är inbyggda i ASIC-kretsar (Application Specific Integrated Circuit). 504 Û41 _10..

Det blir därvid även ett tekniskt problem att med enkla åtgär- der kunna skapa sådana förutsättningar att redan tillgängliga testvektorer, erhållna från tillverkare av ett standardiserat funktionsblock, kan utnyttjas för sådana funktionsblock och att speciella testvektorer enbart behöver användas för speciella funktionsblock.

Det blir ävenledes ett tekniskt problem att kunna inse betydel- sen utav och fördelarna förknippade med att skapa sådana förut- sättningar att med utgångspunkt från funktionsblockens fysiska och/eller funktionella storlek och komplexitet välja erforder- liga testvektorer mot en vald erforderlig testtid.

Det torde därutöver få anses vara ett tekniskt problem att under beaktande av funktionsblockens fysiska och/eller funk- tionella strukturering därutöver skapa förutsättningar för en herarkisk funktionsblocksuppdelning samt anpassa erforderliga testvektorer härtill.

Det ligger ett tekniskt problem i att även kunna inse fördelar- na med att kunna erbjuda utnyttjandet utav standardiserade funktionsblock levererade med tillhörande testvektorer, i en annan teknik än kretsen i övrigt och ändå kunna skapa förutsättningar för en enkel testsekvens.

Det ligger också ett tekniskt problem i att kunna bryta den nu- varande trenden, att utnyttjade testvektorer måste bli flera och mera komplexa med ett ökande antal funktionsblock och grindekvivalenter och att tidsåtgången för att kunna framtaga dessa testvektorer blir otillfredsställande stor, och därvid inse de fördelar som blir förknippade med att utnyttja prin- cipen att via kretsinterna multiplexorer kunna uppdela det integrerade kretsarrangemanget i interna funktionsblock och låta testa funktionsblock för funktionsblock, med en enligt uppfinningen modifierad multiplexer-kompletterad testcell för resp. utgång. 504 041 _11- Det ligger ävenledes ett tekniskt problem i att kunna inse de, fördelar som blir förknippade med att vid en utförd funktions- ändring eller komplettering av ett eller flera funktionsblock, inom ett komplext integrerat kretsarrangemang, så kräver en efterföljande nygenerering av testvektorer enbart nya testvek- torer för det eller de ändrade funktionsblocket eller -blocken.

Det är därutöver ett tekniskt problem att kunna inse och för- verkliga de åtgärder som krävs och den kopplingstekniska modi- fierande komplettering som erfordras av varje utnyttjad BS- utgångscell för att vidarekoppla på ett utvalt inbyggt funk- tionsblocks utgångsnoder uppträdande utgángssignaler till det integrerade kretsarrangemangets anslutningspadar, utan att vid- tagna åtgärder skulle behöva kräva intrång i en drivarkrets eller ett drivarsteg.

Det måste också få anses vara ett tekniskt problem att kunna inse betydelsen utav och fördelarna förknippade med att till en utnyttjad utgàngscell för resp. utgångspad skapa förutsätt- ningar för att kunna förse en standardiserad BS-utgångscell med en ytterligare multiplexer, och därvid kunna inse att denna multiplexer i första hand bör vara inkopplad mellan en i en standardiserad BS-cell ingående vippa och en drivarstegstill- hörig multiplexer.

Det ligger också ett tekniskt problem i att kunna inse betydel- sen utav och fördelarna förknippade med att till nämnda ytter- ligare multiplexer låta ansluta en utgångsnod för ett inbyggt funktionsblock eller en utgångsnod från ett inköpt funktionellt makro och att låta nämnda ytterligare multiplexer vara styrbar av en styrsignal, alstrad av ett speciellt block i kretsen, nämligen det funktionsblock som är dedikerat till att styra olika testmoder i kretsen.

Det ligger ett tekniskt problem i att kunna inse fördelarna med att låta en modväljande signal för den ytterligare multiplexern vara alstrad och aktiverad från en JTAG-logik. (Joint Test 504 041 _ 12 _ Action Groupe), i och för sig i princip tidigare känd.

Det ligger också ett tekniskt problem i att kunna inse behovet av att skapa sådana förutsättningar att en modväljande signal till multiplexern och en modväljande signal (eller -er) till den ytterligare multiplexern skall vara samordnade, för att i vart fall uppträda samtidigt under en testcykel.

Det ligger ävenledes ett tekniskt problem i att kunna inse fördelarna med och förutsättningarna förknippade med att som ytterligare multiplexer eller multiplexerstruktur inte bara utnyttja 2:1-multiplexer utan även större multiplexerstruk- turer, med härför erforderligt antal modväljande signaler eller bitkombinationer.

Det ligger därvid ett tekniskt problem i att kunna inse förutsättningarna förknippade med att låta den ytterligare multiplexerstrukturen vara en (m+n):l multiplexer, där "m" anger antalet ingångar för multiplexern som är förbundna till de utgångar eller utgångsnoder som är disponibla för själva testningen och där "n" anger antalet ingångar för multiplexern på vilka kan uppträda signaler från testcellen.

Det ligger också ett tekniskt problem i att kunna inse för- delarna med att låta anvisa en multiplexerstruktur där den ytterligare multiplexerns ena ingång kan vara ansluten till en utgång för en ytterligare multiplexer, o.s.v. i en kaskadkopp- ling.

Det är därutöver ett tekniskt problem att med enkla åtgärder kunna skapa sådana kretsinterna förutsättningar att erforder- liga ledare mellan anslutningspadarna och utnyttjade funktions- blocktillhöriga multiplexorer icke eller endast obetydligt ökar lasten på utnyttjade signalledare för den funktionella signal- strukturen.

Det ligger även ett tekniskt problem i att härvid kunna anvisa 504 041 _ 13 _ utnyttjandet av kretsinterna buffertkretsar och inse deras pla- cering inom IC-kretsen.

Det är även ett tekniskt problem att därutöver kunna anvisa användningen av kretsperifert bildade buffertkretsar, som är så inkopplade att de minskar lasten på ingångspadarna genom att vara inkopplade nära dessa.

LQSNIHGEH För att kunna lösa ett eller flera av de ovan angivna tekniska problemen utgår nu föreliggande uppfinning från ett integrerat kretsarrangemang eller IC-krets, med ett flertal internrela- terade funktionsblock och med kantorienterade anslutningspadar, varvid bland utvalda anslutningspadar är var och en tilldelad en test-cell, en första test-cell-konfiguration för en inkom- mande signalstruktur på en första uppsättning padar och en andra test-cell-konfiguration för ett utgående signalmönster på en andra uppsättning padar, varvid angivna test-celler, via kretsinterna anslutningsledare, är kopplingsbara till i vart fall ett funktionsblock, anpassat för en signalbehandling av en, på en eller flera första padar uppträdande, signalstruktur och avgivande av ett, på en eller flera andra padar uppträd- ande, signalmönster, varjämte varje sådan andra test-cell- konfiguration uppvisar en multiplexer, som av en modväljande signal är styrbar för att antingen genomkoppla ett funktions- blocksrelaterat signalmönster eller ett från ett utvalt funktionsblock erhållet signalmönster, i form av en testsignal.

Uppfinningen anvisar speciellt att var och en av nämnd andra test-cell-konfiguration för nämnda andra uppsättning padar är tilldelad i vart fall en ytterligare multiplexer, med en utgång för den ytterligare multiplexern kopplad direkt eller indirekt till en testsignalrelaterad ingång för nämnda multiplexer.

Till i vart fall en ingång för nämnda ytterligare multiplexer är anslutet en, från ett för testning avsett och selekterat funktionsblock härrörande, utgående testsignal och att jämväl 504 041 _ 14 _ nämnda ytterligare multiplexer är styrbar av en modväljande signal.

Sásom föreslagna utföringsformer, fallande inom ramen för upp- finningens egenheter, anvisas att samtliga test-cell-konfigura- tioner skall utgöras utav en grundläggande kretskoppling, gäl- lande för en BS-utgàngscell-konfiguration.

Härvid kan med fördel ett antal anslutningspadrelaterade test- celler vara seriekopplade.

Speciellt föreslås att den ytterligare multiplexern, under en testcykel, skall vara aktiverbar av i vart fall en modväljande signal, alstrad i en styrlogik.

För att bilda en grindkoppling anvisas att den ytterligare mul- tiplexern skall utgöras av en 2:1-multiplexer och att pà den ena ingången uppträder en signal från test-cellen och pà den andra ingången uppträder en utsignal från det för en vald test- sekvens selekterade funktionsblocket.

Mera generellt kan den ytterligare multiplexern utgöras av en (m+n):l multiplexer och att styrlogiken är anpassad för att alstra en, av flera tillgängliga, modväljande bitkombination för en genomkoppling av en signal uppträdande pà en utvald ingång. ' När den ytterligare multiplexern utgöres av en fleringàngs-mul- tiplexer bör styrlogiken vara anpassad för att alstra en ut- vald, av ett flertal tillgängliga, modväljande bitkombination.

Speciellt anvisas att en modväljande signal eller bitkombina- tion för den ytterligare multiplexern skall vara alstrad och aktiverad frán en JTAG-logik.

I övrigt krävs att den modväljande signalen till multiplexern och den modväljande signalen eller bitkombinationen till den 504 041 _ 15 _ ytterligare multiplexern är samordnade, för att under en test- cykel kunna uppträda samtidigt.

En utbyggnad av multiplexer-kopplingen erbjudes genom att den ytterligare multiplexerns ena ingång är ansluten till en utgång från en ytterligare multiplexer, varvid den ytterligare multi- plexern kan utgöras utav en fleringångs-multiplexer och att styrlogiken är anpassad att alstra en utvald, av ett flertal tillgängliga, modväljande bitkombination.

Den ytterligare multiplexerstrukturen kan utgöras av ett antal kaskadkopplade multiplexorer.

Vidare anvisas utnyttjandet utav buffertkretsar så att lasten på utnyttjade signalledare kan minskas.

EÖBDELBB De fördelar som främst kan få anses vara kännetecknande för ett integrerat kretsarrangemang, där kantorienterade förbindnings- padar är helt eller delvis försedda med test-celler, är att, vid skapandet av sådana förutsättningar att inbyggda funktions- blocks ingångssignaler och utgàngssignaler via ingångsnoder och utgångsnoder kan länkas ut på den integrerade kretsens anslut- ningspadar via multiplexorer, erbjuda en enkel testning, med enkla testvektorer av varje utvalt funktionsblock samt sekven- siellt låta testa funktionsblock på funktionsblock tills alla funktionsblocken är testade med dem tillhöriga testvektorer, för att därav testa hela IC-kretsen och detta utan att ett valt kretsarrangemang för utgående test-celler belastar det normala funktionella signalutbytet eller dataflödet med någon extra tidsfördröjning.

Härutöver erbjudes en fysisk och/eller funktionell herarkisk strukturering av funktionsblocken, så att ett eller flera funk- tionsblock skall kunna utpekas och testas tillika med till- hörande kretsinterna multiplexorer och sammankopplande ledare. 504 041 _16..

Vid en vidtagen ändring i ett eller flera funktionsblock krävs endast en motsvarande ändring av testvektorerna för det eller de ändrade funktionsblocken.

Det som främst kan få anses vara kännetecknande för ett inte- grerat kretsarrangemang, i enlighet med föreliggande uppfin- ning, och som utnyttjar den omständigheten att det integrerade kretsarrangemanget har för varje vald anslutningspad en test- cell för att aktivera en testfunktion, anges i det efterföljande patentkravets l kännetecknande del.

Några för närvarande föreslagna utföringsformer, uppvisande de med föreliggande uppfinning signifikativa kännetecknen, skall nu närmare beskrivas med hänvisning till bifogad ritning, där; figur 1 visar schematiskt ett tidigare känt kopplings- arrangemang, med en första krets, illustrerad med en standardiserad BS-ingàngscell, för en ingångs- pad, och en andra krets, illustrerad med en stan- dardiserad BS-utgàngscell, för en utgángspad, figur 2 visar i delavsnitt "A" och "B" ett starkt förenk- lat schematiskt kopplingsschema över ett integre- rat kretsarrangemang, där bl.a. ett antal enligt föreliggande uppfinning signifikativa modifierade utgångspadrelaterade BS-celler utnyttjas, figur 3 visar i blockschemaform en första utföringsform av en modifierad utgàngspadrelaterad BS-utgángscell, enligt föreliggande uppfinning, utnyttjande en ytterligare 2:1-multiplexer, figur 4 figur 5 figur 6 figur 7 figur 8 figur 9 504 0.41 _17... visar en andra utföringsform av en modifierad ut- gàngspadrelaterad BS-utgàngscell, enligt förelig- gande uppfinningen, utnyttjande tvà ytterligare 2:1-multiplexorer, visar ett multiplexerarrangemang med en 2:1-multi- plexer och en (m+n):l-multiplexer, visar schematiskt en möjlig funktionell uppdelning av ett för testning avsett funktionsblock, visar en utföringsform av en BS-utgángscell med ett multiplexerarrangemang, innefattande ett antal kaskadkopplade 2:1-multiplexorer, visar en ytterligare utföringsform av en BS- utgángscell, där erforderliga testvektorer för olika delblock i en integrerad krets kan applice- ras under det att kretsen är monterad på ett kretskort och visar en alternativ utföringsform av ett funk- tionellt ekvivalent kretsarrangemang till krets- kopplingen enligt figur 8. i. .. ..

Med hänvisning till figur l visas där schematiskt och förenklat ett känt integrerat kretsarrangemang eller IC-krets 1, med en första kretskant la och en motställd andra kretskant lb.

Den första kretskanten la är illustrerad försedd med en enda förbindningsanslutning eller -ingångspinne 2, även benämnda ingàngspad, medan kretskanten lb är illustrerad försedd med en motsvarande förbindningsanslutning eller -utgángspinne 3, även benämnd utgàngspad.

I den praktiska tillämpningen förefinns ett stort antal anslut- 504 041 _18- ningspadar, svarande mot anslutningspaden 2 resp. 3, men för förståelsen av föreliggande uppfinning krävs enbart de visade anslutningspadarna, varför de övriga inte är visade i förenk- lande syfte.

För en fackman är det uppenbart att som ekvivalenta medel kan användas valda delar av kända I/O-anslutningar.

I förenklande syfte omnämnes i den efterföljande beskrivningen enbart ingångspadar och utgångspadar med tillhörande ingångs- och utgångstestceller. Ävenledes i förenklande syfte kommer den efterföljande beskriv- ningen att betrakta en enda signaleringsriktning, ifrån för- bindningspaden 2 till förbindningspaden 3. Härför krävs vissa antaganden, som är väl anpassade till känd teknik.

Vid en signalering i en motsatt riktning krävs att ingångspaden med tillhörande kretskoppling för testcellen byter plats med utgångspaden med tillhörande kretskoppling för testcellen.

Med hjälp av denna anpassning är det för fackmän på området uppenbart att en signalsändning i motsatt riktning även är möjlig.

Intill förbindningspaden 2 förefinns en drivarkretsrelaterad standardiserad BS-ingångscell 2' och intill förbindningspaden 3 förefinns en kretsrelaterad standardiserad BS-utgàngscell 3'.

Funktionerna för de båda cellerna, BS-ingångscellen och BS-ut- gångscellen, är visserligen skilda men väl kända.

Mellan nämnda BS-celler 2' och 3' förefinns ett chip-relaterat logiskt system 4, med inbyggda funktionsenheter eller funk- tionsblock av olika slag.

Utgående från denna kända teknik anvisar nu föreliggande upp- _19- finning utnyttjandet utav en uppdelning av IC-kretsen i funk-, tionsblock, med ingàngsnoder och utgàngsnoder.

Uppfinningen utgår ifrån att varje funktionsblock skall vara så strukturerat att antalet ingàngsnoder får högst motsvara summan av antalet ingángspadar och antalet I/O-padar för aktuell IC- krets och antalet utgàngsnoder fár högst motsvara summan av antalet utgángspadar och antalet I/0-padar. Härutöver gäller att summan av totala antalet noder för funktionsblocket får högst motsvara summan av antalet ingángspadar, antalet ut- gàngspadar samt antalet I/0-padar.

Från figur 1 framgår att kretsarrangemangen för BS-cellerna 2' och 3' är identiskt lika men att de aktiveras olika för att därav bilda en BS-ingàngscell 2' alternativt en BS-utgàngscell 3'I Med hänvisning till figur 2, där figurdelen A skall vara sido- orienterad figurdelen B så att funktionsblocket 42 är komplett, skall nu en för uppfinningen signifikativ utföringsform närmare beskrivas, där IC-kretsen 1 försetts med ett antal kant- relaterade, för en inkommande signalstruktur avsedda, för- bindningsanslutningar eller padar 2 . . . . .. 2k, för inkommande informationsbärande funktionella digitala signaler i form av l:or och 0:or och med tillhörande standardiserade BS-ingángs- celler 2' ....2k'.

Figur 2 illustrerar att nämnda ingàngspadar 2 ... 2k och där- till relaterade BS-ingángsceller 2' ... 2k' är via var sina ledare inom ett ledningsknippe 4la direkt förbundna med in- gångsnoderna för ett första funktionsblock 41. Samtliga in- gàngspadar 2 ... 2k är visade i en parallell samverkan med in- gàngsnoderna för funktionsblocket 41.

Det är för en fackman uppenbart att 1 andra tillämpningar kan ledarna från ingàngspadarna 2 ... 2k vara anslutna till andra funktionsblock eller vara anslutna till olika funktionsblock. - 20 _ Denna insikt kan även tillämpas för övriga funktionsblock i det visade utföringsexemplet men i förenklande syfte skall uppfin- ningens princip beskrivas med funktionsblocken 41, 42 och 43 i princip seriekopplade.

Seriekopplingen beskrives så att utgångsnoderna för funktions- blocket 41 är förbundna med motsvarande ingångsnoder för funk- tionsblocken 42, utgångsnoderna för funktionsblocken 42 är för- bundna med motsvarande ingångsnoder för funktionsblocket 43 och utgångsnoderna för funktionsblocket 43 är förbundna med ut- gångspadarna 3 ... 3k.

Var och en av funktionsblockets 41 utgående ledare, samordnade till ett ledningsknippe 4lb, kan antagas vara ansluten till ena ingången för var sin 2:1-multiplexer.

Den andra ingången för en sådan 2:1-multiplexer 20 är ansluten via en ledare 20a, till utgången för en ingångscell eller ingångspad via en buffertkrets, som tilldelats den allmänna hänvisningsbeteckningen (B).

Utgången för 2:1-multiplexern 20 är ansluten till en ingångsnod (42a1) för funktionsblocket 42.

Här kan noteras att en buffertkrets (B) inkopplas för att inte belasta den funktionella signalledaren 4la5 med en last som härrör från testledaren 20a.

Av samma skäl har ytterligare några buffertkretsar (B) visats i figur 2.

Sålunda visas förenklat i figur 2 att enbart en utgående ledare 4lb1 är ansluten till ena ingången för en 2:1-multiplexer 20, vars andra ingång över en testledare 20a och en buffertkrets (B) är ansluten till ingångspaden 2 via en BS-ingångscell 2'.

En från en styrlogik 21 kommande och där alstrad aktiverings- 504 0,41 _21- signal, på en styrledare 20b, kan signaler på utgångsledaren 4lbl från funktionsblocket 41 (eller multiplexerns 20 ena in- gångsledare) eller signaler pá ingångsledaren 20a genomkopplas multiplexern 20 till en ingångsledare (42al) för funktions- blocket 42.

I normalfallet genomkopplas funktionella datasignaler upp- trädande på utgàngsledaren 4lbl till ingångsledaren 42a1, ingående i ett ingångsledningsknippe 42a för funktionsblocket 42.

Signaler på utgången 20c för multiplexern 20 (som är direkt förbunden med en ingångsledare 42al för funktionsblocket 42) är även avlänkbar över en buffertkrets (B) 20bl' och via en ledare 20bl anslutbar till en enligt uppfinningen modifierad utgående testcell. (Se figur 4.) Buffertkretsen (B) 20bl' är belägen mycket nära ledaren 42al för att minska lasten på denna ledare.

Utan inkopplad buffertkrets (B) skulle hela ledarlängden för ledaren 20bl belasta impedansvärdet för ledaren 42al.

Här bör noteras att en utvärdering av signaler på ledaren 4lbl, länkade via multiplexern 20 till ledaren 42a1 och ledaren 20bl, den senare kopplad till en utgående testcell, är aktuell om funktionsblocket 41 med multiplexern 20 skall testas.

Vid en testning av funktionsblocket 41 pålägges testvektorerna på ingàngspadarna 2 ... 2k och därvid direkt på ingångsnoderna 4lal ... 41a5 för funktionsblocket 41 medan erhållet signal- mönster på utgångsnoderna 4lbl ... 4lb5 avlänkas till var sin av de utgående padarna 3 ... 3k via därtill hörande testceller 3' ... 3k', exempelvis via en styrsignal från enheten 21 på ledaren 20b, Sålunda illustreras att varje utgående ledare inom lednings- 504 041 _ 22 _ knippet 4lb från funktionsblocket 41 är via var sin multiplexer (såsom 20) förbunden med var sin ingångsledare inom lednings- knippet 42a för funktionsblocket 42 medan i en annan utförings- form kan endast ett fåtal, om ens någon, utgående ledare vara förbunden med en multiplexer och en ingång för funktionsblocket 42.

Det andra funktionsblocket 42 illustreras således helt inbäddat i IC-kretsen 1 och kan bestå av ett standardiserat block, exem- pelvis en mikroprocessorkärna (-core).

Nämnda mikroprocessorkärna 42 står i förbindelse med ett tredje funktionsblock 43.

Här illustreras att varje utgående ledare, inom ledningsknippet 42b, är ansluten till en ingång för en 2:1-multiplexer 20' vars andra ingång är kopplad, via en ledare, såsom 20a', till en av ingångspadarna 2 ... 2k eller ingångscellerna 2' ... 2k'.

Sålunda visas att den utgående ledaren 42bl från funktions- blocket 42 och från multiplexern 20' år direkt förbunden med en ingångsledare 43al, ingående i ledningsknippet 43a för funk- tionsblocket 43, och via en buffert (B) 42bl' direkt förbunden med en 3k' av de utgående testcellerna 3' ... 3k'.

Vidare framgår från figur 2 att samtliga ingående anslutnings- padar 2 ... 2k är samordnade med var sina standardiserad BS- ingångscell 2' ... 2k' och att samtliga anslutningspadar 3 3k är samordnade med var sin, enligt uppfinningen, modifierad BS-utgångscell 3' ... 3k'.

Intet hindra dock att även ingångscellerna utgöres utav en enligt uppfinningen modifierad BS-testcell, dock skall då en annars erforderlig utbuffertkrets utgå.

Figur 2 illustrerar även kantorienterade förbindningspadar 22, 22a, 22b samt 22c, för olika styr- och aktiveringssignaler, som 504 041 _ 23 _ närmare kortfattat kommer att nämnas och beskrivas i det efter- följande.

Dock kan nämnas att via signaler på vissa förbindningspadar kan kretsen sättas i olika testmoder på känt sätt.

Uppfinningen bygger på att varje funktionsblock 41, 42 och 43, ingående i hela IC-kretsen och som skall kunna testas, enligt förutsättningarna för föreliggande uppfinning, måste ha sina blockrelaterande ingångsnoder förbindningsbara till ingångs- padarna och sina utgàngsnoder förbindningsbara till utgångs- padarna.

Erforderlig förbindning sker normalt via 2:1-multiplexorer, dock ej för sådana funktionsblock som har sina ingångsnoder och/eller utgàngsnoder direkt anslutna till ingångs- eller utgångspadar. Samtliga 2:1-multiplexorer är styrbara av sig- naler alstrade i styrlogiken 21.

Enär uppfinningens egenheter närmare skall beskrivas vid en testning av funktionsblocket 42 kan man konstatera att för bibringande av valda testvektorer till de samordnade ingångs- noderna 42a för funktionsblocket 42 gäller att alla ingångs- anslutningar, såsom 42al, skall via var sitt kopplingsmedel (20) kunna via ledare (20a) stå i förbindelse med var sin kretsrelaterad, ingående anslutningspad eller ingångscell 2' ... 2k'.

Funktionsblockets 42 utgående och ett alstrat signalmönster uppvisande och samordnade ledarknippe 42b står med var och en av sina ledare i förbindelse med sin kretsrelaterade utgående anslutningspad 3 ... 3k, via en enligt uppfinningen modifierad BS-utgångscell 3' ... 3k', men även i en direkt samverkan med var sin ingångsanslutning eller -nod, såsom 43al, för ett funk- tionsblock 43, vars samordnade utgàngsnoder 43b var och en står i en direkt samverkan med en utgång och en BS-utgångscell. 504 041 _ 24 _ För en fackman är det uppenbart att om funktionsblocket 43 skulle vara föremål för en testning krävs på motsvarande sätt att i funktionsblocket 43 ingående anslutningar (43a) skall var och en ledare över en multiplexerande enhet 20' (liknande den med hänvisningsbeteckningen 20) kunna stå i förbindelse (20a') med en BS-ingångscell, såsom 2k' under testcykeln. Under normal drift mottages datasignaler från en av funktionsblockets 42 utgående anslutningar, såsom 42bl.

Betydelsefullt är även att notera att avlänkade ledare, såsom den senare delen av ledaren 42bl, skall med fördel förses med en buffertkrets (B) 42bl' för att därvid minska belastningen på ledaren 43al. Speciellt gäller detta när ledaren 42bl blir lång.

Den efterföljande beskrivningen avser att omfatta enbart funktionsblocket 42 och för en fackman torde det vara uppenbart vilka åtgärder som skulle krävas för att applicera förutsätt- ningarna för funktionsblocket 42 till andra funktionsblock.

För en testning av funktionsblocket 42 krävs exempelvis att de för testcykeln gällande testvektorerna lagras i BS-ingångs- cellerna 2' ... 2k' i form av l:or och Ozor.

Via en styrsignal på en ledning till 2:l-multiplexerkopplingar- na, såsom ledningen 20b för multiplexorn 20, uppträder dessa testvektorer som en signalstruktur samtidigt på funktionsbloc- ket 42 samlade ingångsnoder (42a) och signalbehandlas i blocket 42 samt uppträder som ett signalmönster på de samlade utgångs- noderna 42b.

Här illustreras att samtliga utgàngsnoder är anslutna till var sin 2:1-multiplexor, såsom 20' för ledaren 42bl.

När det uppträdande signalmönstret på utgångsnoderna 42b över- föres till BS-utgångscellerna 3' - 3k' (signalen på ledaren 42bl överföres till cellen 3k') så sker detta via utgången för 504 0,41 _25- 2:1-multiplexorn 20', så att även den kommer att ingå i test-, ningen och därvid kan ett, av testvektorerna beroende, alstrat signalmönster avläsas på utgàngspadarna 3 - 3k. Är signalmönstret korrekt är funktionsblocket 42 med 2:1-multi- plexerenheternas ena ingångar korrekt, är signalmönstret fel sker en aktivering av en felsignal.

Den andra ingången för multiplexern 20' testas vid applicer- andet utav testvektorer till funktionsblocket 43.

Erforderlig jämförelse av ett emottaget signalmönster med ett lagrat signalmönster är ej visat men kan ske i en i princip tidigare känd och perifert anordnad testutrustning.

Utgàngspadarna 3 ... 3k, tillhöriga och de uppfinningsenligt modifierade BS-utgàngscellerna 3' . . . . .. 3k', har i en ut- föringsform tilldelats det kopplingstekniska arrangemang som är visat och beskrivet i figur 3.

Betraktas ett kopplingsarrangemang enligt figur 3 och gällande för en BS-utgàngscell 3k' kan man konstatera följande.

Ledaren 43bl illustrerar en utgående ledar frán funktions- blocket 43 och vid vilken skall, via en anslutningspad 3k, matas ut en signal behandlad i den integrerade kretsens 1 funk- tionsblock 43 och detta sker via en multiplexer 31, som via en modväljande signal, uppträdande på ledaren 32, genomkopplar den kretsrelaterade funktionella datasignalen pà ledaren 43bl till utgångsanslutningen 3k.

Via en annan modväljande signal på ledaren 32 kopplas en signal på ledaren 33 in.

Signal på denna ledare 33 uppträder när en modväljande signal pá ledaren 38a styr en 2:1-multiplexer 38. Vid en första karak- tär för signalen pà ledare 38a kommer pá ledaren 33 att vidare- 504 041 _26- länkas en signal uppträdande på en ingående ledare 42bl.

Denna ingående ledare 42bl avkänner signalmönstret på en ut- gångsnod för det testade funktionsblocken 42.

Den modväljande signalen på ledaren 38a skall således sätta 2:1-multiplexern 38 i ett av testet utvalt läge.

Vid en andra karaktär för signalen på ledaren 38a kommer leda- ren 33 att vidarelänka en signal uppträdande på en ledare från en vippa 37.

Kretskopplingen enligt figur 3 skulle även kunna utnyttjas som en BS-ingångscell (2k') dock skall i så fall en anslutningspad- relaterad 3k utbuffertkrets helt utgå.

Härvid visas att en insignal, uppträdande på ledaren 43bl, är även anslutbar som en ingångssignal till en 2:1-multiplexer 34, som via en modväljande signal på ledaren 34a antingen genom- kopplar, till en ledning 35, signalen på ledningen 43bl eller en scanningssignal, uppträdande på en ledning 34b.

Signalen på ledningen 34b utgör en signal från en föregående BS-ingångscell i en BS-slinga.

Den genom multiplexern 34 kopplade signalen, uppträdande på en ledning 35, är anslutbar till ett första vipparrangemang 36.

Via en klocksignal, på ledningen 36a, överföres momentan signal på ledaren 35 som en testvektor till efterföljande BS-ingångs- cell i BS-kedjan via ledningen 36b.

Via en klocksignal, på ledningen 37a, kan vippan 37 överföra en signal till en ingångsanslutning för en ytterligare 2:l-multi- plexer 38, som via en styrsignal från en JTAG-logik 50 på led- ningen 38a antingen vidarekopplar signalen lagrad i vippan 37 eller en utsignal från funktionsblocket 42, uppträdande på led- 504 0,41 _ 27 _ ningen 42bl.

Med hänvisning till figur 4 visas en ytterligare utföringsform där signaler från två för testning avsedda funktionsblock, säg funktionsblocket 41 och 42, kan beaktas, och där en styrsignal på en ledning 39a, alstrad i styrlogiken 21, väljer via en 2:1- multiplexer 39 en av dessa två signaler, uppträdande på en av ingångarna.

Den ena ingången antages vara ansluten till ledaren 20bl, vid testning av funktionsblocket 41, den andra ingången är ansluten till ledaren 42b1, vid testning av funktionsblocket 42.

Det sålunda valda funktionsblockets utsignal passerar över ledaren 38b till 2:1-multiplexerns 38 ena ingång. Multiplexern 38 styres på redan angivet sätt via styrsignal på ledaren 38a.

Figur 2 illustrerar att en BS-slinga, med hänvisningsbeteck- ningen 25, är kopplingsbar via en bus genom in- och utgångsan- slutningar eller -celler.

Uppfinningen bygger vidare på att komplexa funktionsblock 42, såsom det i figur 6 visade, kan uppdelas i mindre blockenheter som för test kräver var för sig ett mindre antal testvektorer och att blockenhet för blockenhet skall kunna testas.

Den i figur 6 visade uppdelningen avser att illustrera att block för block 421-429 skall kunna testas separat.

Härför krävs erforderliga ledare och en 2:1-multiplexer mellan anslutningspad (2 resp. 3) och varje blockenhet 421....429, som skall ingå i testsystemet.

Här bör då bemärkas att dessa blockenheter 421...429 icke behöver vara lika stora eller lika komplexa utan strukturen av varje blockenhet bör väljas i beroende av funktion och erfor- derliga testvektorer. Valet av dessa block kan också göras 504 041 _28- herarkiskt. Ett block, såsom 424, skulle kunna delas upp i ett antal delblock, som testas med testvektorer på samma nivå.

Vissa eller alla av dessa testblock kan i sin tur delas upp i ett antal block, som då kan testas på sin nivå.

Funktionen av testcykeln i figur 2 sker bl.a. via en styrenhet 21 (50), där till anslutningspaden 22 är anslutbar en signal "TDI" (Test Data In), där till anslutningspaden 22a är anslut- bar en signal "TMC" (Test Mode Control), där till anslutnings- paden 22b är anslutbar en signal "TCK" (Test Clock) och där på anslutningspaden 22c uppträder en signal "TDO" (Test Data Out).

Erforderliga testvektorer matas således in via paden 22 och belägger BS-cellerna 2' ... 2k' seriellt, vilket med fördel utnyttjas endast då kretsen är monterad på kretskortet.

Valet av multiplexer 38 och dess multiplexerstruktur är bety- delsefullt för uppfinningen.

Företrädesvis skall en 2:1-multiplexer 38 inkopplas på det sätt figur 3 visar för att därvid kunna koppla in signalmönstret från det testade funktionsblocket och därmed skapas förutsätt- ningar för att bilda en multiplexerkompletterad BS-utgångscell.

Emellertid kan praktiska tillämpningar kräva andra mera komple- xa multiplexerstrukturer.

Sålunda visar figur 5 på en sådan mera komplex multiplexer- struktur i det att 2:1-multiplexerns 38 ena ingång är förbunden med en utgång för en (m+n):l-multiplexer 39, där "m" avser att ange antalet utgångar eller utgångsnoder som är disponibla för själva testningen och där "n" anger antalet signaler från testcellen.

Vid en sådan multiplexer 39 krävs att styrenheten 21 alstrar erforderliga styrsignaler i form av bitkombinationer på 504 041 _29- ledningarna 39a, 39a', vars antal beror på antalet ingångar.

Figur 7 avser att illustrera en kaskadkoppling av ett antal 2:1-multiplexorer, vilka skulle kunna bytas ut mot 4:1, 8:1, 16:1 eller 32:l-multiplexorer med 2, 3, 4 eller 5 styrled- ningar.

Figur 8 och 9 avser att illustrera en möjlighet att kunna applicera testvektorer på olika delblock i en integrerad krets under utnyttjande utav en BS-slinga med modifierade BS-utgångs- celler.

De visade kretsarrangemangen utnyttjar en ytterligare multi- plexer 38, inkopplad på ett annat sätt än de i figurerna 3 och 4 angivna.

Kretsarrangemangen kan anses vara lämpliga vid testning av ett eller flera delblock inom en integrerad krets, då den inte- grerade kretsen är monterad på ett kretskort.

Med hjälp av visade kretsarrangemang, avseende de modifierade BS-cellerna, blir det möjligt att lägga ut testvektorer till enskilda små funktionsblock i kretsen samt klocka in BS- cellernas utresultat från dessa små inbyggda block.

I figurerna 8 och 9 har motsvarande hänvisningsbeteckningar som i figurerna 3 och 4 utnyttjats för motsvarande kretsar och ledare.

Utnyttjade buffertkretsar har erhållit den generella hänvis- ningsbeteckningen (B) och speciellt utpekade buffertkretsar har därtill tilldelats en kompletterade hänvisningsbeteckning.

Med uttrycket att en utgång (33) för den ytterligare multi- plexern (38) är direkt kopplad till en testsignalrelaterad ingång för multiplexern (3') menas de i figurerna 3, 4 och 7 visade utföringsformerna och med en indirekt koppling menas de 504 041 _ 39 _ i figurerna 8 och 9 visade utföringsformerna.

Uppfinningen är givetvis inte begränsad till den ovan såsom exempel angivna utföringsformen utan kan genomgå modifikationer inom ramen för uppfinningstanken illustrerad i efterföljande patentkrav.

Claims (13)

so4 041 _31.. EBIEHIKBå¥l

1. Integrerat kretsarrangemang eller IC-krets med ett flertal internrelaterade funktionsblock (såsom 42) och med kantorien- terade anslutningspadar (2---2k; 3---3k), varvid bland utvalda padar är var och en tilldelad en test-cell (2k'), en första testcell för inkommande signalstruktur på en första uppsättning padar (2k) och en andra test-cell (3k') för en utgående signal- struktur på en andra uppsättning padar (3k), varvid test-cel- lerna via kretsinterna anslutningsledningar (20a; 42bl) är kopplingsbara till i vart fall ett funktionsblock (42), för en behandling av en, på en eller flera första padar (2-2k) uppträ- dande, signalerstruktur och avgivande av ett, på en eller flera andra padar (3-3k) uppträdande, signalmönster, varjämte varje sådan andra testcell (3k') uppvisar en multiplexer (31), som av en modväljande signal (32) är styrbar för att antingen genom- koppla ett funktionsblocksrelaterat signalmönster (43bl) eller från ett utvalt funktionsblock erhållet signalmönster (42b1,33) i form av en testsignal, k ä n n e t e c k n a t därav, att var och en av nämnda andra testceller (3'--3k') för nämnda andra uppsättning padar (3-3k) är tilldelad en ytterligare multiplexer (38), att utgången (33) för den ytterligare multiplexern (38) är direkt (fig. 3) eller indirekt (fig.8) kopplad till en testsignalrelaterad ingång för nämnda multi- plexer (31), att till i vart fall en ingång för nämnda ytterligare multiplexer (38) är anslutet en från ett för test- ning avsett och selekterat funktionsblock (42) härrörande test- signal (42bl) och att jämväl nämnda ytterligare multiplexer (38) är styrbar av en modväljande signal (38a).

2. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - n a t därav, att test-cellen (3k') utgöres utav en grundlägg- ande kretskoppling för en BS-cell.

3. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - 504 041 _ 32 _ n a t därav, att ett antal anslutningspadrelaterade testceller är seriekopplade.

4. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - n a t därav, att den ytterligare multiplexern (38), under en testcykel, är aktiverbar av i vart fall en modväljande signal (38a), alstrad i en styrlogik (2l,50).

5. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - n a t därav, att den ytterligare multiplexern utgöres av en 2:1-multiplexer och att pà den ena ingången uppträder en signal från en testcell och på den andra ingången uppträder en utsig- nal fràn det för en vald test selekterade funktionsblocket.

6. Kretsarrangemang enligt patentkravet 1 eller 4, k ä n n e - t e c k n a t därav, att den ytterligare multiplexern utgöres av en (m+n):1 multiplexer (39) och att styrlogiken är anpassad att alstra en, av flera tillgängliga, modväljande bitkombination för genomkoppling av en utvald ingång.

7. Kretsarrangemang enligt patentkravet 6, k ä n n e t e c k - n a t därav, att den ytterligare multiplexern (38) utgöres av en fleringàngsmultiplexer och att styrlogiken (2l,50) är an- passad att alstra en, av ett flertal tillgängliga, modväljande bitkombination.

8. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - n a t därav, att en modväljande signal eller bitkombination för den ytterligare multiplexern (38) är alstrad och aktiverad från en JTAG-logik (50).

9. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - n a t därav, att den modväljande signalen till multiplexern och den modväljande signalen eller bitkombination till den ytterligare multiplexern är samordnade för att under testcykeln uppträda samtidigt. 504 041 _ 33 _

10. Kretsarrangemang enligt patentkravet 1, 2 eller 3, k ä n - n e t e c k n a t därav, att den ytterligare multiplexerns ena ingång är ansluten till en utgång frán en ytterligare multiplexer.

11. Kretsarrangemang enligt patentkravet 10, k ä n n e t e c k- n a t därav, att den ytterligare multiplexern (38) utgöres utav en fleringångsmultiplexer och att styrlogiken (21,50) är anpassad att alstra en, av ett flertal tillgängliga, modväljande bitkombination.

12. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - n a t därav, att den ytterligare multiplexern utgöres av ett antal kaskadkopplade multiplexorer.

13. Kretsarrangemang enligt patentkravet 1, k ä n n e t e c k - n a t därav, att en buffertkrets ((B))är inkopplad intill en funktionsblocksrelaterad signalledare och anpassad att minska lasten från en kretsintern anslutningsledning.