KR880005623A - 멀리비트 테스트모드에서 임의의 테스트패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치 - Google Patents

멀리비트 테스트모드에서 임의의 테스트패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR880005623A
KR880005623A KR870011298A KR870011298A KR880005623A KR 880005623 A KR880005623 A KR 880005623A KR 870011298 A KR870011298 A KR 870011298A KR 870011298 A KR870011298 A KR 870011298A KR 880005623 A KR880005623 A KR 880005623A
Authority
KR
South Korea
Prior art keywords
test
test word
testing
input
word
Prior art date
Application number
KR870011298A
Other languages
English (en)
Other versions
KR960004739B1 (ko
Inventor
리스케 놀멘
자이히터 베른너
Original Assignee
휘티쉬, 네테부쉬
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휘티쉬, 네테부쉬, 지멘스 악티엔게젤샤프트 filed Critical 휘티쉬, 네테부쉬
Publication of KR880005623A publication Critical patent/KR880005623A/ko
Application granted granted Critical
Publication of KR960004739B1 publication Critical patent/KR960004739B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Abstract

내용 없음

Description

멀리비트 테스트모드에서 임의의 테스트패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명의 메가비트 발생 기억모들의 기본적인 구성을 나타내는 블록 다이어그램.

Claims (8)

  1. m개 캐럭터가 동시에 테스트되는 멀티비테스트 모드에서 임의의 테스트 팬턴으로 메가비트 기억모들을 테스트하는 방법에 있어서, 메가비트 기억모듈내에 기억된 각각의 m개 데이터 정보 항목이 테스트워드 레지스터내에서 m차 테스트워드로 통합되고 이어서 테스트워드의 비트 위치를 m차 셀그룹의 셀로 각각 고정되게 지정하면서 데이터 정보가 0일때의 테스트워드 또는 데이터 정보가 1일때의 부정된 테스트워드가 하나의 셀그룹 또는 셀어레이의 연이은 다수의 셀그룹으로 재생되게 하는 스텝으로 이루어진 것을 특징으로 하는 메가비트 기억모듈을 테스트 하기 위한 방법.
  2. 제1항에 있어서, 서로 독립적인 적어도 2개의 테스트워드가 발생되고, 이들이 데이터 정보의 입력 항목에 의해 자유로이 선택될 수 있으며 셀어레이의 셀그룹에서 재생될 수 있는 것을 특징으로 하는 메가비트 기억모듈을 테스트 하기 위한 방법.
  3. 제1항 또는 2항에 있어서, 상기 테스트워드가 비교 논리 유니트로 공급되어 셀그룹의 실제적인 셀 내용을 원래 입력된 테스트워드와 비교하고, 이 비교의 결과 출력신호로서 양 또는 음의 신호를 출력하는 것을 특징으로 하는 메가비트 기억모듈을 테스트 하기 위한 방법.
  4. m개의 캐럭터가 동시에 테스트 되는 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모들을 테스트 하기 위한 장치에 있어서, 메가비트 기억모들내에 기억된 각각의 m개 데이터 정보 항목을 테스트워드 레지스터 내에서 m차 테스트 워드로 통합하는 수단과, 테스트워드의 비트 위치를 m차 셀그룹의 셀로 각각 고정되게 지정하면서 테스트워드 또는 부정된 테스트워드를 테스트 하기 위한 장치.
  5. 제1항 내지 3항중 어느 하나에서 청구된 방법을 실행하기 위한 장치에 있어서, 상기 메가비트 기억모들이 m차 테스트워드를 수용하고 셀어레이의 전단에 배치되어 있는 테스트워드 레지스터와, 이 테스트워드 레지스터에 연결되고 상기 셀어레이 후단에 배치된 비교논리 유니트와, 테스트워드 레지스터 내로의 테스트 워드의 입력과 셀어레이내로 테스트워드 또는 부정된 테스트워드가 입력되는 것을 제어하는 다수의 스위치를 부가적으로 포함하는 것을 특징으로 하는 메가비트 기억모듈을 테스트 하기위한 장치.
  6. 제2항 또는 3항에서 청구한 방법을 실행하기 위한 장치에 있어서, 상기 메가비트 기억모들이 m차 테스트워드를 수용하고 셀어레이의 전단에 배치된 2개의 테스트워드 레지스터와, 이 테스트워드 레지스터에 연결되고 상기 셀어레이 후단에 배치된 비교논리 유니트와, 테스트워드 레지스터내로 테스트워드가 입력되는 것을 셀어레이내로 테스트워드가 입력되는 것을 제어하는 다수의 스위치를 부가적으로 포함하는 것을 특징으로 하는 메가비트 기억모듈을 테스트 하기 위한 장치.
  7. 제6항 또는 7항에 있어서, 각각 m 또는 2m의 계수 사이클을 가지는 카운터가 설치되어 테스트워드 또는 테스트워드 각각의 입력의 종료를 판단하고 셀어레이내로 테스트워드가 입력되도록 작동시키는 것을 특징으로 하는 메가비트 기억모듈을 테스트 하기 위한 장치.
  8. 제6항 또는 7항에 있어서, 멀리비트 테스트모드에 따라 어드레스 공간이 적은 범위로 요구될 때 해제되는 제어 입력이 어드레스 라인 Aj를 통해 제공되어 테스트워드의 입력 또는 테스트 워드의 종료를 판단하고 셀어레이내로 테스트워드 또는 테스트워드 각각을 입력시키도록 작동하는 것을 특징으로 하는 메가비트 기억모듈을 테스트 하기 위한 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870011298A 1986-10-08 1987-10-06 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치 KR960004739B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3634352.8 1986-10-08
DE19863634352 DE3634352A1 (de) 1986-10-08 1986-10-08 Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus
DEP3634352.8 1986-10-08

Publications (2)

Publication Number Publication Date
KR880005623A true KR880005623A (ko) 1988-06-29
KR960004739B1 KR960004739B1 (ko) 1996-04-12

Family

ID=6311350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011298A KR960004739B1 (ko) 1986-10-08 1987-10-06 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US4841525A (ko)
EP (1) EP0263470B1 (ko)
JP (1) JP2894691B2 (ko)
KR (1) KR960004739B1 (ko)
AT (1) ATE85862T1 (ko)
DE (2) DE3634352A1 (ko)
HK (1) HK68794A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2222461B (en) * 1988-08-30 1993-05-19 Mitsubishi Electric Corp On chip testing of semiconductor memory devices
JPH02276099A (ja) * 1989-04-18 1990-11-09 Mitsubishi Electric Corp マイクロプロセッサ
US5167020A (en) * 1989-05-25 1992-11-24 The Boeing Company Serial data transmitter with dual buffers operating separately and having scan and self test modes
EP0400179B1 (de) * 1989-05-31 1995-07-19 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum internen Paralleltest von Halbleiterspeichern
JP2717712B2 (ja) * 1989-08-18 1998-02-25 三菱電機株式会社 半導体記憶装置
EP0418521A3 (en) * 1989-09-20 1992-07-15 International Business Machines Corporation Testable latch self checker
US5113399A (en) * 1989-10-16 1992-05-12 Rockwell International Corporation Memory test methodology
US5073891A (en) * 1990-02-14 1991-12-17 Intel Corporation Method and apparatus for testing memory
US5159599A (en) * 1990-07-31 1992-10-27 Sgs-Thomson Microelectronics, Inc. High speed testing for programmable logic devices
DE4028819A1 (de) * 1990-09-11 1992-03-12 Siemens Ag Schaltungsanordnung zum testen eines halbleiterspeichers mittels paralleltests mit verschiedenen testbitmustern
US5200960A (en) * 1990-09-21 1993-04-06 Xerox Corporation Streaming tape diagnostic
JPH06242181A (ja) * 1992-11-23 1994-09-02 Texas Instr Inc <Ti> 集積回路の試験装置及び方法
DE19639613A1 (de) * 1996-09-26 1997-08-14 Siemens Ag Integrierter Speicher und Paralleltest-Schaltungsanordnung
US5822513A (en) * 1996-09-27 1998-10-13 Emc Corporation Method and apparatus for detecting stale write data
US6539508B1 (en) 2000-03-15 2003-03-25 Xilinx, Inc. Methods and circuits for testing programmable logic
DE10133689C2 (de) * 2001-07-11 2003-12-18 Infineon Technologies Ag Testverfahren und Testvorrichtung für elektronische Speicher
US8794391B2 (en) 2007-07-10 2014-08-05 Ton-Rong TSENG Safety braking system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195770A (en) * 1978-10-24 1980-04-01 Burroughs Corporation Test generator for random access memories
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
US4319355A (en) * 1979-12-28 1982-03-09 Compagnia Internationale Pour L'informatique Method of and apparatus for testing a memory matrix control character
US4541090A (en) * 1981-06-09 1985-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
JPS57203298A (en) * 1981-06-09 1982-12-13 Matsushita Electric Ind Co Ltd Semiconductor storage device
JPS59119597A (ja) * 1982-12-27 1984-07-10 Fujitsu Ltd 半導体記憶装置
JPS59185097A (ja) * 1983-04-04 1984-10-20 Oki Electric Ind Co Ltd 自己診断機能付メモリ装置
JPS61145799A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd メモリを内蔵した半導体集積回路
DE3583493D1 (de) * 1984-12-28 1991-08-22 Siemens Ag Integrierter halbleiterspeicher.
US4715034A (en) * 1985-03-04 1987-12-22 John Fluke Mfg. Co., Inc. Method of and system for fast functional testing of random access memories
EP0197363B1 (de) * 1985-03-26 1990-05-30 Siemens Aktiengesellschaft Verfahren zum Betreiben eines Halbleiterspeichers mit integrierter Paralleltestmöglichkeit und Auswerteschaltung zur Durchführung des Verfahrens
JPS6231439A (ja) * 1985-08-03 1987-02-10 Fujitsu Ltd 命令再処理制御方式

Also Published As

Publication number Publication date
EP0263470B1 (de) 1993-02-17
DE3634352A1 (de) 1988-04-21
JPS63106997A (ja) 1988-05-12
EP0263470A2 (de) 1988-04-13
HK68794A (en) 1994-07-22
KR960004739B1 (ko) 1996-04-12
DE3784209D1 (de) 1993-03-25
US4841525A (en) 1989-06-20
JP2894691B2 (ja) 1999-05-24
ATE85862T1 (de) 1993-03-15
EP0263470A3 (en) 1989-11-15

Similar Documents

Publication Publication Date Title
KR880005623A (ko) 멀리비트 테스트모드에서 임의의 테스트패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치
JP2938470B2 (ja) 半導体記憶装置
KR960025802A (ko) Asic 메모리 설계에 내장된 자기-수선 장치 및 방법
KR910005321A (ko) 반도체 기억장치
KR880014468A (ko) 메모리 테스트 방법 및 장치
EP0340895A3 (en) Improvements in logic and memory circuit testing
TW331028B (en) Semiconductor memory device
KR870009384A (ko) 반도체 기억 장치
KR920013472A (ko) 반도체 기억장치
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR970076884A (ko) 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
KR920015374A (ko) 반도체 기억장치
KR870009392A (ko) 반도체 기억장치
DE69321623T2 (de) Redundanzspeicherzellen mit Parallelprüffunktion enthaltendes Halbleiter-Speichergerät
KR960012005A (ko) 반도체 메모리
US5675544A (en) Method and apparatus for parallel testing of memory circuits
KR970017693A (ko) 테스트 회로
KR880011811A (ko) 기억셀을 테스트하기 위한 회로배열 및 그 방법
KR980003618A (ko) 메모리 시험 장치
KR890012313A (ko) 반도체 기억장치
KR970703035A (ko) 병렬 블럭 기입 동작을 사용하여 메모리 회로를 테스팅하기 위한 방법 및 장치(A Method and Apparatus for Testing a Memory Circuit with Parallel Block Write Operation)
KR960029806A (ko) 반도체 메모리
JP2000163990A (ja) 半導体記憶装置
KR970051398A (ko) 메모리 장치의 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070330

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee