KR890012313A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR890012313A
KR890012313A KR1019890000140A KR890000140A KR890012313A KR 890012313 A KR890012313 A KR 890012313A KR 1019890000140 A KR1019890000140 A KR 1019890000140A KR 890000140 A KR890000140 A KR 890000140A KR 890012313 A KR890012313 A KR 890012313A
Authority
KR
South Korea
Prior art keywords
data
memory cell
memory
parity
coupled
Prior art date
Application number
KR1019890000140A
Other languages
English (en)
Inventor
노부오 요시다
데루히사 시미즈
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890012313A publication Critical patent/KR890012313A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation

Abstract

내용 없음.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 적용된 가상기억방식을 채택하는 메모리관리장치가 형성된 반도체기판의 일예를 도시한 평면도.
제 2 도는 본 발명이 적용된 메모리시스템의 구성도.
제 3 도는 본 발명이 적용된 어드레스변환버퍼를 포함하는 메모리장치의 일예를 도시한 블럭도.
제 4 도는 제 3 도에 도시한 어드레스변환버퍼의 패리티전달회로 및 패리티검사회로의 일예를 도시한 회로도.

Claims (10)

  1. 다수의 워드선, 다수의 상보 데이터선과 대응하는 워드선 및 대응하는 상보데이터선에 각각 결합된 다수의 메모리셀(MC)로 구성되며, 상기 각각의 워드선이 다수의 비트 데이타를 유지하는 제 1 의 메모리셀, 상기 데이타가 정상인가 아닌가를 나타내는 데이타를 유지하는 제 2 의 메모리셀, 상기 데이타에 대해서 패리티데이타를 유지하는 제 3 의 메모리셀, 상기 제 2 의 메모리셀 내의 데이타가 변화되었는가의 여부를 판정하기 위한 데이타를 유지하는 제 4 의 메모리셀에 결합된 메모리어레이, 상기 다수의 워드선이 결합되고, 공급된 어드레스신호에 따라서 하나의 워드선을 선택하는 선택수단, 상기 선택수단에 의해 선택된 하나의 워드선에 결합된 상기 메모리셀대에 유지된 데이타가 공급되고, 공급된 상기 제2 및 제 4 의 메모리셀내에 유지된 각각의 데이타의 내용이 서로 일치하는가의 여부를 판단하여 그 판단결과를 출력하는 검사수단, 상기 제 1 의 메모리셀내의 데이타와 상기 제 2 의 메모리 셀내의 데이타가 검사수단을 거쳐서 공급되고, 상기 검사수단에서 일치신호를 받으면 상기 제 1 의 메모리셀내의 데이타와 상기 제 2 의 메모리셀내의 데이타를 출력하는 출력수단을 포함하는 반도체기억장치.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 검사수단(14)은 패리티전달회로(16)과 패리티검사회로(17)을 포함하는 반도체기억장치.
  3. 특허청구의 범위 제 2 항에 있어서, 상기 패리티전달회로(16)은 다수의 배타논리합회로(EO1,EO2)를 포함하는 반도체기억장치.
  4. 특허청구의 범위 제 2 항에 있어서, 상기 패리티검사회로(17)은 다수의 배타적논리합회로(EO3∼EO9)와 적어도 하나의 인버터회로(N1)을 포함하는 반도체기억장치.
  5. 특허청구의 범위 제 1 항에 있어서, 상기 각각의 메모리셀은 스테이틱형 메모리셀인 반도체기억장치.
  6. CUP, 상기 CUP에 결합된 캐시메모리수단(2)와 상기 CPU 및 캐시메모리수단에 결합된 메모리관리장치(1)을 갖는 하나의 반도체기판상에 형성된 마이크로컴퓨터에 있어서, 상기 메모리관리장치(1)은 다수의 워드선, 다수의 상보데이타선과 대응하는 워드선 및 대응하는 상보데이터선에 각각 결합된 다수의 메모리셀(MC)로 구성되며 상기 각각의 워드선이 다수의 비트데이타를 유지하는 제 1 의 메모리셀, 상기 데이타가 정상인가 아닌가를 나타내는 데이타를 유지하는 제 2 의 메모리셀, 상기 데이타에 대해서 패리티데이타를 유지하는 제 3 의 메모리셀, 상기 제 2 의 메모리셀내의 데이타가 변화되었는가의 여부를 판정하기 위한 데이타를 유지하는 제 4 의 메모리셀에 결합되어 있는 메모리어레이, 상기 다수의 워드선에 결합되고, 공급된 어드레스신호에 따라서 하나의 워드선을 선택하는 선택수단, 상기 선택수단에 의해 선택된 하나의 워드선에 결합된 상기 메모리셀내에 유지된 데이타가 공급되고, 공급된 상기 제2 및 제 4 의 메모리셀내에 유지된 각각의 데이타의 내용이 서로 일치하는 가의 여부를 판단하여 그 판단결과를 출력하는 검사수단, 상기 제 1 의 메모리셀내의 데이타와 상기 제 2 의 메모리셀내의 데이타가 검사수단을 거쳐서 공급되고, 상기 검사수단으로부터 일치신호를 받으면 상기 제 1 의 메모리셀내의 데이타와 상기 제 2 의 메모리셀내의 데이타를 출력하는 출력수단을 포함하는 마이크로컴퓨터.
  7. 특허청구의 범위 제 6 항 있어서, 상기 검사수단(14)는 패리티전달회로(16)과 패리티검사회로(17)을 포함하는 마이크로컴퓨터.
  8. 특허청구의 범위 제 7 항에 있어서, 상기 패리티전달회로(160)은 다수의 배타적 논리합회로(EO1,EO2)를 포함하는 마이크로컴퓨터.
  9. 특허청구의 범위 제 7 항에 있어서, 상기 패리티검사회로(17)은 다수의 배타논리합회로(EO3∼EO9)와 적어도 하나의 인버터회로(N1)을 포함하는 마이크로컴퓨터.
  10. 특허청구의 범위 제 6 항에 있어서, 상기 각각의 메모리셀은 스테이틱형 메모리셀인 마이크로컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000140A 1988-01-12 1989-01-07 반도체 기억장치 KR890012313A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63004417A JP2595277B2 (ja) 1988-01-12 1988-01-12 メモリ管理装置
JP63-4417 1988-01-12

Publications (1)

Publication Number Publication Date
KR890012313A true KR890012313A (ko) 1989-08-25

Family

ID=11583713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000140A KR890012313A (ko) 1988-01-12 1989-01-07 반도체 기억장치

Country Status (4)

Country Link
US (1) US4959835A (ko)
EP (1) EP0324535A3 (ko)
JP (1) JP2595277B2 (ko)
KR (1) KR890012313A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0446534A3 (en) * 1990-03-16 1992-08-05 John Fluke Mfg. Co., Inc. Method of functionally testing cache tag rams in limited-access processor systems
JPH0418648A (ja) * 1990-05-11 1992-01-22 Mitsubishi Electric Corp キャッシュを有するデータ処理装置及びそのデータアクセス方法
US5392302A (en) * 1991-03-13 1995-02-21 Quantum Corp. Address error detection technique for increasing the reliability of a storage subsystem
US5355377A (en) * 1993-11-23 1994-10-11 Tetra Assoc. Inc. Auto-selectable self-parity generator
US5477553A (en) * 1994-07-22 1995-12-19 Professional Computer Systems, Inc. Compressed memory address parity checking apparatus and method
US5867511A (en) * 1997-04-14 1999-02-02 International Business Machines Corporation Method for high-speed recoverable directory access
AU2003231363A1 (en) * 2003-04-17 2004-11-04 Fujitsu Limited Semiconductor device, reset control system, and memory reset method
KR101149816B1 (ko) * 2004-05-28 2012-05-25 삼성전자주식회사 캐쉬 메모리의 캐쉬 히트 로직
CN101361278B (zh) * 2006-01-19 2012-02-01 富士通株式会社 奇偶校验位生成电路、计数电路以及计数方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57205883A (en) * 1981-06-10 1982-12-17 Fujitsu Ltd Address conversion versus buffer controlling system
US4602368A (en) * 1983-04-15 1986-07-22 Honeywell Information Systems Inc. Dual validity bit arrays
DE3572233D1 (en) * 1984-09-28 1989-09-14 Siemens Ag Circuit arrangement for clearing storage entries in an address translation memory
JPS61264599A (ja) * 1985-05-16 1986-11-22 Fujitsu Ltd 半導体記憶装置
NL8600217A (nl) * 1986-01-30 1987-08-17 Philips Nv Dataverwerkende inrichting bevattende een geheugeninrichting voorzien van een coincidentieschakeling die in een foutherkennings- en een coincidentiemode schakelbaar is.
US4809278A (en) * 1986-04-21 1989-02-28 Unisys Corporation Specialized parity detection system for wide memory structure
US4785452A (en) * 1986-04-25 1988-11-15 International Business Machines Corporation Error detection using variable field parity checking

Also Published As

Publication number Publication date
EP0324535A2 (en) 1989-07-19
JPH01180654A (ja) 1989-07-18
EP0324535A3 (en) 1991-04-10
US4959835A (en) 1990-09-25
JP2595277B2 (ja) 1997-04-02

Similar Documents

Publication Publication Date Title
US6484271B1 (en) Memory redundancy techniques
KR890008829A (ko) 반도체 기억장치
US5005158A (en) Redundancy for serial memory
KR920005798A (ko) 반도체 집적회로
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
US6521994B1 (en) Multi-chip module having content addressable memory
KR930018595A (ko) 반도체 기억장치
KR910005321A (ko) 반도체 기억장치
US6718432B1 (en) Method and apparatus for transparent cascading of multiple content addressable memory devices
KR870009384A (ko) 반도체 기억 장치
KR890008822A (ko) 반도체메모리
KR940022583A (ko) 병렬비트테스트모드내장 반도체 메모리
KR970013336A (ko) 반도체기억장치
ITMI942324A1 (it) Circuito di prova di bit multipli di dispositivi di memoria a semiconduttore
KR920013472A (ko) 반도체 기억장치
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR940026948A (ko) 결함구제회로
US4884270A (en) Easily cascadable and testable cache memory
KR900008191B1 (ko) 대치 용장회로를 가진 반도체집적회로
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR890012313A (ko) 반도체 기억장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR880005623A (ko) 멀리비트 테스트모드에서 임의의 테스트패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치
KR920015374A (ko) 반도체 기억장치
JP2001222444A (ja) オンチップ・データ・チェック・リソース（ｏｎ−ｃｈｉｐｃｈｅｃｋｉｎｇｒｅｓｏｕｒｃｅｓ）を有する集積回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid