KR960004739B1 - 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치 - Google Patents

멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR960004739B1
KR960004739B1 KR1019870011298A KR870011298A KR960004739B1 KR 960004739 B1 KR960004739 B1 KR 960004739B1 KR 1019870011298 A KR1019870011298 A KR 1019870011298A KR 870011298 A KR870011298 A KR 870011298A KR 960004739 B1 KR960004739 B1 KR 960004739B1
Authority
KR
South Korea
Prior art keywords
test
test word
cell
word
input
Prior art date
Application number
KR1019870011298A
Other languages
English (en)
Other versions
KR880005623A (ko
Inventor
리스케 놀멘
자이히터 베른너
Original Assignee
지멘스 악티엔게젤샤프트
휘티쉬, 네테부쉬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트, 휘티쉬, 네테부쉬 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR880005623A publication Critical patent/KR880005623A/ko
Application granted granted Critical
Publication of KR960004739B1 publication Critical patent/KR960004739B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Abstract

내용 없음.

Description

멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치
제1도는 본 발명의 메가비트 발생 기억모듈의 기본구성을 나타내는 블럭도.
* 도면의 주요부분에 대한 부호의 설명
MBS : 메가비트 기억모듈 Z : 카운터
S1-S4 : 스위 TW0, TW1 : 테스트워드 레지스터
ZF : 셀 어레이 VGL : 비교논리 유니트
DE : 입력데이터 DA : 출력데이터
D0 : ＂0＂데이터 D1 : ＂1＂데이터
본 발명은 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치에 관한 것이다.
테스트 시간을 단축시키기 위해 메가비트 발생 기억모듈은 기억모듈의 데이터 입력으로 되는 테스트 정보의 항목이 기억셀 어레이의 다수의 셀에서 동시에 재생되게 한 멀티비트 테스트 모드를 갖는다. 예를 들어 1M×1(비트)로 구성되게 한 기억모듈은 이것이 마치 256K×4, 128K×8, 64K×16 등으로 구성된 것처럼 테스트된다. 그 다음 각각의 기억 어드레스에 대해 4, 8, 16셀, 일반적으로 m개의 셀이 1비트 데이터의 항목을 사용하여 동시에 테스트된다. 예를 들면 유럽 특허공개공보 제0186051호, 미합중국 특허 제4,541,090호 또는 1986년 9월 8일 내지 11일 미합중국 뉴욕의 IEEE 국제 검사회의 의사록 제826-829면을 참조해 볼 수 있는데, 상기 의사록에서는 이러한 언급된 종래기술을 예시한다.
m개의 셀 내부로 입력되는 데이터 항목은 개별 반도체 제조회사의 모듈설계에 의존하고 있다. 셀데이터의 입력항목은 다음과 같은 m차 함수로 표현되는 셀 그룹의 개별적인 셀로 1비트 테스트 데이터의 항목을 지정한 m차 계산결과가 된다.
f(DE)={DE}1,…,mDE∈{0,1}
여기서 DE는 메가비트 기억모듈로의 입력이 되는 데이터 정보의 항목이다.
셀 그룹의 셀 내용을 독출했을 때 그 역지정 :
f-1({DA}1,…,m)=DA, DA∈{0,1}
이 발생되어 기억셀의 오동작이 없을 때 원래의 테스트 데이터 항목이 기억모듈의 데이터 출력에 다시 나타난다. 여기서 DA는 메가비트 기억모듈로부터 읽어내어진 데이터 정보의 항목을 나타낸다.
인버티드된 시험 데이터 항목이 입력될 때 셀 데이터 항목은 셀 그룹의 셀안으로 인버트된 형태로 입력되므로 먼저 입력된 비트 패턴에 관하여 전체적으로 인버티드된 비트 패턴이 셀 그룹안에 위치된다.
Figure kpo00001
여기서 f0와 f1=
Figure kpo00002
는 모듈설계에 의해 지배되는 함수를 나타낸다.
모듈설계에 의존하여 그리고 제조자에 의하여 시험 데이터 항목을 근거로 하여 각각의 기억모듈은 셀 그룹내에서 특별한 비트 패턴을 갖는 재생함수가 내적으로 마련되어 있다. 비트패턴은 기억모듈을 테스트하기 위하여 간단히 인버트될 수 있다. 그러나 각 경우에 있어서 얻을 수 있는 두개의 비트 패턴을 비트패턴 감도에 관하여 기억모듈을 충분히 시험하지 못한다. 결함에 있는 셀의 경우에 있어서, 주위에서 특별한 비트 패턴을 포함할 때에만 많은 결함이 발생한다.
적어도 두개의 셀 사이에서의 공동관계에 기초한 이러한 결함의 인식을 위하여는 서로 다른 테스트 패턴을 사용하는 많은 위상시험이 존재하게 된다. 그러나, 위상시험은 이러한 목적에 요구되는 테스트 패턴이 셀 어레이내에 제조될 수 없기 때문에 현존하는 멀티비트 테스트모드내에서 제한없이 사용될 수는 없다.
그것들은 메가비트 모듈내에서 각개의 비트모드로 수행될 수 있다. 그러나 이것은 매우 유용하지 못한 것으로서, 그 이유는 기억모듈의 시험형태와 기억용량에 의존하여 테스트 싸이클 시간이 비교적 매우 높게 되기 때문이다. 수백 시간까지의 테스트 싸이클 시간이 발생될 수 있다.
멀티비트 테스트모드를 사용하여 메가비트 발생 저장모듈에 있어서 임의의 비트 패턴이 셀 그룹내에서 만들어지고, 또 이렇게 하여 위상시험이 적절한 시험시간으로 수행될 수 있는 방법 및 장치를 제공하는 것이 본 발명의 목적이다.
본 발명의 한 가지 형태에 따라서 임의의 테스트 패턴과 멀티비트 테스트모드로 메가비트 모듈을 테스트하는 방법이 마련되어 있는데, 여기서 m개 캐릭터가 동시에 시험되고, 상기의 방법이 m개 캐릭터의 데이터 정보를 조합하는 단계를 포함하며, 테스트워드 레지스터내의 메가비트 기억모듈로의 개별적인 입력은 m차 테스트워드를 형성하도록 되어 있으며, 하나의 셀 그룹에서 또는 셀 어레이의 다수의 셀 그룹에서 연속적으로 테스트워드 또는 인버트디된 테스트워드로 m차 셀 그룹의 셀에 대한 테스트워드의 비트 위치의 고정적인 개별적인 할당으로서 재생된다.
본 발명의 다른 실시예에 의하면 m개 캐릭터가 동시에 테스트되는 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 장치로서 메가비트 기억모듈내에 기억된 각각의 m개 데이터 정보 항목을 테스트워드 레지스터내에서 m차 테스트워드로 통합하는 수단과, 테스트워드의 비트위치를 m차 셀 그룹의 셀로 각각 고정되게 지정하면서 테스트워드 또는인버티드된 테스트워드를 하나의 셀 그룹 또는 셀 어레이의 연이은 다수의 셀 그룹으로 재생하는 수단을 포함하는 테스트 장치를 제공한다.
설계에 따라, 셀 그룹의 각 셀내에 1-비트 데이터 항목의 고정 m차 재생이 더이상 일어나지 않지만, 처음에 각 데이터의 임의의 항목이 제공된 테스트워드가 형성되고, 셀 그룹의 각 셀에 영구히 할당된 각 비트를 포함하는 테스트워드가 형성되어지며, 그리고 셀 어레이의 셀 그룹의 셀에서 이것이 연속적으로 재생된다는 것이 중요하다.
기억모듈장치는 시험되어지는 수개의 셀 그룹에 할당되는 비트길이를 갖는 무가적인 테스트워드 레지스터를 셀 어레이의 입력시에 최소한 하나 포함한다. 셀 어레이로부터의 데이터정보 판독항목이 최초 입력 테스트워드의 데이터정보 항목과 비교되는 비교 논리 유니트가 셀 어레이 출력측에 배열되어 있다.
입력조절 또는 테스트워드 레지스터내로 테스트워드의 기록을 위해 보다 작은 어드레스 공간이 멀티비트 테스트모드에 어드레스되어지는 것에 인해 해제되는 어드레스 라인을 부가적으로 포함하는 또 다른 이점이 있는 실시예가 있는데, 이것은 입력시 테스트워드의 m개의 데이터 정보를 게산하는 비교적 정교한 카운터를 장치내에 포함시는 필요성을 없애기 위한 것이다.
본 발명의 한가지 실시예를 들어 첨부된 도면을 참고로 기술되어져 있다.
도면을 참고로 스위치 S1 내지 S4 및 셀 어레이 ZF 외에 도면에 도시된 메가비트 기억모듈(MBS)은 셀어레이(ZF) 전단에 테스트워드용인 두개의 부가적인 테스트워드 레지스터 TW0와 TW1, 그리고 셀 어레이(ZF) 후단에 비교논리 유니트(VGL)를 포함한다. 테스트워드 레지스터는, 예를 들어 쉬프트 레지스터 또는 콜렉팅 레지스터로 구성될 수 있다.
테스트워드 레지스터 사이에 멀티비트 모드로 테스트하기 위하여, 테스트워드 TW0 또는 TW1 중 하나의 내용이 여기서 선택되어져서 셀 어레이(ZF)로 보내주는 스위치 S3가 설치되어 있다.
여기서 :
Figure kpo00003
이고, 반드시 f0=
Figure kpo00004
일 필요는 없다. f0와 f1은 미리 정해지는 것이 아니고 프로그래밍에 의해 외부에서 자유롭게 선택되어질 수 있다.
테스트워드 레지스터의 입력에서부터 테스트워드 TW0 또는 TW1 중 하나를 선택하기 위한 선택신호 DE의 출력으로의 전환은 스위치(S2)에 의해 이루어진다. 전환시간은 신호(TW)에 의해 제어되는데, 이 신호(TW)는 2×m 카운팅 유니트의 계수 싸이클을 갖는 카운터(Z)(a 경우) 또는 어드레스 라인(A1)(b 경우)으로부터 전달된다. 어드레스 라인(A1)은 멀티-비트 테스트모드에서는 사용되지 않는 어드레스 라인이다. 여기에 기술된 실시예에서 카운터는 기억모듈에 집적될 것으로 가정된다.
멀티비트 테스트모드가 신호(TM=OFF)에 의해 차단될 때, 기억모듈의 데이터 입력에 들어오는 데이터 정보(DE)의 항목은 스위치(S1)를 거쳐 셀 어레이(ZF)로 직접 전송되고, 적당한 어드레스에 의해 지정된 장소에 있는 셀 어레이(ZF)의 하나의 셀의 내용을 판독하기 위해서는 셀 정보(DA)의 항목이 스위치(S4)를 거쳐 기억모듈(MBS)이 데이터 출력에 직접 공급된다.
기억모듈(MBS)을 테스트하기 위해서는 신호(TM=ON)가 기억모듈(MBS)을 멀티비트 테스트모드에 접속한다. 또한 테스트모드가 온(ON)으로 스위칭될 때 기억모듈(MBS)의 카운터(Z)에(낮은 펄스의 WRITE 신호에 의해 확인되는) 후속의 2m 기록 싸이클의 데이터정보의 항목이 테스트워드 레지스터에 입력되는 것이 전달된다. 이와 같은 목적을 위해서 카운터(Z)는 제어신호(TW=ON)를 발생하는데, 이 제어신호(TW=ON)는 스위치(S2)가 테스트워드 레지스터로의 입력을 행하게 해준다. 카운터(Z)에 의해 카운팅되는 기억모듈(MBS)의 데이터 입력에 있는 데이터정보(DE)의 제1항목은 스위치(S1) 및 (S2)을 거쳐 제1의 테스트 레지스터로 전달되는데, 거기서 테스트워드(TW0)를 형성한다. 스위치(S2)의 제어에 의해 기억모듈(MBS)의 데이터 입력에 있는 데이터정보의 제2의 m항목은 제2의 테스트워드 레지스터에 입력되는데, 거기서 테스트워드(TW1)를 형성한다. 테스트워드(TW0) 및 (TW1)에서 등식
TW0=
Figure kpo00005
이 필수적으로 적용될 필요는 없다. 2개의 테스트워드(TW0) 및 (TW1)를 발생시키는 것과 동시에 테스트워드(TW0) 및 (TW1)은 비교논리 유니트(VGL)에 공급된다.
2m개의 데이터정보(DE) 항목이 입력된 후, 카운터(Z)는 제어라인을 TW=OFF에 세트한다. 다음의 기록 싸이클에서 스위치(S2)에 의해 테스트워드(TW0) 및 (TW1) 중에 하나가 셀 어레이(ZF)의 m차 셀 그룹으로 재생된다
테스트워드는 하나의 셀 그룹 또는 다수의 셀 그룹을 연이어 재생될 수 있다. 재생과정동안 외부로부터 모듈에 공급되는 적당한 데이터 항목(DE)에 의해 테스트워드(TW0) 및 (TW1) 사이에서 임의로 전환하는 것이 가능하다. 테스트워드(TW0) 또는 (TW1)를 m차 셀 그룹의 각각의 셀로 재생할 때, 테스트워드의 정확한 하나의 비트위치의 내용은 각 경우에 셀군 중에 하나의 셀로 재생된다.
이러한 방법으로, 특별한 테스트워드(TW0) 및 (TW1)의 선택에 의해 셀 어레이(ZF)내의 설정된 장소에서 주변영역과 함께 여러 다른 비트 패턴을 형성한다. 독출동작에서, 셀 어레이 ZF의 m차 셀 그룹의 셀내용은 역재생과정을 거치고, 여기서 그들은 비교논리 유니트 VGL에 의해 테스트워드 TW0 및 TW1과 비교된다. 비교 패턴이 TW0 또는 TW1과 일치한지 아닌지에 따라 비교의 결과 양의 출력이 발생하면 역재생 처리의 결과 데이터 출력단에서 0 또는 1의 출력이 나타난다. 한편, 비교의 결과 부의 출력이 발생되면 데이터 출력은 하이(Hi) 상태 또는 트리(Tri)상태로 스위칭된다.
그러나, 결함없는 셀의 셀 내용을 독출하는 중에도 기억모듈 MBS의 데이터 출력의 출력 레벨이 0 또는 1인가에 따라 결함있는 셀이 표시될 수 있다. 여기서 셀 그룹을 독출할 때 거의 m-1개의 결함있는 셀에서 적어도 하나의 결함있는 셀을 포함하기 때문에 그 레벨은 역의 값을 갖게 된다. 비교논리 유니트 VGL의 기능은 다음의 수식으로 표현된다.
Figure kpo00006
회로장치의 한 간단한 실시예는 테스트워드 TW0에 대한 부가의 테스트워드 레지스터를 포함한다. 상기 테스트워드의 내용은 하나의 셀 그룹의 m개의 셀에 테스트워드의 비트자리의 개별할당시 데이터정보 DE에 의존해서 TW0 또는
Figure kpo00007
로 셀 그룹의 셀상에 이미지화된다. 또한, 상기 회로장치는 2개의 부가 테스트워드 레지스터를 갖춘 회로장치와 유사하게 동작한다.

Claims (9)

  1. m차 함수 f(DE)={DE}1,…,M여기서 DE∈{0,1}에 따른 1-비트-데이터를 입력시킬 때, 1-비트-데이터가 메모리 셀 필드의 셀 그룹 중 m차 셀로 모사되고, m차 역함수 f-1({DA}1,…,M)=DA, 여기서 DA∈{0,1}에 따른, 최초의 1-비트-데이터를 발생시키기 위한 셀 그룹의 셀 내용을 독출할 때, 셀 그룹이 역으로 모사되는 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법에 있어서, 메가비트 기억모듈(MBS)내에 기억된 각각의 m개의 데이터정보 항목이 테스트워드 레지스터내엑서 m차 테스트워드로 통합되고, 이어서 테스트워드의 비트위치를 어떤 비트의 위상필드에 속한 m차 셀그룹의 셀로 각각 고정되게 지정하면서 테스트워드(TW0,DE=0인 경우) 또는 인버티드된 테스트워드(
    Figure kpo00008
    ,DE=1인 경우)가 상기 셀 그룹으로 또는 셀 필드(ZF)와 상기 다수의 셀 그룹으로 재생되는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 방법.
  2. 제1항에 있어서, 서로 독립적인 적어도 2개의 테스트워드가 발생되고, 이들이 데이터정보의 입력항목에 의해 자유로이 선택될 수 있으며, 셀 어레이의 셀 그룹에서 재생될 수 있는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 방법.
  3. 제1항 또는 제2항에 있어서, 상기 테스트워드가 비교논리 유니트로 공급되어 셀 그룹의 실제적인 셀 내용을 원래 입력된 테스트워드와 비교하고, 이 비교의 결과 출력신호로서 양 또는 음의 신호를 출력하는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 벙법.
  4. 제1항에 따른 방법을 실행하기 위한 장치에 있어서, 상기 메가비트 기억모듈이 m차 테스트워드를 수용하고 셀 어레이의 전단에 배치되어 있는 테스트워드 레지스터와, 이 테스트워드 레지스텅 연결되고 상기 셀 어레이 후단에 배치된 비교논리 유니트와 테스트워드 레지스터내로의 테스트워드의 입력과 셀 어레이내로 테스트워드 또는 인버티드된 테스트워드가 입력되는 것을 제어하는 다수의 스위치를 포함하는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 장치.
  5. 제2항에 따른 방법을 실행하기 위한 장치에 있어서, 상기 메가비트 기억모듈이 m차 테스트워드를 수용하고 셀 어레이의 전단에 배치된 2개의 테스트워드 레지스터와, 이 테스트워드 레지스터에 연결되고 상기 셀 어레이 후단에 배치된 비교논리 유니트와, 테스트워드 레지스터내로 테스트워드가 입력되는 것과 셀 어레이내로 테스트워드가 입력되는 것을 제어하는 다수의 스위치를 포함하는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 장치.
  6. 제4항에 있어서, 각각 m 또는 2m의 계수 사이클을 가지는 카운터가 설치되어 테스트워드 또는 테스트워드 각각의 입력의 종료를 판단하고 셀 어레이내로 테스트워드가 입력되도록 작동시키는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 장치.
  7. 제4항에 있어서, 멀티비트 테스트모드에 따라 어드레스 공간이 적은 범위로 요구될 때 해제되는 제어 입력이 어드레스 라인 AJ를 통해 제공되어 테스트워드의 입력 또는 테스트워드의 종료를 판단하고 셀 어레이내로 테스트워드 또는 테스트워드들의 각각을 입력시키도록 작동하는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 장치.
  8. 제5항에 있어서, 각각 m 또는 2m의 계수 사이클을 가지는 카운터가 설치되어 테스트워드 또는 테스트워드 각각의 입력의 종료를 판단하고 셀 어레이내로 테스트워드가 입력되도록 작동시키는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 장치.
  9. 제5항에 있어서, 멀티비트 테스트모드에 따라 어드레스 공간이 적은 범위로 요구될 때 해제되는 제어입력이 어드레스 라인 AJ를 통해 제공되어 테스트워드의 입력 또는 테스트워드의 종료를 판단하고 셀 어레이내로 테스트워드 또는 테스트워드들의 각각을 입력시키도록 작동하는 것을 특징으로 하는 메가비트 기억모듈을 테스트하기 위한 장치.
KR1019870011298A 1986-10-08 1987-10-06 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치 KR960004739B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3634352.8 1986-10-08
DE19863634352 DE3634352A1 (de) 1986-10-08 1986-10-08 Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus
DEP3634352.8 1986-10-08

Publications (2)

Publication Number Publication Date
KR880005623A KR880005623A (ko) 1988-06-29
KR960004739B1 true KR960004739B1 (ko) 1996-04-12

Family

ID=6311350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011298A KR960004739B1 (ko) 1986-10-08 1987-10-06 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US4841525A (ko)
EP (1) EP0263470B1 (ko)
JP (1) JP2894691B2 (ko)
KR (1) KR960004739B1 (ko)
AT (1) ATE85862T1 (ko)
DE (2) DE3634352A1 (ko)
HK (1) HK68794A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2222461B (en) * 1988-08-30 1993-05-19 Mitsubishi Electric Corp On chip testing of semiconductor memory devices
JPH02276099A (ja) * 1989-04-18 1990-11-09 Mitsubishi Electric Corp マイクロプロセッサ
US5167020A (en) * 1989-05-25 1992-11-24 The Boeing Company Serial data transmitter with dual buffers operating separately and having scan and self test modes
EP0400179B1 (de) * 1989-05-31 1995-07-19 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum internen Paralleltest von Halbleiterspeichern
JP2717712B2 (ja) * 1989-08-18 1998-02-25 三菱電機株式会社 半導体記憶装置
EP0418521A3 (en) * 1989-09-20 1992-07-15 International Business Machines Corporation Testable latch self checker
US5113399A (en) * 1989-10-16 1992-05-12 Rockwell International Corporation Memory test methodology
US5073891A (en) * 1990-02-14 1991-12-17 Intel Corporation Method and apparatus for testing memory
US5159599A (en) * 1990-07-31 1992-10-27 Sgs-Thomson Microelectronics, Inc. High speed testing for programmable logic devices
DE4028819A1 (de) * 1990-09-11 1992-03-12 Siemens Ag Schaltungsanordnung zum testen eines halbleiterspeichers mittels paralleltests mit verschiedenen testbitmustern
US5200960A (en) * 1990-09-21 1993-04-06 Xerox Corporation Streaming tape diagnostic
JPH06242181A (ja) * 1992-11-23 1994-09-02 Texas Instr Inc <Ti> 集積回路の試験装置及び方法
DE19639613A1 (de) * 1996-09-26 1997-08-14 Siemens Ag Integrierter Speicher und Paralleltest-Schaltungsanordnung
US5822513A (en) * 1996-09-27 1998-10-13 Emc Corporation Method and apparatus for detecting stale write data
US6539508B1 (en) 2000-03-15 2003-03-25 Xilinx, Inc. Methods and circuits for testing programmable logic
DE10133689C2 (de) * 2001-07-11 2003-12-18 Infineon Technologies Ag Testverfahren und Testvorrichtung für elektronische Speicher
US8794391B2 (en) 2007-07-10 2014-08-05 Ton-Rong TSENG Safety braking system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195770A (en) * 1978-10-24 1980-04-01 Burroughs Corporation Test generator for random access memories
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
US4319355A (en) * 1979-12-28 1982-03-09 Compagnia Internationale Pour L'informatique Method of and apparatus for testing a memory matrix control character
US4541090A (en) * 1981-06-09 1985-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
JPS57203298A (en) * 1981-06-09 1982-12-13 Matsushita Electric Ind Co Ltd Semiconductor storage device
JPS59119597A (ja) * 1982-12-27 1984-07-10 Fujitsu Ltd 半導体記憶装置
JPS59185097A (ja) * 1983-04-04 1984-10-20 Oki Electric Ind Co Ltd 自己診断機能付メモリ装置
JPS61145799A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd メモリを内蔵した半導体集積回路
DE3583493D1 (de) * 1984-12-28 1991-08-22 Siemens Ag Integrierter halbleiterspeicher.
US4715034A (en) * 1985-03-04 1987-12-22 John Fluke Mfg. Co., Inc. Method of and system for fast functional testing of random access memories
EP0197363B1 (de) * 1985-03-26 1990-05-30 Siemens Aktiengesellschaft Verfahren zum Betreiben eines Halbleiterspeichers mit integrierter Paralleltestmöglichkeit und Auswerteschaltung zur Durchführung des Verfahrens
JPS6231439A (ja) * 1985-08-03 1987-02-10 Fujitsu Ltd 命令再処理制御方式

Also Published As

Publication number Publication date
EP0263470B1 (de) 1993-02-17
DE3634352A1 (de) 1988-04-21
KR880005623A (ko) 1988-06-29
JPS63106997A (ja) 1988-05-12
EP0263470A2 (de) 1988-04-13
HK68794A (en) 1994-07-22
DE3784209D1 (de) 1993-03-25
US4841525A (en) 1989-06-20
JP2894691B2 (ja) 1999-05-24
ATE85862T1 (de) 1993-03-15
EP0263470A3 (en) 1989-11-15

Similar Documents

Publication Publication Date Title
KR960004739B1 (ko) 멀티비트 테스트모드에서 임의의 테스트 패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치
JP2938470B2 (ja) 半導体記憶装置
KR0134751B1 (ko) 테스트 결과 신호를 유지하기 위한 레지스터를 가진 반도체 메모리 장치
KR940003154B1 (ko) 반도체 기억장치
US4682330A (en) Hierarchical test system architecture
GB2248706A (en) A semiconductor memory device comprising a test circuit and a method of operation thereof
US6058495A (en) Multi-bit test circuit in semiconductor memory device and method thereof
US4388701A (en) Recirculating loop memory array having a shift register buffer for parallel fetching and storing
GB2240412A (en) A semiconductor memory device for detecting defective memory cells
US5579272A (en) Semiconductor memory device with data compression test function and its testing method
US5844915A (en) Method for testing word line leakage in a semiconductor memory device
JP2002203398A (ja) 不良な列にあるアドレスでプログラミングするのに時間を消費することを回避する方法
JPH10188597A (ja) メモリ試験装置
KR910019049A (ko) 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치.
US5675544A (en) Method and apparatus for parallel testing of memory circuits
KR960012005A (ko) 반도체 메모리
US5184327A (en) Semiconductor memory device having on-chip test circuit and method for testing the same
KR900008517A (ko) 다이나믹형 반도체기억장치와 그 기능 테스트장치 및 테스트 방법
US6359820B2 (en) Integrated memory and method for checking the operation of memory cells in an integrated memory
KR910001534B1 (ko) 반도체기억장치
US6529428B2 (en) Multi-bit parallel testing for memory devices
KR970703035A (ko) 병렬 블럭 기입 동작을 사용하여 메모리 회로를 테스팅하기 위한 방법 및 장치(A Method and Apparatus for Testing a Memory Circuit with Parallel Block Write Operation)
US5159599A (en) High speed testing for programmable logic devices
JP3222153B2 (ja) 集積半導体メモリ
JPS585681A (ja) 半導体メモリ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070330

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee