CN101727980A - 多芯片模块 - Google Patents

多芯片模块 Download PDF

Info

Publication number
CN101727980A
CN101727980A CN200910180886A CN200910180886A CN101727980A CN 101727980 A CN101727980 A CN 101727980A CN 200910180886 A CN200910180886 A CN 200910180886A CN 200910180886 A CN200910180886 A CN 200910180886A CN 101727980 A CN101727980 A CN 101727980A
Authority
CN
China
Prior art keywords
bare chip
serial flash
chip
signal
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910180886A
Other languages
English (en)
Inventor
陈友麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101727980A publication Critical patent/CN101727980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供了一种多芯片模块，包含主裸芯片及串行闪存裸芯片。主裸芯片包含内建自测试控制器及串行闪存控制器。内建自测试控制器产生写命令以将第一数据写入串行闪存裸芯片的存储器位置，产生读命令以从串行闪存裸芯片的存储器位置读出第二数据，以及比较第二数据与第一数据，以判断存储器位置是否有缺陷，以产生所述串行闪存裸芯片的失效地址信息。串行闪存控制器耦接至内建自测试控制器，根据写命令及读命令访问串行闪存裸芯片。本发明提供的多芯片模块，可通过判断多芯片模块的故障源，来促进多芯片模块的制造及质量控制。

Description

多芯片模块
技术领域
本发明是关于多芯片模块，特别是关于包含串行闪存裸芯片(serial flash die)的多芯片模块的芯片故障分析。
背景技术
多芯片模块(multi-chip module，MCM)是专用电子元件(specialized electronic package)，其中，多个集成电路(integratedcircuit，以下简称IC)或半导体裸芯片(semiconductor die)被封装于一体使其作为单一IC使用。因为多芯片模块包含多个元件芯片(component chip)，故多芯片模块的故障可由任何一个元件芯片的故障引起。为确定芯片故障源，多芯片模块的故障分析必须识别出故障多芯片模块的哪个元件芯片有缺陷。
举例来说，串行闪存是多芯片模块的通用元件芯片中的一个。因此，包含串行闪存的多芯片模块的故障分析是多芯片模块制造商的必要职责。请参考图1，图1是包含串行闪存裸芯片120的传统多芯片模块100的方框图。除串行闪存裸芯片120外，多芯片模块100还包含主裸芯片(例如，微处理模块或数字信号处理模块)110。串行闪存控制器112通过四条跨接线141～144访问串行闪存裸芯片120。
四条跨接线141～144将主裸芯片110耦接至串行闪存裸芯片120。跨接线144为串行闪存裸芯片120提供芯片选择信号。跨接线143为串行闪存裸芯片120提供串行闪存控制器112产生的时钟信号。跨接线142将主裸芯片110的输出数据引脚(pin)PAD_DO耦接至串行闪存裸芯片120的输入数据引脚SF_DI，以提供由主裸芯片110至串行闪存裸芯片120的数据传输路径。跨接线141将串行闪存裸芯片120的输出数据引脚SF_DO耦接至主裸芯片110的输入数据引脚PAD_DI，以提供由串行闪存裸芯片120至主裸芯片110的数据传输路径。
传统方法仅可判断多芯片模块100是否有故障，而不可确定多芯片模块的故障源。多芯片模块100的故障可由两个因素引起。其一，若主裸芯片110运行正常，有缺陷的串行闪存裸芯片120可引起多芯片模块100的故障。其二，跨接线141～144的故障也可引起多芯片模块100的故障。因此，多芯片模块100故障分析的完整方法不仅须判断多芯片模块100是否有缺陷，还须判断芯片的故障源是键合故障(bonding failure)还是串行闪存裸芯片的缺陷。因此，设计用于自动故障分析的多芯片模块是必须的。
发明内容
为解决以上技术问题，本发明提供了一种多芯片模块，其可用于自动故障分析。
本发明提供一种多芯片模块。包含串行闪存裸芯片及主裸芯片。主裸芯片耦接至串行闪存裸芯片，主裸芯片包含内建自测试控制器及串行闪存控制器。内建自测试控制器产生写命令以将第一数据写入串行闪存裸芯片的存储器位置，产生读命令以从串行闪存裸芯片的存储器位置读出第二数据，以及比较第二数据与第一数据，以判断存储器位置是否有缺陷，产生串行闪存裸芯片的失效地址信息。串行闪存控制器耦接至内建自测试控制器，根据写命令及读命令访问串行闪存裸芯片。
本发明还提供一种多芯片模块，耦接至外部测试机，包含串行闪存裸芯片及主裸芯片。当旁路测试模式被使能时，主裸芯片将外部测试机产生的多个第一信号转送至串行闪存裸芯片，以及当旁路测试模式被使能时，将响应第一信号的至少一个第二信号转送至外部测试机，其中，当旁路测试模式被使能时，第一信号及第二信号旁路所有元件电路，以在外部测试机及串行闪存裸芯片之间直接传输。
本发明还提供一种多芯片模块，包含串行闪存裸芯片及主裸芯片。串行闪存裸芯片包含根据多个输入信号产生输出信号的逻辑单元。主裸芯片通过多个跨接线耦接至串行闪存裸芯片，通过跨接线发送输入信号至逻辑单元，以及根据输出信号的正确性判断跨接线是否失效。
本发明提供的多芯片模块，可通过判断多芯片模块的故障源，来促进多芯片模块的制造及质量控制。
附图说明
图1是包含串行闪存裸芯片的传统多芯片模块的方框图。
图2A是根据本发明一个实施方式的用于自动故障分析的多芯片模块的方框图。
图2B是根据本发明另一个实施方式的用于自动故障分析的多芯片模块的方框图。
图3是根据本发明一个实施方式的用于自动故障分析的多芯片模块切换至旁路测试模式的方框图。
图4是根据本发明一个实施方式的用于自动故障分析的多芯片模块可判断键合故障的发生的方框图。
图5是本发明一个实施方式的根据图4所示的边界扫描控制器连续产生的输入信号的比特值。
具体实施方式
以下描述是实施本发明的较佳实施方式。此描述仅是用于说明本发明原理的目的，并非作为本发明的限制。本发明的保护范围应以权利要求所界定的范围为准。
请参考图2A，图2A是根据本发明一个实施方式的用于自动故障分析的多芯片模块200的方框图。多芯片模块200包含主裸芯片(primary die)210及串行闪存裸芯片(serial flash die)220。串行闪存裸芯片220是用于数据存储的闪存存储器(flash memory)。主裸芯片210通过多个跨接线(bonding line)241、242、243、244耦接至串行闪存裸芯片220。当主裸芯片210需要访问串行闪存裸芯片220时，串行闪存控制器(serial flash controller)212根据主裸芯片210的指令访问串行闪存裸芯片220。
虽然用于自动故障分析的多芯片模块200与图1所示的多芯片模块100大体相似，但用于自动故障分析的多芯片模块200的主裸芯片210包含内建自测试(built-in self-test，BIST)控制器214，用于自动执行串行闪存裸芯片220的故障分析。除串行闪存控制器212及内建自测试控制器214外，主裸芯片210进一步包含微控制单元(microcontroller unit，MCU)202及存储器204。首先，一段固件代码(firmware code)被加载至存储器204，在本发明的实施方式中，是通过集成设备电路(integrated device electronics，IDE)的接口下载固件代码至存储器204。然后，微控制单元202执行存储在存储器204的固件代码以触发内建自测试控制器214的操作。再然后，内建自测试控制器214开始执行串行闪存裸芯片220的故障分析，以产生关于串行闪存裸芯片220的失效地址(failed address)信息。
举例来说，内建自测试控制器214连续测试串行闪存裸芯片220的每个存储器位置的功能。首先，内建自测试控制器214产生写命令以将第一数据写入串行闪存裸芯片220的目标存储器位置。接着，串行闪存控制器212根据写命令访问串行闪存裸芯片220。然后，内建自测试控制器214产生读命令以使串行闪存控制器212根据读命令从串行闪存裸芯片220的目标存储器位置读出第二数据，且内建自测试控制器214比较第二数据与第一数据以判断串行闪存裸芯片220的目标存储器位置是否有缺陷。当第二数据与第一数据不一致时，内建自测试控制器214认定目标存储器位置为缺陷存储器位置，然后内建自测试控制器214产生包含目标存储器位置的地址的失效地址信息。当串行闪存裸芯片220的所有存储器位置都完成测试后，失效地址信息包含串行闪存裸芯片220的所有缺陷存储器位置的地址，因此，可识别出有缺陷的多芯片模块200。
内建自测试控制器的测试操作可由内部微控制单元触发，还可由外部测试机(external test machine)触发。请参考图2B，图2B是根据本发明另一个实施方式的用于自动故障分析的多芯片模块250的方框图。主裸芯片260通过跨接线291、292、293、294耦接至串行闪存裸芯片270。多芯片模块250与图2A所示的多芯片模块200相似，与多芯片模块200相比，多芯片模块250的主裸芯片260进一步包含消息倾印单元(message dump unit)266。外部测试机280通过外部接口(external interface)，如串行内电路仿真器(serial in-circuit emulator，S-ICE)接口(未画出)，耦接至多芯片模块250。当外部测试机280发送触发信号至内建自测试控制器264时，内建自测试控制器264以与内建自测试控制器214相同的方式，对串行闪存裸芯片270执行故障分析测试，以产生失效地址信息。然后，消息倾印单元266将失效地址信息转换为外部测试机280可接受的格式。这样一来，外部测试机280可判断多芯片模块250是否有缺陷。
根据图2A及图2B的内建自测试控制器214及264，可识别失效的多芯片模块。然而，键合故障或缺陷串行闪存裸芯片也可引起多芯片模块的故障。为判断是哪个因素引起多芯片模块的故障，本发明提供了直接测试多芯片模块的串行闪存裸芯片的方法。
请参考图3，图3是根据本发明一个实施方式的多芯片模块300切换至旁路测试模式(bypass test mode)的方框图。相应地，多芯片模块300也包含主裸芯片310及串行闪存裸芯片320。主裸芯片310包含串行闪存控制器312，串行闪存控制器312根据主裸芯片310的命令通过多个跨接线340访问串行闪存裸芯片320。
外部测试机350耦接至多芯片模块300。在本发明的一个实施方式中，外部测试机350是串行外围接口(serial peripheral interface，SPI)协议产生器。在本发明的一个实施方式中，多芯片模块300在开机(power-on)配置后，可根据旁路(bypass)模式信号被切换至旁路测试模式。当多芯片模块300被切换至旁路测试模式时，多个信号可旁路主裸芯片310的所有元件(component)电路(如串行闪存控制器312等)，以在外部测试机350及串行闪存裸芯片320之间直接传送。因此，外部测试机350可产生访问信号以直接测试多芯片模块300的串行闪存裸芯片320的存储器位置，且根据从串行闪存裸芯片320读出的数据判断串行闪存裸芯片320是否有缺陷。
首先，外部测试机350产生一组第一信号并发送至主裸芯片310。在本发明的一个实施方式中，第一信号包含时钟信号SF_CLK，芯片选择信号SF_CS，以及承载发送至串行闪存裸芯片320的数据的第一数据信号SF_DO。当旁路测试模式被使能时，主裸芯片310直接将外部测试机350产生的第一信号转送(forward)至串行闪存裸芯片320。然后，串行闪存裸芯片320产生至少一个第二信号以响应第一信号。在本发明的一个实施方式中，第二信号包含承载由串行闪存裸芯片320输出的数据的第二数据信号SF_DI。再然后，主裸芯片310直接转送第二信号至外部测试机350。因此，当旁路测试模式被使能时，第一信号及第二信号旁路主裸芯片310的所有元件电路以在外部测试机350及串行闪存裸芯片320之间直接传送。外部测试机350产生第一信号，以测试串行闪存裸芯片320的存储器位置，并且根据第二信号判断串行闪存裸芯片320是否有缺陷。
如果外部测试机350发现第二信号的读出数据不正确，测试错误(test error)是由主裸芯片310与串行闪存裸芯片320之间的键合故障或串行闪存裸芯片320的缺陷引起。为判断哪个因素引起测试错误，需要提供串行闪存裸芯片320的闪存芯片供货商预先存储有效/失效识别(good-fail identification)330，有效/失效识别330根据闪存芯片供货商的生产线测试(production-line test)识别串行闪存裸芯片320是否有缺陷。当外部测试机350判断指示串行闪存裸芯片320是否通过故障分析测试的测试结果后，外部测试机350自串行闪存裸芯片320中读出有效/失效识别，并且比较有效/无效识别与测试结果，以判断主裸芯片310与串行闪存裸芯片320之间是否发生键合故障。当测试结果与有效/无效识别不一致时，外部测试机350判断键合故障发生。因此，测试错误是由键合故障引起，而不是由串行闪存裸芯片320的缺陷引起的。
虽然多芯片模块300可推断键合故障的发生，本发明提供了一种直接判断主裸芯片与串行闪存裸芯片间是否发生键合故障的方法。请参考图第4，图4是根据本发明一个实施方式可判断键合故障的发生的多芯片模块400的方框图。多芯片模块400包含主裸芯片410及串行闪存裸芯片420。串行闪存裸芯片420通过多个跨接线440耦接至主裸芯片410，其中，信号SA、SB及SC通过三条跨接线从主裸芯片410发送至串行闪存裸芯片420，而信号SD”从串行闪存裸芯片420发送至主裸芯片410。
多芯片模块400可直接判断跨接线440是否发生键合故障。主裸芯片410包含边界扫描(boundary scan)控制器422，串行闪存控制器412，以及复用器(multiplexer)424、426及428，其中，边界扫描控制器422与裸芯片之间的连接情况的校验相关。当多芯片模块400切换至边界扫描模式时，边界扫描信号b_scan被使能，复用器424、426及428各自转送边界扫描控制器422产生的信号SA1、SB1及SC1(作为信号SA、SB及SC)至串行闪存裸芯片420，而忽略串行闪存控制器412产生的信号SA2、SB2及8C2。边界扫描控制器422产生一系列不同排列的比特作为输入信号SA、SB及SC。
图5是本发明一个实施方式的根据图4所示的边界扫描控制器422连续产生的输入信号SA、SB及SC的比特值。输入信号SA、SB及SC的第一组比特值是(0，0，0)，接下来的第二组比特值是(0，0，1)，第三组比特值是(0，1，1)，第四组比特值是(1，1，1)。
串行闪存裸芯片420包含逻辑单元432，逻辑单元432根据输入信号SA、SB及SC产生输出信号SD。在本发明的一个实施方式中，逻辑单元432是与非门树(NAND-gate tree)。逻辑单元432包含三个与非门442、444及446。与非门442对高电压及输入信号SA执行与非操作，以产生结果信号SA’。与非门444对结果信号SA’及输入信号SB执行与非操作，以产生结果信号SB’。与非门446对结果信号SB’及输入信号SC执行与非操作，以产生输出信号SD。因此，如图5所示，对应信号SA、SB及SC的输入比特值的输出信号SD的比特值分别是1，0，1及0。
当边界扫描信号b_scan被使能时，复用器434直接将输出信号SD作为信号SD”发送至主裸芯片410，而忽略串行闪存裸芯片420的其它输出信号SD’。当边界扫描控制器422接收输出信号SD”后，边界扫描控制器422可根据输出信号SD”的正确性判断跨接线是否失效。例如，若跨接线440中的一个发生键合故障，输出信号SD”的比特值不会为准确值“1，0，1及0”，则边界扫描控制器422判断键合故障发生。因此，多芯片模块400可根据如图5所示的信号SA，SB，SC及SD的比特值表，直接判断跨接线440是否出现键合故障。
本发明提供用于自动故障分析的多芯片模块的多个实施方式。多芯片模块包含主裸芯片及串行闪存裸芯片。在本发明的一个实施方式中，主裸芯片的内建自测试控制器可自动执行串行闪存裸芯片的测试，以产生关于串行闪存裸芯片的失效地址信息。在本发明的另一个实施方式中，多芯片模块切换至旁路测试模式，且外部测试机可直接访问串行闪存裸芯片以判断串行闪存裸芯片是否有缺陷。在本发明的又一个实施方式中，主裸芯片的边界扫描控制器可识别串行闪存裸芯片及主裸芯片之间的键合故障的发生。因此，多芯片模块的故障可被仔细识别，以促进多芯片模块的制造及质量控制。
虽然本发明已以较佳实施方式揭露如上，然其并非用于限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的范围内，可以做一些改动，因此本发明的保护范围应以权利要求所界定的范围为准。

Claims (18)

1.一种多芯片模块，包含：
串行闪存裸芯片；以及
主裸芯片，耦接至所述串行闪存裸芯片，包含：
内建自测试控制器，产生写命令以将第一数据写入所述串行闪存裸芯片的存储器位置，产生读命令以从所述串行闪存裸芯片的所述存储器位置读出第二数据，以及比较所述第二数据与所述第一数据，以判断所述存储器位置是否有缺陷，以产生所述串行闪存裸芯片的失效地址信息；以及
串行闪存控制器，耦接至所述内建自测试控制器，根据所述写命令及所述读命令访问所述串行闪存裸芯片。
2.如权利要求1所述的多芯片模块，其特征在于，所述主裸芯片进一步包含：
存储器，存储固件代码；以及
微控制单元，耦接至所述内建自测试控制器，根据所述固件代码触发所述内建自测试控制器的操作。
3.如权利要求1所述的多芯片模块，其特征在于，当所述第二数据与所述第一数据不一致时，所述内建自测试控制器认定所述存储器位置为缺陷存储器位置，以及产生包含所述存储器位置的地址的所述失效地址信息。
4.如权利要求1所述的多芯片模块，其特征在于，所述内建自测试控制器的操作是由外部测试机通过外部接口触发。
5.如权利要求4所述的多芯片模块，其特征在于，所述主裸芯片进一步包含：
消息倾印单元，耦接至所述内建自测试控制器，用于将所述失效地址信息转换为所述外部测试机可接受的格式。
6.一种多芯片模块，耦接至外部测试机，所述多芯片模块包含：
串行闪存裸芯片；以及
主裸芯片，耦接至所述串行闪存裸芯片，当旁路测试模式被使能时，将所述外部测试机产生的多个第一信号转送至所述串行闪存裸芯片，以及当所述旁路测试模式被使能时，将响应所述第一信号的至少一个第二信号转送至所述外部测试机，其中，当所述旁路测试模式被使能时，所述第一信号及所述第二信号旁路所述主裸芯片的所有元件电路，以在所述外部测试机及所述串行闪存裸芯片之间直接传输。
7.如权利要求6所述的多芯片模块，其特征在于，所述外部测试机产生所述第一信号以测试所述串行闪存裸芯片的多个存储器位置，以及根据所述第二信号判断所述串行闪存裸芯片是否有缺陷。
8.如权利要求6所述的多芯片模块，其特征在于，所述外部测试机是串行外围接口协议产生器。
9.如权利要求6所述的多芯片模块，其特征在于，所述元件电路包含访问所述串行闪存裸芯片的串行闪存控制器。
10.如权利要求6所述的多芯片模块，其特征在于，所述第一信号包含时钟信号、芯片选择信号、以及承载发送至所述串行闪存裸芯片的数据的第一数据信号，以及所述第二信号包含承载所述串行闪存裸芯片输出的数据的第二数据信号。
11.如权利要求6所述的多芯片模块，其特征在于，所述串行闪存裸芯片包含有效/失效识别，用以根据闪存芯片供货商的生产线测试，识别所述串行闪存裸芯片是否有缺陷。
12.如权利要求11所述的多芯片模块，其特征在于，所述外部测试机产生所述第一信号以测试所述串行闪存裸芯片，根据所述第二信号判断指示所述串行闪存裸芯片是否通过所述测试的测试结果，以及比较所述有效/失效识别与所述测试结果，以判断所述主裸芯片与所述串行闪存裸芯片之间是否发生键合故障。
13.如权利要求12所述的多芯片模块，其特征在于，当所述有效/失效识别与所述测试结果不一致时，所述外部测试机判断所述键合故障发生。
14.一种多芯片模块，包含：
串行闪存裸芯片，包含根据多个输入信号产生输出信号的逻辑单元；以及
主裸芯片，通过多个跨接线耦接至所述串行闪存裸芯片，通过所述跨接线发送所述输入信号至所述逻辑单元，以及根据所述输出信号的正确性判断所述跨接线是否失效。
15.如权利要求14所述的多芯片模块，其特征在于，所述输入信号是一系列不同排列的比特。
16.如权利要求14所述的多芯片模块，其特征在于，所述主裸芯片包含边界扫描控制器，用于产生所述输入信号，以及根据所述输出信号的正确性判断所述跨接线是否失效。
17.如权利要求14所述的多芯片模块，其特征在于，所述逻辑单元是与非门树。
18.如权利要求17所述的多芯片模块，其特征在于，所述输入信号包含第一输入信号，第二输入信号，以及第三输入信号，以及所述逻辑单元包含：
第一与非门，对高电压及所述第一输入信号执行与非操作，以产生第一结果信号；
第二与非门，对所述第一结果信号及所述第二输入信号执行与非操作，以产生第二结果信号；以及
第三与非门，对所述第二结果信号及所述第三输入信号执行与非操作，以产生所述输出信号。
CN200910180886A 2008-10-20 2009-10-20 多芯片模块 Pending CN101727980A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/254,156 US20100096629A1 (en) 2008-10-20 2008-10-20 Multi-chip module for automatic failure analysis
US12/254,156 2008-10-20

Publications (1)

Publication Number Publication Date
CN101727980A true CN101727980A (zh) 2010-06-09

Family

ID=42107939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910180886A Pending CN101727980A (zh) 2008-10-20 2009-10-20 多芯片模块

Country Status (3)

Country Link
US (1) US20100096629A1 (zh)
CN (1) CN101727980A (zh)
TW (1) TW201017675A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103605590A (zh) * 2013-11-27 2014-02-26 中国科学院嘉兴微电子与系统工程中心 新颖的嵌入式系统存储器的测试结构及方法
CN109119384A (zh) * 2017-06-23 2019-01-01 英飞凌科技股份有限公司 具有多裸片通信的集成电路封装体
CN109801666A (zh) * 2019-01-23 2019-05-24 西安微电子技术研究所 一种混合电路中存储器芯片的测试装置
CN114974387A (zh) * 2022-07-29 2022-08-30 中国科学院微电子研究所 基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9140754B2 (en) * 2011-02-28 2015-09-22 Texas Instruments Incorporated Scan-based MCM interconnecting testing
US9436567B2 (en) * 2012-12-18 2016-09-06 Advanced Micro Devices, Inc. Memory bit MBIST architecture for parallel master and slave execution
CN103279409A (zh) * 2013-06-03 2013-09-04 上海华力微电子有限公司 比特失效模式统计方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1388788B1 (en) * 2002-08-08 2006-11-22 STMicroelectronics S.r.l. Built-in self test circuit for integrated circuits
JP2004246979A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 半導体試験回路、半導体記憶装置および半導体試験方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103605590A (zh) * 2013-11-27 2014-02-26 中国科学院嘉兴微电子与系统工程中心 新颖的嵌入式系统存储器的测试结构及方法
CN109119384A (zh) * 2017-06-23 2019-01-01 英飞凌科技股份有限公司 具有多裸片通信的集成电路封装体
CN109801666A (zh) * 2019-01-23 2019-05-24 西安微电子技术研究所 一种混合电路中存储器芯片的测试装置
CN114974387A (zh) * 2022-07-29 2022-08-30 中国科学院微电子研究所 基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘
CN114974387B (zh) * 2022-07-29 2022-11-01 中国科学院微电子研究所 基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘

Also Published As

Publication number Publication date
US20100096629A1 (en) 2010-04-22
TW201017675A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
KR100559022B1 (ko) 테스트 및 리페어를 위한 방법 및 회로
US7149924B1 (en) Apparatus, method, and system having a pin to activate the self-test and repair instructions
US6728916B2 (en) Hierarchical built-in self-test for system-on-chip design
KR100599348B1 (ko) 단일 테스터 채널을 이용하여 다수의 디바이스의 테스트를 병렬 테스트하기 위한 분산형 인터페이스
US7313739B2 (en) Method and apparatus for testing embedded cores
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US7434129B2 (en) Partial good integrated circuit and method of testing same
CN101078746B (zh) 多芯片封装体内部连接的边界扫描测试结构及测试方法
CN101727980A (zh) 多芯片模块
US7673200B2 (en) Reprogrammable built-in-self-test integrated circuit and test method for the same
KR20010104362A (ko) 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트
CN103137212A (zh) Sdram测试方法
US6934205B1 (en) Bist for parallel testing of on chip memory
US7240255B2 (en) Area efficient BIST system for memories
US9244115B1 (en) Test engine for integrated circuit chip testing
Ahmed et al. MBIST controller based on March-ee algorithm
US7519862B2 (en) Software programmable verification tool having a single built-in self-test (BIST) module for testing and debugging multiple memory modules in a device under test (DUT)
CN110415751B (zh) 一种可参数化配置的存储器内建自测试电路
US9245652B2 (en) Latency detection in a memory built-in self-test by using a ping signal
US8176370B2 (en) Method and system for direct access memory testing of an integrated circuit
Powell et al. Chasing subtle embedded RAM defects for nanometer technologies
US20060248414A1 (en) Method and system for BitMap Analysis System for high speed testing of memories
US7464295B2 (en) Software programmable verification tool having multiple built-in self-test (BIST) modules for testing and debugging multiple devices under test (DUT)
Di Carlo et al. A low-cost FPGA-based test and diagnosis architecture for SRAMs
Arnold et al. Evaluating ATE-equipment for volume diagnosis

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100609