JP2002169701A - Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法 - Google Patents
Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法Info
- Publication number
- JP2002169701A JP2002169701A JP2000367056A JP2000367056A JP2002169701A JP 2002169701 A JP2002169701 A JP 2002169701A JP 2000367056 A JP2000367056 A JP 2000367056A JP 2000367056 A JP2000367056 A JP 2000367056A JP 2002169701 A JP2002169701 A JP 2002169701A
- Authority
- JP
- Japan
- Prior art keywords
- version
- fpga
- information
- version information
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 ＲＯＭ上のシールに記載されたバージョン情
報に頼ることなく、ＦＰＧＡのバージョンの監視を確実
に行うこと。 【解決手段】 ＦＰＧＡと、このＦＰＧＡに接続されて
このＦＰＧＡの論理情報を記述するＲＯＭとが実装され
たボード上の前記ＦＰＧＡに、バージョン情報を格納す
るレジスタを設け、制御機器により前記レジスタに格納
されているバージョン情報を読み出し、この読み出した
バージョン情報を予め設定されたバージョン情報と比較
してその相違を判定する。前記レジスタから読み出され
たバージョン情報と予め設定されたバージョン情報とが
異なる場合、バージョンの相違及び相違したＦＰＧＡ番
号をユーザに通知する。これにより、ＲＯＭに貼り付け
られたシール上のバージョン情報に頼ることなく、ＦＰ
ＧＡのバージョンの監視を確実に行うことができる。
報に頼ることなく、ＦＰＧＡのバージョンの監視を確実
に行うこと。 【解決手段】 ＦＰＧＡと、このＦＰＧＡに接続されて
このＦＰＧＡの論理情報を記述するＲＯＭとが実装され
たボード上の前記ＦＰＧＡに、バージョン情報を格納す
るレジスタを設け、制御機器により前記レジスタに格納
されているバージョン情報を読み出し、この読み出した
バージョン情報を予め設定されたバージョン情報と比較
してその相違を判定する。前記レジスタから読み出され
たバージョン情報と予め設定されたバージョン情報とが
異なる場合、バージョンの相違及び相違したＦＰＧＡ番
号をユーザに通知する。これにより、ＲＯＭに貼り付け
られたシール上のバージョン情報に頼ることなく、ＦＰ
ＧＡのバージョンの監視を確実に行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＰＧＡ（Field
Programable Gate Arrays)を実装したボードに係り、特
にＦＰＧＡのバージョン（Version)を監視するＦＰＧＡ
バージョン監視装置及びＦＰＧＡバージョン監視方法に
関する。
Programable Gate Arrays)を実装したボードに係り、特
にＦＰＧＡのバージョン（Version)を監視するＦＰＧＡ
バージョン監視装置及びＦＰＧＡバージョン監視方法に
関する。
【０００２】
【従来の技術】従来、ＦＰＧＡの論理情報を記述するＲ
ＯＭは、ＦＰＧＡ（Field Programable Gate Arrays)を
実装している同一基板に直接ＲＯＭを実装する。このた
め、従来におけるＦＰＧＡバージョン（バージョン）監
視方法は個々のＦＰＧＡ毎に接続されているＲＯＭに張
りつけられているシール上の“バージョン”を見て確認
する方法が主であった。
ＯＭは、ＦＰＧＡ（Field Programable Gate Arrays)を
実装している同一基板に直接ＲＯＭを実装する。このた
め、従来におけるＦＰＧＡバージョン（バージョン）監
視方法は個々のＦＰＧＡ毎に接続されているＲＯＭに張
りつけられているシール上の“バージョン”を見て確認
する方法が主であった。
【０００３】
【発明が解決しようとする課題】しかし、上記ＲＯＭの
シールによりＦＰＧＡの“バージョン”を確認する方法
では、装置からボードを抜去しなければならず、更に、
ボードの構造が複雑な場合は、ボードを解体して、“バ
ージョン”シールを目視する必要がある。しかも、シー
ル上の“バージョン”と実際にＲＯＭ内に書き込まれて
いるバージョンが一致しているという保証はないという
問題があった。
シールによりＦＰＧＡの“バージョン”を確認する方法
では、装置からボードを抜去しなければならず、更に、
ボードの構造が複雑な場合は、ボードを解体して、“バ
ージョン”シールを目視する必要がある。しかも、シー
ル上の“バージョン”と実際にＲＯＭ内に書き込まれて
いるバージョンが一致しているという保証はないという
問題があった。
【０００４】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、ＲＯＭ上のシー
ルに記載されたバージョン情報に頼ることなく、ＦＰＧ
Ａのバージョンを確実に監視することができるＦＰＧＡ
バージョン監視装置及びＦＰＧＡバージョン監視方法を
提供することである。
るためになされたもので、その目的は、ＲＯＭ上のシー
ルに記載されたバージョン情報に頼ることなく、ＦＰＧ
Ａのバージョンを確実に監視することができるＦＰＧＡ
バージョン監視装置及びＦＰＧＡバージョン監視方法を
提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、ＦＰＧＡと、このＦＰＧ
Ａに接続されてこのＦＰＧＡの論理情報を記述するＲＯ
Ｍとが実装されたボード上の前記ＦＰＧＡのバージョン
を監視するＦＰＧＡバージョン監視装置において、前記
ＦＰＧＡに設けられてバージョン情報を格納する記憶部
と、前記記憶部に格納されているバージョン情報を読み
出して予め設定されたバージョン情報と比較し、その相
違を判定するバージョンチェック部（制御機器９９）と
を具備することにある。
に、請求項１の発明の特徴は、ＦＰＧＡと、このＦＰＧ
Ａに接続されてこのＦＰＧＡの論理情報を記述するＲＯ
Ｍとが実装されたボード上の前記ＦＰＧＡのバージョン
を監視するＦＰＧＡバージョン監視装置において、前記
ＦＰＧＡに設けられてバージョン情報を格納する記憶部
と、前記記憶部に格納されているバージョン情報を読み
出して予め設定されたバージョン情報と比較し、その相
違を判定するバージョンチェック部（制御機器９９）と
を具備することにある。
【０００６】請求項２の発明の前記バージョンチェック
部は、前記記憶部から読み出したバージョン情報と予め
設定されたバージョン情報とが異なる場合、バージョン
の相違及び相違したＦＰＧＡ番号をユーザに通知するこ
とを特徴とする。
部は、前記記憶部から読み出したバージョン情報と予め
設定されたバージョン情報とが異なる場合、バージョン
の相違及び相違したＦＰＧＡ番号をユーザに通知するこ
とを特徴とする。
【０００７】請求項３の発明の特徴は、ＦＰＧＡと、こ
のＦＰＧＡに接続されてこのＦＰＧＡの論理情報を記述
するＲＯＭとが実装されたボード上の前記ＦＰＧＡのバ
ージョンを監視するＦＰＧＡバージョン監視装置におい
て、前記ＦＰＧＡの論理情報を記述する書き換え可能な
ＰＲＯＭと、前記ＦＰＧＡに設けられてバージョン情報
を格納する記憶部と、前記記憶部に格納されているバー
ジョン情報を読み出して予め設定されたバージョン情報
と比較し、その相違を判定するバージョンチェック部
と、前記バージョンチェック部は、前記記憶部から読み
出したバージョン情報と予め設定されたバージョン情報
とが異なる場合、バージョンの相違があるＦＰＧＡに対
応するＰＲＯＭのバージョンを適切なバージョンに書き
換える書き換え手段とを具備することにある。
のＦＰＧＡに接続されてこのＦＰＧＡの論理情報を記述
するＲＯＭとが実装されたボード上の前記ＦＰＧＡのバ
ージョンを監視するＦＰＧＡバージョン監視装置におい
て、前記ＦＰＧＡの論理情報を記述する書き換え可能な
ＰＲＯＭと、前記ＦＰＧＡに設けられてバージョン情報
を格納する記憶部と、前記記憶部に格納されているバー
ジョン情報を読み出して予め設定されたバージョン情報
と比較し、その相違を判定するバージョンチェック部
と、前記バージョンチェック部は、前記記憶部から読み
出したバージョン情報と予め設定されたバージョン情報
とが異なる場合、バージョンの相違があるＦＰＧＡに対
応するＰＲＯＭのバージョンを適切なバージョンに書き
換える書き換え手段とを具備することにある。
【０００８】請求項４の発明の特徴は、ＦＰＧＡと、こ
のＦＰＧＡに接続されてこのＦＰＧＡの論理情報を記述
するＲＯＭとが実装されたボード上の前記ＦＰＧＡのバ
ージョンを監視するＦＰＧＡバージョン監視方法におい
て、前記ＦＰＧＡにバージョン情報を格納する記憶部を
設け、前記記憶部に格納されているバージョン情報を読
み出すステップと、前記読み出したバージョン情報を予
め設定されたバージョン情報と比較してその相違を判定
するステップとを具備することにある。
のＦＰＧＡに接続されてこのＦＰＧＡの論理情報を記述
するＲＯＭとが実装されたボード上の前記ＦＰＧＡのバ
ージョンを監視するＦＰＧＡバージョン監視方法におい
て、前記ＦＰＧＡにバージョン情報を格納する記憶部を
設け、前記記憶部に格納されているバージョン情報を読
み出すステップと、前記読み出したバージョン情報を予
め設定されたバージョン情報と比較してその相違を判定
するステップとを具備することにある。
【０００９】請求項５の発明の特徴は、前記記憶部から
読み出されたバージョン情報と予め設定されたバージョ
ン情報とが異なる場合、バージョンの相違及び相違した
ＦＰＧＡ番号をユーザに通知するステップを具備するこ
とにある。
読み出されたバージョン情報と予め設定されたバージョ
ン情報とが異なる場合、バージョンの相違及び相違した
ＦＰＧＡ番号をユーザに通知するステップを具備するこ
とにある。
【００１０】請求項６の発明の特徴は、ＦＰＧＡと、こ
のＦＰＧＡに接続されてこのＦＰＧＡの論理情報を記述
するＲＯＭとが実装されたボード上の前記ＦＰＧＡのバ
ージョンを監視するＦＰＧＡバージョン監視方法におい
て、前記ＲＯＭを書き換え可能なＰＲＯＭにすると共
に、前記ＦＰＧＡにバージョン情報を格納した記憶部を
設け、前記記憶部に格納されているバージョン情報を読
み出すステップと、前記読み出したバージョン情報を予
め設定されたバージョン情報と比較してその相違を判定
するステップと、前記記憶部から読み出されたバージョ
ン情報と予め設定されたバージョン情報とが異なる場
合、バージョンの相違があるＦＰＧＡに対応するＰＲＯ
Ｍのバージョンを適切なバージョンに書き換えるステッ
プとを具備することにある。
のＦＰＧＡに接続されてこのＦＰＧＡの論理情報を記述
するＲＯＭとが実装されたボード上の前記ＦＰＧＡのバ
ージョンを監視するＦＰＧＡバージョン監視方法におい
て、前記ＲＯＭを書き換え可能なＰＲＯＭにすると共
に、前記ＦＰＧＡにバージョン情報を格納した記憶部を
設け、前記記憶部に格納されているバージョン情報を読
み出すステップと、前記読み出したバージョン情報を予
め設定されたバージョン情報と比較してその相違を判定
するステップと、前記記憶部から読み出されたバージョ
ン情報と予め設定されたバージョン情報とが異なる場
合、バージョンの相違があるＦＰＧＡに対応するＰＲＯ
Ｍのバージョンを適切なバージョンに書き換えるステッ
プとを具備することにある。
【００１１】本発明は、ボード上にあるＦＰＧＡに対し
てバージョン（バージョン）監視用バス（以降メンテナ
ンスバス）を接続し、ＦＰＧＡ内にバージョン・日付な
どを格納したレジスタを設けることで、ボード立ち上が
り後、制御機器によりメンテナンスバスを通してＦＰＧ
Ａ バージョン・日付レジスタを監視し、制御機器によ
り保持されている正しいＦＰＧＡ バージョン・日付の
データベースと比較して結果を表示する。この機能を、
ボード電源投入時に動作させることにより、ＦＰＧＡバ
ージョンを容易に監視できる。
てバージョン（バージョン）監視用バス（以降メンテナ
ンスバス）を接続し、ＦＰＧＡ内にバージョン・日付な
どを格納したレジスタを設けることで、ボード立ち上が
り後、制御機器によりメンテナンスバスを通してＦＰＧ
Ａ バージョン・日付レジスタを監視し、制御機器によ
り保持されている正しいＦＰＧＡ バージョン・日付の
データベースと比較して結果を表示する。この機能を、
ボード電源投入時に動作させることにより、ＦＰＧＡバ
ージョンを容易に監視できる。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明のＦＰＧＡバージョ
ン監視装置の第１の実施形態に係る構成を示したブロッ
ク図である。ＦＰＧＡのバージョン監視装置は、ＦＰＧ
Ａ＃１（１０）、ＦＰＧＡ＃２（２０）、ＦＰＧＡ＃３
（３０）が実装されたボード１と、このボード１の外部
の制御機器９９から成り、制御機器９９はボード１内の
バス３に接続されている。更に、ＦＰＧＡ＃１、＃２、
＃３（１０、２０、３０）には制御機器９９からのバス
アクセスに対して、アクションできるような記述または
回路を組み込んでおく。また、各ＦＰＧＡ内にバージョ
ン・日付レジスタをマッピングしておき、そのレジスタ
内にはコンフィギュレーション（Ｃｏｎｆｉｇｕｒａｔ
ｉｏｎ）データ（Ｄａｔａ）のバージョンと、そのデー
タの日付を組み込んでおく。
基づいて説明する。図１は、本発明のＦＰＧＡバージョ
ン監視装置の第１の実施形態に係る構成を示したブロッ
ク図である。ＦＰＧＡのバージョン監視装置は、ＦＰＧ
Ａ＃１（１０）、ＦＰＧＡ＃２（２０）、ＦＰＧＡ＃３
（３０）が実装されたボード１と、このボード１の外部
の制御機器９９から成り、制御機器９９はボード１内の
バス３に接続されている。更に、ＦＰＧＡ＃１、＃２、
＃３（１０、２０、３０）には制御機器９９からのバス
アクセスに対して、アクションできるような記述または
回路を組み込んでおく。また、各ＦＰＧＡ内にバージョ
ン・日付レジスタをマッピングしておき、そのレジスタ
内にはコンフィギュレーション（Ｃｏｎｆｉｇｕｒａｔ
ｉｏｎ）データ（Ｄａｔａ）のバージョンと、そのデー
タの日付を組み込んでおく。
【００１３】図２は上記したＦＰＧＡ＃１（１０）、Ｆ
ＰＧＡ＃２（２０）、ＦＰＧＡ＃３（３０）に設けたバ
ージョン・日付などを格納したレジスタにアクセスする
ためのＦＰＧＡアドレス領域を示した図である。各ＦＰ
ＧＡのバージョン・日付レジスタは各アドレス空間の先
頭アドレスにマッピングする。即ち、 ＦＰＧＡ＃１＝０００１ ００００ｈ ＦＰＧＡ＃２＝０００２ ００００ｈ ＦＰＧＡ＃３＝０００３ ００００ｈ とマッピングしてある。
ＰＧＡ＃２（２０）、ＦＰＧＡ＃３（３０）に設けたバ
ージョン・日付などを格納したレジスタにアクセスする
ためのＦＰＧＡアドレス領域を示した図である。各ＦＰ
ＧＡのバージョン・日付レジスタは各アドレス空間の先
頭アドレスにマッピングする。即ち、 ＦＰＧＡ＃１＝０００１ ００００ｈ ＦＰＧＡ＃２＝０００２ ００００ｈ ＦＰＧＡ＃３＝０００３ ００００ｈ とマッピングしてある。
【００１４】次に本実施形態の動作について説明する。
ボード電源投入時、制御機器９９は図２に示したＦＰＧ
Ａのアドレス空間に基づきバス３を介してＦＰＧＡ＃
１、ＦＰＧＡ＃２、ＦＰＧＡ＃３にアクセスして、各Ｆ
ＰＧＡのバージョンを読み出し、予め設定してデータベ
ースの正しいバージョン情報と比較し、相違があった場
合は、相違があったＦＰＧＡを図示されないディスプレ
イなどに表示して、ユーザに知らせる。
ボード電源投入時、制御機器９９は図２に示したＦＰＧ
Ａのアドレス空間に基づきバス３を介してＦＰＧＡ＃
１、ＦＰＧＡ＃２、ＦＰＧＡ＃３にアクセスして、各Ｆ
ＰＧＡのバージョンを読み出し、予め設定してデータベ
ースの正しいバージョン情報と比較し、相違があった場
合は、相違があったＦＰＧＡを図示されないディスプレ
イなどに表示して、ユーザに知らせる。
【００１５】図３は本発明のＦＰＧＡバージョン監視方
法の第１の実施形態を示したフローチャートである。ボ
ード電源投入時（ステップＳ３０１）、各ＦＰＧＡはコ
ンフィギュレーションを開始し（ステップＳ３０２）、
その後、各ＦＰＧＡはコンフィギュレーションの完了状
態となる（ステップＳ３０３）。そして、制御機器９９
により個々のＦＰＧＡのバージョン・日付レジスタに対
して読み込みアクセスを開始する（ステップＳ３０
４）。個々のＦＰＧＡにアクセスするには図２に示した
アドレス空間をもとにバージョン・日付レジスタのマッ
ピングされているアドレスに対してアクセスする。個々
のＦＰＧＡは制御機器９９からのバージョン・日付レジ
スタのアクセスに対してＦＰＧＡのバージョンと日付の
値を出力する。制御機器９９は個々のＦＰＧＡより受信
した“バージョン・日付”を制御機器９９内に保持して
いるＦＰＧＡバージョンのデータベースと比較する。
法の第１の実施形態を示したフローチャートである。ボ
ード電源投入時（ステップＳ３０１）、各ＦＰＧＡはコ
ンフィギュレーションを開始し（ステップＳ３０２）、
その後、各ＦＰＧＡはコンフィギュレーションの完了状
態となる（ステップＳ３０３）。そして、制御機器９９
により個々のＦＰＧＡのバージョン・日付レジスタに対
して読み込みアクセスを開始する（ステップＳ３０
４）。個々のＦＰＧＡにアクセスするには図２に示した
アドレス空間をもとにバージョン・日付レジスタのマッ
ピングされているアドレスに対してアクセスする。個々
のＦＰＧＡは制御機器９９からのバージョン・日付レジ
スタのアクセスに対してＦＰＧＡのバージョンと日付の
値を出力する。制御機器９９は個々のＦＰＧＡより受信
した“バージョン・日付”を制御機器９９内に保持して
いるＦＰＧＡバージョンのデータベースと比較する。
【００１６】その結果、相違がなければ（ステップＳ３
０６）、ボードに対して次の動作（ボード本来の動作）
を行わせ（ステップＳ３０７）、相違があれば（ステッ
プＳ３０６）、バージョンの相違があったことと、相違
のあったＦＰＧＡ番号をユーザーに通知し（ステップＳ
３０８）、ボード１は使用不可となる（ステップＳ３０
９）。この機能によりボード内のＦＰＧＡバージョンを
容易に監視できる。
０６）、ボードに対して次の動作（ボード本来の動作）
を行わせ（ステップＳ３０７）、相違があれば（ステッ
プＳ３０６）、バージョンの相違があったことと、相違
のあったＦＰＧＡ番号をユーザーに通知し（ステップＳ
３０８）、ボード１は使用不可となる（ステップＳ３０
９）。この機能によりボード内のＦＰＧＡバージョンを
容易に監視できる。
【００１７】本発明は、ボード１上にあるＦＰＧＡのＦ
ＰＧＡバージョンをＲＯＭに張りつけられているシール
を目視して確認するのではなく、ボード１を制御してい
る制御機器９９によりＦＰＧＡ内のバージョン情報を読
み出して、データベースにとのバージョン情報を比較す
ることにより、ＦＰＧＡのバージョンを確実に監視する
ことができる。
ＰＧＡバージョンをＲＯＭに張りつけられているシール
を目視して確認するのではなく、ボード１を制御してい
る制御機器９９によりＦＰＧＡ内のバージョン情報を読
み出して、データベースにとのバージョン情報を比較す
ることにより、ＦＰＧＡのバージョンを確実に監視する
ことができる。
【００１８】図４は、本発明のＦＰＧＡバージョン監視
装置の第２の実施形態に係る構成を示したブロック図で
ある。ＦＰＧＡバージョン監視装置は、ＦＰＧＡの論理
情報を記述するコンフィギュレーションＲＯＭとして、
書き換え可能なＰＲＯＭ（Ｐｒｏｇｒａｍａｂｌｅ Ｒ
ＯＭ）＃１（１１）、＃２（２１）、＃２（３１）が各
ＦＰＧＡ＃１、＃２、＃３（１０、２０、３０）に接続
され、更に、ＰＲＯＭ＃１（１１）、＃２（２１）、＃
２（３１）のバージョンを書き換えるＣ Ｃｏｎｔ（４
０）を有している。他の構成は図１に示した第１の実施
形態と同様である。
装置の第２の実施形態に係る構成を示したブロック図で
ある。ＦＰＧＡバージョン監視装置は、ＦＰＧＡの論理
情報を記述するコンフィギュレーションＲＯＭとして、
書き換え可能なＰＲＯＭ（Ｐｒｏｇｒａｍａｂｌｅ Ｒ
ＯＭ）＃１（１１）、＃２（２１）、＃２（３１）が各
ＦＰＧＡ＃１、＃２、＃３（１０、２０、３０）に接続
され、更に、ＰＲＯＭ＃１（１１）、＃２（２１）、＃
２（３１）のバージョンを書き換えるＣ Ｃｏｎｔ（４
０）を有している。他の構成は図１に示した第１の実施
形態と同様である。
【００１９】次に本実施形態の動作について説明する。
図５は本発明のＦＰＧＡバージョン監視方法の第２の実
施形態を示したフローチャートである。本例も、ボード
の電源投入（ステップＳ５０１）からステップＳ５０
６、Ｓ５０７までは、図３に示したフローと同様の動作
が行われる。ステップＳ５０６でＦＰＧＡのバージョン
とデータベースのバージョンに相違があった場合、この
相違が２回目かどうかを判定し（ステップＳ５０８）、
２回目でない場合、制御機器９９はユーザーに対してバ
ージョンの相違があったことと、相違のあったＦＰＧＡ
のバージョンを適切なバージョンにアップする通知を行
う（ステップＳ５１０）。その後、制御機器９９はＣ
Ｃｏｎｔ（４０）を通して相違のあったＦＰＧＡのＰＲ
ＯＭに対して適切なバージョンの書き込みを行い（ステ
ップＳ５１１）、書き込み完了後にボード１に対して一
旦電源断し（ステップＳ５１２）、その後電源投入を行
って（ステップＳ５０１）、ボードの再起動をする。こ
れにより、再度、ステップＳ５０２〜ステップＳ５０６
の同様の動作が行われる。尚、上記バージョンアップ機
能は１度のみ動作し、２度目の相違があった場合は（ス
テップＳ５０７）、ボード１を使用不可（故障）として
ユーザーに通知する（ステップＳ５０９）。
図５は本発明のＦＰＧＡバージョン監視方法の第２の実
施形態を示したフローチャートである。本例も、ボード
の電源投入（ステップＳ５０１）からステップＳ５０
６、Ｓ５０７までは、図３に示したフローと同様の動作
が行われる。ステップＳ５０６でＦＰＧＡのバージョン
とデータベースのバージョンに相違があった場合、この
相違が２回目かどうかを判定し（ステップＳ５０８）、
２回目でない場合、制御機器９９はユーザーに対してバ
ージョンの相違があったことと、相違のあったＦＰＧＡ
のバージョンを適切なバージョンにアップする通知を行
う（ステップＳ５１０）。その後、制御機器９９はＣ
Ｃｏｎｔ（４０）を通して相違のあったＦＰＧＡのＰＲ
ＯＭに対して適切なバージョンの書き込みを行い（ステ
ップＳ５１１）、書き込み完了後にボード１に対して一
旦電源断し（ステップＳ５１２）、その後電源投入を行
って（ステップＳ５０１）、ボードの再起動をする。こ
れにより、再度、ステップＳ５０２〜ステップＳ５０６
の同様の動作が行われる。尚、上記バージョンアップ機
能は１度のみ動作し、２度目の相違があった場合は（ス
テップＳ５０７）、ボード１を使用不可（故障）として
ユーザーに通知する（ステップＳ５０９）。
【００２０】本実施形態によれば、ＦＰＧＡ＃１（１
０）、ＦＰＧＡ＃２（２０）、ＦＰＧＡ＃３（３０）の
バージョンとデータベースのバージョンに相違があった
場合、１度だけ、自動的に相違のあるバージョンをアッ
プして、ボード１を使用できるようにすることができ
る。他の効果は第１の実施形態と同様である。
０）、ＦＰＧＡ＃２（２０）、ＦＰＧＡ＃３（３０）の
バージョンとデータベースのバージョンに相違があった
場合、１度だけ、自動的に相違のあるバージョンをアッ
プして、ボード１を使用できるようにすることができ
る。他の効果は第１の実施形態と同様である。
【００２１】尚、本発明は上記実施形態に限定されるこ
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができる。
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができる。
【００２２】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＦＰＧＡに記載したバージョン情報によって、バ
ージョンを監視することができるため、ＲＯＭ上のシー
ルに記載されたバージョン情報に頼ることなく、ＦＰＧ
Ａのバージョンの確認を確実に行うことができる。ま
た、従来はＲＯＭに張りつけられているシールを確認す
るのだが、ボードの構造が複雑になっている場合は、シ
ールを目視できない場合があるが、このような容易には
目視できない場合でもバージョンの確認を行うことがで
きる。
れば、ＦＰＧＡに記載したバージョン情報によって、バ
ージョンを監視することができるため、ＲＯＭ上のシー
ルに記載されたバージョン情報に頼ることなく、ＦＰＧ
Ａのバージョンの確認を確実に行うことができる。ま
た、従来はＲＯＭに張りつけられているシールを確認す
るのだが、ボードの構造が複雑になっている場合は、シ
ールを目視できない場合があるが、このような容易には
目視できない場合でもバージョンの確認を行うことがで
きる。
【図１】 本発明のＦＰＧＡバージョン監視装置の第１
の実施形態に係る構成を示したブロック図である。
の実施形態に係る構成を示したブロック図である。
【図２】 図１に示したＦＰＧＡ＃１（１０）、ＦＰＧ
Ａ＃２（２０）、ＦＰＧＡ＃３（３０）に設けたバージ
ョン・日付などを格納したレジスタにアクセスするため
のＦＰＧＡアドレス領域を示した図である。
Ａ＃２（２０）、ＦＰＧＡ＃３（３０）に設けたバージ
ョン・日付などを格納したレジスタにアクセスするため
のＦＰＧＡアドレス領域を示した図である。
【図３】 本発明のＦＰＧＡバージョン監視方法の第１
の実施形態を示したフローチャートである。
の実施形態を示したフローチャートである。
【図４】 本発明のＦＰＧＡバージョン監視装置の第２
の実施形態に係る構成を示したブロック図である。
の実施形態に係る構成を示したブロック図である。
【図５】 本発明のＦＰＧＡバージョン監視方法の第２
の実施形態を示したフローチャートである。
の実施形態を示したフローチャートである。
１ ボード ３ バス １０ ＦＰＧＡ＃１ １１ ＰＲＯＭ＃１ ２０ ＦＰＧＡ＃２ ２１ ＰＲＯＭ＃２ ３０ ＦＰＧＡ＃３ ３１ ＰＲＯＭ＃３ ４０ Ｃ Ｃｏｎｔ ９９ 制御機器
Claims (6)
- 【請求項１】 ＦＰＧＡと、このＦＰＧＡに接続されて
このＦＰＧＡの論理情報を記述するＲＯＭとが実装され
たボード上の前記ＦＰＧＡのバージョンを監視するＦＰ
ＧＡバージョン監視装置において、 前記ＦＰＧＡに設けられてバージョン情報を格納する記
憶部と、 前記記憶部に格納されているバージョン情報を読み出し
て予め設定されたバージョン情報と比較し、その相違を
判定するバージョンチェック部と、 を具備することを特徴とするＦＰＧＡバージョン監視装
置。 - 【請求項２】 前記バージョンチェック部は、前記記憶
部から読み出したバージョン情報と予め設定されたバー
ジョン情報とが異なる場合、バージョンの相違及び相違
したＦＰＧＡ番号をユーザに通知することを特徴とする
請求項１に記載のＦＰＧＡバージョン監視装置。 - 【請求項３】 ＦＰＧＡと、このＦＰＧＡに接続されて
このＦＰＧＡの論理情報を記述するＲＯＭとが実装され
たボード上の前記ＦＰＧＡのバージョンを監視するＦＰ
ＧＡバージョン監視装置において、 前記ＦＰＧＡの論理情報を記述する書き換え可能なＰＲ
ＯＭと、 前記ＦＰＧＡに設けられてバージョン情報を格納する記
憶部と、 前記記憶部に格納されているバージョン情報を読み出し
て予め設定されたバージョン情報と比較し、その相違を
判定するバージョンチェック部と、 前記バージョンチェック部は、前記記憶部から読み出し
たバージョン情報と予め設定されたバージョン情報とが
異なる場合、バージョンの相違があるＦＰＧＡに対応す
るＰＲＯＭのバージョンを適切なバージョンに書き換え
る書き換え手段と、 を具備することを特徴とするＦＰＧＡバージョン監視装
置。 - 【請求項４】 ＦＰＧＡと、このＦＰＧＡに接続されて
このＦＰＧＡの論理情報を記述するＲＯＭとが実装され
たボード上の前記ＦＰＧＡのバージョンを監視するＦＰ
ＧＡバージョン監視方法において、 前記ＦＰＧＡにバージョン情報を格納する記憶部を設
け、 前記記憶部に格納されているバージョン情報を読み出す
ステップと、 前記読み出したバージョン情報を予め設定されたバージ
ョン情報と比較してその相違を判定するステップと、 を具備することを特徴とするＦＰＧＡバージョン監視方
法。 - 【請求項５】 前記記憶部から読み出されたバージョン
情報と予め設定されたバージョン情報とが異なる場合、
バージョンの相違及び相違したＦＰＧＡ番号をユーザに
通知するステップを具備することを特徴とする請求項４
に記載のＦＰＧＡバージョン監視方法。 - 【請求項６】 ＦＰＧＡと、このＦＰＧＡに接続されて
このＦＰＧＡの論理情報を記述するＲＯＭとが実装され
たボード上の前記ＦＰＧＡのバージョンを監視するＦＰ
ＧＡバージョン監視方法において、 前記ＲＯＭを書き換え可能なＰＲＯＭにすると共に、前
記ＦＰＧＡにバージョン情報を格納した記憶部を設け、 前記記憶部に格納されているバージョン情報を読み出す
ステップと、 前記読み出したバージョン情報を予め設定されたバージ
ョン情報と比較してその相違を判定するステップと、 前記記憶部から読み出されたバージョン情報と予め設定
されたバージョン情報とが異なる場合、バージョンの相
違があるＦＰＧＡに対応するＰＲＯＭのバージョンを適
切なバージョンに書き換えるステップと、 を具備することを特徴とするＦＰＧＡバージョン監視方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000367056A JP2002169701A (ja) | 2000-12-01 | 2000-12-01 | Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000367056A JP2002169701A (ja) | 2000-12-01 | 2000-12-01 | Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002169701A true JP2002169701A (ja) | 2002-06-14 |
Family
ID=18837561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000367056A Pending JP2002169701A (ja) | 2000-12-01 | 2000-12-01 | Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002169701A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040037640A (ko) * | 2002-10-29 | 2004-05-07 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법 |
| JP2008146548A (ja) * | 2006-12-13 | 2008-06-26 | Nec Access Technica Ltd | 電子装置、ｆｐｇａのバージョン確認方法 |
-
2000
- 2000-12-01 JP JP2000367056A patent/JP2002169701A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040037640A (ko) * | 2002-10-29 | 2004-05-07 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법 |
| JP2008146548A (ja) * | 2006-12-13 | 2008-06-26 | Nec Access Technica Ltd | 電子装置、ｆｐｇａのバージョン確認方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4788912B2 (ja) | Ｐｌｃ | |
| US20080033609A1 (en) | Automotive diagnostic and tuning system | |
| CN115328290B (zh) | 上电异常指示方法、装置、设备及存储介质 | |
| CN112344524A (zh) | 一种空调的控制方法、空调以及存储介质 | |
| JP2006244269A (ja) | 設備管理装置、プログラム更新システム、設備管理プログラム更新方法、起動プログラム、および設備管理プログラム | |
| JP2002169701A (ja) | Ｆｐｇａバージョン監視装置及びｆｐｇａバージョン監視方法 | |
| JPH0847063A (ja) | 給湯器 | |
| JP5223688B2 (ja) | 無停電電源装置の管理装置および管理方法 | |
| JP3397006B2 (ja) | 入出力表示装置 | |
| JP2010198314A (ja) | 情報管理装置 | |
| JPH1040083A (ja) | 情報処理装置 | |
| JPH10187454A (ja) | Ｂｉｏｓ書き換え方式 | |
| JP2001249831A (ja) | 記憶装置の稼働時間監視方式 | |
| JP6294021B2 (ja) | 信号制御装置および履歴データ保存方法 | |
| JP2009238071A (ja) | 組込システム | |
| JP2003256244A (ja) | 電子機器及び状態表示方法 | |
| JPS63116207A (ja) | プログラマブル・コントロ−ラ | |
| JP2727800B2 (ja) | 故障記録装置 | |
| JPH08153005A (ja) | パッチ処理システム | |
| EP0779580B1 (en) | Process for the automation of informatic procedures and device therefor | |
| JPH10171633A (ja) | レビジョン比較装置 | |
| JPH1144233A (ja) | エンジンシステム制御方法及び装置 | |
| JP2002108655A (ja) | 故障情報管理方法および故障情報管理機能付き情報処理装置 | |
| JPH10232703A (ja) | プログラマブルコントローラ | |
| JP2000047896A (ja) | 装置固有情報の設定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |