JPH08153168A - 複数カード試験方法 - Google Patents
複数カード試験方法Info
- Publication number
- JPH08153168A JPH08153168A JP6295109A JP29510994A JPH08153168A JP H08153168 A JPH08153168 A JP H08153168A JP 6295109 A JP6295109 A JP 6295109A JP 29510994 A JP29510994 A JP 29510994A JP H08153168 A JPH08153168 A JP H08153168A
- Authority
- JP
- Japan
- Prior art keywords
- test
- address
- slot
- main body
- jig board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、複数カード試験方法に関し、パソ
コン本体などのスロットに試験治具ボードを接続しアド
レス変換し複数の装着したカードをアクセスして試験を
行い、複数枚のカードを一度に試験可能にすることを目
的とする。 【構成】 本体に設けた試験手段２１がスロットを介し
て試験治具ボード１の所定のアドレスに試験データをラ
イトしたことに対応して、試験治具ボード１がアドレス
変換して拡張スロットに装着されているカードに試験デ
ータをライトして実行させると共に、試験手段２１がス
ロットを介して試験治具ボード１の所定のアドレスから
試験結果をリードしようとしたことに対応して、試験治
具ボード１がアドレス変換して拡張スロットに装着され
ているカードから試験結果をリードして試験手段２１に
送出し、試験手段２１が複数のカードの試験を実行する
ように構成する。
コン本体などのスロットに試験治具ボードを接続しアド
レス変換し複数の装着したカードをアクセスして試験を
行い、複数枚のカードを一度に試験可能にすることを目
的とする。 【構成】 本体に設けた試験手段２１がスロットを介し
て試験治具ボード１の所定のアドレスに試験データをラ
イトしたことに対応して、試験治具ボード１がアドレス
変換して拡張スロットに装着されているカードに試験デ
ータをライトして実行させると共に、試験手段２１がス
ロットを介して試験治具ボード１の所定のアドレスから
試験結果をリードしようとしたことに対応して、試験治
具ボード１がアドレス変換して拡張スロットに装着され
ているカードから試験結果をリードして試験手段２１に
送出し、試験手段２１が複数のカードの試験を実行する
ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のカードを試験す
る複数カード試験方法に関するものである。
る複数カード試験方法に関するものである。
【０００２】
【従来の技術】従来、パソコンなどに装着するオプショ
ン・カードの試験は、パソコン本体の拡張スロットに当
該オプション・カードを実装し、実際に動作させて試験
したり、試験プログラムによって試験していた。
ン・カードの試験は、パソコン本体の拡張スロットに当
該オプション・カードを実装し、実際に動作させて試験
したり、試験プログラムによって試験していた。
【０００３】この際、パソコン本体の拡張スロットは、
多いもので５スロット位準備されている。しかし、パソ
コン本体１台に対してオプション・カードを１枚、装着
して試験を行うようにしていた。
多いもので５スロット位準備されている。しかし、パソ
コン本体１台に対してオプション・カードを１枚、装着
して試験を行うようにしていた。
【０００４】
【発明が解決しようとする課題】従来、パソコン本体の
拡張スロットに装着するオプション・カードの試験は、
当該拡張スロットに１枚しか装着して試験できない。即
ち、複数枚のオプション・カードを拡張スロットに同時
に装着して試験を行うと、Ｉ／Ｏスロットアドレスが重
なってしまい、パソコン本体がＩ／Ｏスロットアドレス
をリードすると、複数のオプション・カードからのデー
タが同時に送出されてバス・ファイト（バスの衝突）が
発生してしまうため、オプション・カードを１枚しか拡
張スロットに装着して試験を行うことができないという
問題があった。
拡張スロットに装着するオプション・カードの試験は、
当該拡張スロットに１枚しか装着して試験できない。即
ち、複数枚のオプション・カードを拡張スロットに同時
に装着して試験を行うと、Ｉ／Ｏスロットアドレスが重
なってしまい、パソコン本体がＩ／Ｏスロットアドレス
をリードすると、複数のオプション・カードからのデー
タが同時に送出されてバス・ファイト（バスの衝突）が
発生してしまうため、オプション・カードを１枚しか拡
張スロットに装着して試験を行うことができないという
問題があった。
【０００５】本発明は、これらの問題を解決するため、
パソコン本体などのスロットに試験治具ボードを接続し
て当該試験治具ボードによってアドレス変換し複数の装
着したカードをアクセスして試験を行い、複数枚のカー
ドを一度に試験可能にすることを目的としている。
パソコン本体などのスロットに試験治具ボードを接続し
て当該試験治具ボードによってアドレス変換し複数の装
着したカードをアクセスして試験を行い、複数枚のカー
ドを一度に試験可能にすることを目的としている。
【０００６】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、試験治具
ボード１は、本体２の本体スロット３に接続し、複数の
カードを一度に試験するためのものであって、図示のよ
うに、アドレス変換部１１、複数の拡張スロット１５な
どから構成されるものである。
決するための手段を説明する。図１において、試験治具
ボード１は、本体２の本体スロット３に接続し、複数の
カードを一度に試験するためのものであって、図示のよ
うに、アドレス変換部１１、複数の拡張スロット１５な
どから構成されるものである。
【０００７】アドレス変換部１１は、本体２の試験手段
２１からのアドレスをアドレス変換するものである。拡
張スロット１５は、被試験対象のカードをそれぞれ装着
するものである。
２１からのアドレスをアドレス変換するものである。拡
張スロット１５は、被試験対象のカードをそれぞれ装着
するものである。
【０００８】本体２は、パソコンなどの本体であって、
ここでは、試験手段２１などから構成されるものであ
る。試験手段２１は、試験データを試験治具ボード１を
介して拡張スロット１５に装着されているカードにライ
トして実行させ、その実行結果をリードして試験を行う
ものである。
ここでは、試験手段２１などから構成されるものであ
る。試験手段２１は、試験データを試験治具ボード１を
介して拡張スロット１５に装着されているカードにライ
トして実行させ、その実行結果をリードして試験を行う
ものである。
【０００９】
【作用】本発明は、図１に示すように、本体に設けた試
験手段２１が本体スロット３にケーブル４を介して接続
された試験治具ボード１の所定のアドレスに試験データ
をライトしたことに対応して、試験治具ボード１のアド
レス変換部１１がアドレス変換して該当する拡張スロッ
トに装着されているカードに試験データをライトして実
行させると共に、試験手段２１が本体スロット３にケー
ブル４を介して接続された試験治具ボード１の所定のア
ドレスから試験データをリードしようとしたことに対応
して、試験治具ボード１のアドレス変換部１１ががアド
レス変換して該当する拡張スロットに装着されているカ
ードから試験結果をリードしてケーブル４、本体スロッ
ト３を介して試験手段２１に送出し、試験手段２１が取
り込んで試験を行うようにしている。
験手段２１が本体スロット３にケーブル４を介して接続
された試験治具ボード１の所定のアドレスに試験データ
をライトしたことに対応して、試験治具ボード１のアド
レス変換部１１がアドレス変換して該当する拡張スロッ
トに装着されているカードに試験データをライトして実
行させると共に、試験手段２１が本体スロット３にケー
ブル４を介して接続された試験治具ボード１の所定のア
ドレスから試験データをリードしようとしたことに対応
して、試験治具ボード１のアドレス変換部１１ががアド
レス変換して該当する拡張スロットに装着されているカ
ードから試験結果をリードしてケーブル４、本体スロッ
ト３を介して試験手段２１に送出し、試験手段２１が取
り込んで試験を行うようにしている。
【００１０】この際、カードにライト／リード用のレジ
スタを設け、試験治具ボード１のアドレス変換部１１が
アドレス変換して該当する拡張スロットに装着されてい
るカードのレジスタに試験データをライトして実行させ
ると共に、試験治具ボード１のアドレス変換部１１がア
ドレス変換して該当する拡張スロットに装着されている
カードのレジスタから試験結果をリードするようにして
いる。
スタを設け、試験治具ボード１のアドレス変換部１１が
アドレス変換して該当する拡張スロットに装着されてい
るカードのレジスタに試験データをライトして実行させ
ると共に、試験治具ボード１のアドレス変換部１１がア
ドレス変換して該当する拡張スロットに装着されている
カードのレジスタから試験結果をリードするようにして
いる。
【００１１】また、試験手段２１が本体のスロットに使
用可能な領域のアドレスを用いて試験データのライトあ
るいは試験結果のリードしたことに対応して、試験治具
ボード１のアドレス変換部１１がこれらスロットに使用
可能な領域のアドレスを、拡張スロット毎にカードをア
クセスするアドレス領域のアドレスに変換して試験デー
タのライトあるいは試験結果のリードを行うようにして
いる。
用可能な領域のアドレスを用いて試験データのライトあ
るいは試験結果のリードしたことに対応して、試験治具
ボード１のアドレス変換部１１がこれらスロットに使用
可能な領域のアドレスを、拡張スロット毎にカードをア
クセスするアドレス領域のアドレスに変換して試験デー
タのライトあるいは試験結果のリードを行うようにして
いる。
【００１２】従って、パソコン本体などのスロットに試
験治具ボード１を接続して当該試験治具ボード１によっ
てアドレス変換し複数の装着したカードをアクセスして
試験を行うことにより、複数枚のカードを一度に効率的
に試験することが可能となる。
験治具ボード１を接続して当該試験治具ボード１によっ
てアドレス変換し複数の装着したカードをアクセスして
試験を行うことにより、複数枚のカードを一度に効率的
に試験することが可能となる。
【００１３】
【実施例】次に、図１から図３を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１４】図１は、本発明の１実施例構成図を示す。
図１において、試験治具ボード１は、本体スロット３に
ケーブルを介して接続し、複数の拡張スロット１５を持
ち当該拡張スロット１５に接続された試験対象の複数の
カード（あるいはボード）を一度に試験するためのもの
であって、アドレス変換部１１、アドレス設定部１２、
データバッファ１３、データ・バス・コントロール部１
４、拡張スロット（１）１５ないし拡張スロット（Ｎ）
１５、電源接続部１７などから構成されるものである。
図１において、試験治具ボード１は、本体スロット３に
ケーブルを介して接続し、複数の拡張スロット１５を持
ち当該拡張スロット１５に接続された試験対象の複数の
カード（あるいはボード）を一度に試験するためのもの
であって、アドレス変換部１１、アドレス設定部１２、
データバッファ１３、データ・バス・コントロール部１
４、拡張スロット（１）１５ないし拡張スロット（Ｎ）
１５、電源接続部１７などから構成されるものである。
【００１５】アドレス変換部１１は、本体スロット３お
よびケーブル４を介して試験手段２１からのアドレスを
アドレス変換し、該当する拡張スロット１５に装着され
たカードのレジスタ群１０をアクセスするものである
（図３を用いて後述する）。
よびケーブル４を介して試験手段２１からのアドレスを
アドレス変換し、該当する拡張スロット１５に装着され
たカードのレジスタ群１０をアクセスするものである
（図３を用いて後述する）。
【００１６】アドレス設定部１２は、拡張スロット
（１）１５ないし拡張スロット（Ｎ）１５に対するアド
レスを設定するものである（図３を用いて後述する）。
データバッファ１３は、試験手段２１と試験治具ボード
１とがデータの授受を行うときに使用するバッファであ
る。
（１）１５ないし拡張スロット（Ｎ）１５に対するアド
レスを設定するものである（図３を用いて後述する）。
データバッファ１３は、試験手段２１と試験治具ボード
１とがデータの授受を行うときに使用するバッファであ
る。
【００１７】データ・バス・コントロール部１４は、本
体スロット３、ケーブル４を介して本体２と試験治具ボ
ード１とがデータの授受を行うときに、バスの制御を行
うものである。
体スロット３、ケーブル４を介して本体２と試験治具ボ
ード１とがデータの授受を行うときに、バスの制御を行
うものである。
【００１８】拡張スロット（１）１５ないし拡張スロッ
ト（Ｎ）１５は、被試験対象のカードを複数枚（Ｎ枚）
接続して試験を行うためのものであって、レジスタ群１
６を持つカードを接続するためのものである。
ト（Ｎ）１５は、被試験対象のカードを複数枚（Ｎ枚）
接続して試験を行うためのものであって、レジスタ群１
６を持つカードを接続するためのものである。
【００１９】レジスタ群１６は、カードに設けたもので
あって、実行指令や実行結果の授受を行うためのもので
ある。電源接続部１７は、試験治具ボード１に電源を供
給するものである。
あって、実行指令や実行結果の授受を行うためのもので
ある。電源接続部１７は、試験治具ボード１に電源を供
給するものである。
【００２０】本体２は、パソコンなどの本体であって、
ここでは、試験手段２１および本体スロット３などを持
つものである。試験手段２１は、本体スロット３、ケー
ブル４を介して試験治具ボード１に試験データをライト
し、その結果をリードして試験を行うものである。
ここでは、試験手段２１および本体スロット３などを持
つものである。試験手段２１は、本体スロット３、ケー
ブル４を介して試験治具ボード１に試験データをライト
し、その結果をリードして試験を行うものである。
【００２１】本体スロット３は、本体２に設けたもので
あって、各種オプションのカードを接続して各種処理を
行うためのものである。ケーブル４は、本体スロット３
と試験治具ボード１とを接続するケーブルである。
あって、各種オプションのカードを接続して各種処理を
行うためのものである。ケーブル４は、本体スロット３
と試験治具ボード１とを接続するケーブルである。
【００２２】次に、図２のフローチャートに示す順序に
従い、図１の構成の動作を詳細に説明する。図２におい
て、Ｓ１は、試験治具ボードを本体スロットに実装す
る。これは、図１の試験治具ボード１を、ケーブル４を
用いて本体スロット３に挿入して実装する。
従い、図１の構成の動作を詳細に説明する。図２におい
て、Ｓ１は、試験治具ボードを本体スロットに実装す
る。これは、図１の試験治具ボード１を、ケーブル４を
用いて本体スロット３に挿入して実装する。
【００２３】Ｓ２は、拡張スロットに被試験対象のカー
ドをＮ枚実装する。これは、図１の試験治具ボード１の
拡張スロット（１）１５ないし拡張スロット（Ｎ）１５
に被試験対象のカードをそれぞれ挿入して実装する。
ドをＮ枚実装する。これは、図１の試験治具ボード１の
拡張スロット（１）１５ないし拡張スロット（Ｎ）１５
に被試験対象のカードをそれぞれ挿入して実装する。
【００２４】Ｓ３は、試験治具ボードのパワーオンす
る。Ｓ４は、本体パワーオン（パワーオンリセットがか
かる）する。これらＳ１からＳ４によって、本体２の本
体スロット３に試験治具ボード１を実装、および試験治
具ボード１の拡張スロット（１）１５ないし拡張スロッ
ト（Ｎ）１５にカードをそれぞれ実装し、Ｎ枚のカード
の試験の準備が完了したこととなる。
る。Ｓ４は、本体パワーオン（パワーオンリセットがか
かる）する。これらＳ１からＳ４によって、本体２の本
体スロット３に試験治具ボード１を実装、および試験治
具ボード１の拡張スロット（１）１５ないし拡張スロッ
ト（Ｎ）１５にカードをそれぞれ実装し、Ｎ枚のカード
の試験の準備が完了したこととなる。
【００２５】Ｓ５は、本体より試験手段２１を起動す
る。これは、本体２の試験手段２１（試験プログラム）
を起動する。Ｓ６は、本体よりアドレスを指定しデータ
をライトする。これは、後述する本体スロット３に使用
可能アドレス領域中の、例えばアドレス“７０００ｈ”
にデータ（試験データ）をライトする。
る。これは、本体２の試験手段２１（試験プログラム）
を起動する。Ｓ６は、本体よりアドレスを指定しデータ
をライトする。これは、後述する本体スロット３に使用
可能アドレス領域中の、例えばアドレス“７０００ｈ”
にデータ（試験データ）をライトする。
【００２６】Ｓ７は、試験治具ボード１がアドレス変換
し、データを該当する拡張スロットのレジスタにライト
する。これは、Ｓ６で本体の試験手段２１が例えばアド
レス“７０００ｈ”に試験データをライトしたことに対
応して、試験治具ボード１のアドレス変換部１１がアド
レス変換して該当する拡張スロット（１）のアドレス
“０Ｃ００ｈ”のレジスタに試験データをライトする。
し、データを該当する拡張スロットのレジスタにライト
する。これは、Ｓ６で本体の試験手段２１が例えばアド
レス“７０００ｈ”に試験データをライトしたことに対
応して、試験治具ボード１のアドレス変換部１１がアド
レス変換して該当する拡張スロット（１）のアドレス
“０Ｃ００ｈ”のレジスタに試験データをライトする。
【００２７】Ｓ８は、被試験対象のカードがライトされ
たデータに従い動作を実行する。動作結果をレジスタに
ライトする。これらは、Ｓ７で例えば拡張スロット
（１）のカードのレジスタに試験データがライトされた
ことに対応して、当該レジスタから読み出した試験デー
タに従い、試験対象のカードが動作を実行し、動作結果
を例えばアドレス“０Ｃ０２ｈ”にライトする。
たデータに従い動作を実行する。動作結果をレジスタに
ライトする。これらは、Ｓ７で例えば拡張スロット
（１）のカードのレジスタに試験データがライトされた
ことに対応して、当該レジスタから読み出した試験デー
タに従い、試験対象のカードが動作を実行し、動作結果
を例えばアドレス“０Ｃ０２ｈ”にライトする。
【００２８】Ｓ９は、本体より上記レジスタのリードを
するためのアドレスを指定し、データをリードする。Ｓ
１０は、試験治具ボード１がアドレス変換し、被試験対
象のカード上のレジスタのデータをリードする。これら
Ｓ９、Ｓ１０は、Ｓ７、Ｓ８によってデータをカードの
レジスタにライトして実行させ、その動作結果が他のレ
ジスタに格納されるので、本体２の試験手段２１が当該
他のレジスタをリードするためのアドレス（例えば“７
００２ｈ”）を指定し、アドレス変換したアドレス“０
Ｃ０２ｈ”によってカードのレジスタから動作結果をリ
ードする。
するためのアドレスを指定し、データをリードする。Ｓ
１０は、試験治具ボード１がアドレス変換し、被試験対
象のカード上のレジスタのデータをリードする。これら
Ｓ９、Ｓ１０は、Ｓ７、Ｓ８によってデータをカードの
レジスタにライトして実行させ、その動作結果が他のレ
ジスタに格納されるので、本体２の試験手段２１が当該
他のレジスタをリードするためのアドレス（例えば“７
００２ｈ”）を指定し、アドレス変換したアドレス“０
Ｃ０２ｈ”によってカードのレジスタから動作結果をリ
ードする。
【００２９】Ｓ１１は、本体側が、リードされたデータ
の合否を判定する。これは、Ｓ１０でリードしたデータ
と、正しい動作結果のデータとを比較し、合否を判定す
る。Ｓ１２は、Ｓ１１の合否の判定の結果が、エラーか
判別する。ＹＥＳの場合には、Ｓ１３でエラー処理（例
えば試験対象のカードが動作不良の旨を表示／印刷）
し、終了する（エンド）。一方、ＮＯの場合には、Ｓ１
４に進む。
の合否を判定する。これは、Ｓ１０でリードしたデータ
と、正しい動作結果のデータとを比較し、合否を判定す
る。Ｓ１２は、Ｓ１１の合否の判定の結果が、エラーか
判別する。ＹＥＳの場合には、Ｓ１３でエラー処理（例
えば試験対象のカードが動作不良の旨を表示／印刷）
し、終了する（エンド）。一方、ＮＯの場合には、Ｓ１
４に進む。
【００３０】Ｓ１４は、試験対象のカードが全て終了し
たか判別する。ＹＥＳの場合には、終了する（エン
ド）。ＮＯの場合には、次のアドレス（またはスロッ
ト）について、Ｓ６以降を繰り返し試験を行う。
たか判別する。ＹＥＳの場合には、終了する（エン
ド）。ＮＯの場合には、次のアドレス（またはスロッ
ト）について、Ｓ６以降を繰り返し試験を行う。
【００３１】以上によって、本体２の本体スロット３に
試験治具ボード１を実装し、この試験治具ボード１の拡
張スロット（１）１５ないし拡張スロット（Ｎ）１５に
試験対象のカードをそれぞれ実装し、本体２の試験手段
２１が拡張スロット（１）１５ないし拡張スロット
（Ｎ）１５に接続された複数のカードの試験を１度に行
うことが可能となった。
試験治具ボード１を実装し、この試験治具ボード１の拡
張スロット（１）１５ないし拡張スロット（Ｎ）１５に
試験対象のカードをそれぞれ実装し、本体２の試験手段
２１が拡張スロット（１）１５ないし拡張スロット
（Ｎ）１５に接続された複数のカードの試験を１度に行
うことが可能となった。
【００３２】次に、図３を用いてアドレスの説明を行
う。図３は、本発明のアドレス説明図を示す。図３の
（ａ）は、本体Ｉ／Ｏマップ例を示す。これは、図１の
構成のシステムのアドレスマップを示す。
う。図３は、本発明のアドレス説明図を示す。図３の
（ａ）は、本体Ｉ／Ｏマップ例を示す。これは、図１の
構成のシステムのアドレスマップを示す。
【００３３】図３の（ａ）において、システム領域は、
ＯＳ（オペレーティングプログラム）などを格納して動
作させる領域である。その他使用不可領域は、応用プロ
グラムなどを格納して動作させる領域であって、本発明
の本体スロット３に接続した試験治具ボード１が使用を
許されない領域である。
ＯＳ（オペレーティングプログラム）などを格納して動
作させる領域である。その他使用不可領域は、応用プロ
グラムなどを格納して動作させる領域であって、本発明
の本体スロット３に接続した試験治具ボード１が使用を
許されない領域である。
【００３４】スロット使用可能領域は、本体スロット３
に接続した試験治具ボード１が使用を許される領域であ
る。図３の（ｂ）は、にオプションカードＩ／Ｏアドレ
ス例を示す。これは、試験対象のカードであるオプショ
ンカードが使用するアドレス（Ｉ／Ｏアドレス）であっ
て、全てのカードが同じアドレスを使用し、内部のレジ
スタの読み書きを行うようにしている。ここでは、カー
ドは、 アドレス 長さ ０Ｃ００ｈ：１６ビット ０Ｃ０２ｈ：１６ビット ０Ｃ０４ｈ：１６ビット ０Ｃ０６ｈ：１６ビット の４つのアドレスを使用する。
に接続した試験治具ボード１が使用を許される領域であ
る。図３の（ｂ）は、にオプションカードＩ／Ｏアドレ
ス例を示す。これは、試験対象のカードであるオプショ
ンカードが使用するアドレス（Ｉ／Ｏアドレス）であっ
て、全てのカードが同じアドレスを使用し、内部のレジ
スタの読み書きを行うようにしている。ここでは、カー
ドは、 アドレス 長さ ０Ｃ００ｈ：１６ビット ０Ｃ０２ｈ：１６ビット ０Ｃ０４ｈ：１６ビット ０Ｃ０６ｈ：１６ビット の４つのアドレスを使用する。
【００３５】図３の（ｃ）は、アドレス設定例を示す。
これは、図３の（ｂ）のオプションカードＩ／Ｏアドレ
スの次のオプションカードＩ／Ｏアドレスが＋８ｈとな
る旨を表す。即ち、図３の（ｂ）に示すように、各オプ
ションカードＩ／Ｏアドレスは、各カードが図示の４つ
のアドレスを使用し、次の オプションカードＩ／Ｏア
ドレスは、＋８ｈしたアドレスから同様に４つのアドレ
スを使用するようにする。これらの関係を記載すると、
図３の（ｄ）に示すようになる。
これは、図３の（ｂ）のオプションカードＩ／Ｏアドレ
スの次のオプションカードＩ／Ｏアドレスが＋８ｈとな
る旨を表す。即ち、図３の（ｂ）に示すように、各オプ
ションカードＩ／Ｏアドレスは、各カードが図示の４つ
のアドレスを使用し、次の オプションカードＩ／Ｏア
ドレスは、＋８ｈしたアドレスから同様に４つのアドレ
スを使用するようにする。これらの関係を記載すると、
図３の（ｄ）に示すようになる。
【００３６】図３の（ｄ）は、アドレス対応例を示す。
ここで、本体Ｉ／Ｏマップは、図３の（ａ）のスロット
使用可能領域のうちの、先頭から順次図示のようにアド
レスを使用し、カードをアクセスするようにする。
ここで、本体Ｉ／Ｏマップは、図３の（ａ）のスロット
使用可能領域のうちの、先頭から順次図示のようにアド
レスを使用し、カードをアクセスするようにする。
【００３７】オプションカードＩ／Ｏアドレスは、拡張
スロット（１）ないし拡張スロット（Ｎ）毎に、図３の
（ｂ）の４つのアドレスにそれぞれ図示のようにアドレ
ス変換する。具体的に説明すると、図示の下記のように
割り付ける。
スロット（１）ないし拡張スロット（Ｎ）毎に、図３の
（ｂ）の４つのアドレスにそれぞれ図示のようにアドレ
ス変換する。具体的に説明すると、図示の下記のように
割り付ける。
【００３８】 本体Ｉ／Ｏマップアドレス オプションカードＩ／Ｏアドレス ７０００ｈ 拡張スロット（１）の０Ｃ００ｈ ７００２ｈ 拡張スロット（１）の０Ｃ０２ｈ ７００４ｈ 拡張スロット（１）の０Ｃ０４ｈ ７００６ｈ 拡張スロット（１）の０Ｃ０６ｈ ７０００ｈ 拡張スロット（２）の０Ｃ００ｈ ７００８ｈ 拡張スロット（２）の０Ｃ０２ｈ ７００Ａｈ 拡張スロット（２）の０Ｃ０４ｈ ７００Ｃｈ 拡張スロット（２）の０Ｃ０６ｈ ７００Ｅｈ 拡張スロット（３）の０Ｃ００ｈ ・・・ ・・・ 即ち、拡張スロット（１）については、 “７０００ｈ”を拡張スロット（１）の“０Ｃ００ｈ”
にアドレス変換 “７００２ｈ”を拡張スロット（１）の“０Ｃ０２ｈ”
にアドレス変換 “７００４ｈ”を拡張スロット（１）の“０Ｃ０４ｈ”
にアドレス変換 “７００６ｈ”を拡張スロット（１）の“０Ｃ０６ｈ”
にアドレス変換 する。同様に、拡張スロット（２）については、 “７００８ｈ”を拡張スロット（２）の“０Ｃ００ｈ”
にアドレス変換 “７００Ａｈ”を拡張スロット（２）の“０Ｃ０２ｈ”
にアドレス変換 “７００Ｃｈ”を拡張スロット（２）の“０Ｃ０４ｈ”
にアドレス変換 “７００Ｅｈ”を拡張スロット（２）の“０Ｃ０６ｈ”
にアドレス変換 する。以下同様に、拡張スロット（３）については、 “７００８ｈ”を拡張スロット（３）の“０Ｃ００ｈ”
にアドレス変換 “７００Ａｈ”を拡張スロット（３）の“０Ｃ０２ｈ”
にアドレス変換 “７００Ｃｈ”を拡張スロット（３）の“０Ｃ０４ｈ”
にアドレス変換 “７００Ｅｈ”を拡張スロット（３）の“０Ｃ０６ｈ”
にアドレス変換 する。
にアドレス変換 “７００２ｈ”を拡張スロット（１）の“０Ｃ０２ｈ”
にアドレス変換 “７００４ｈ”を拡張スロット（１）の“０Ｃ０４ｈ”
にアドレス変換 “７００６ｈ”を拡張スロット（１）の“０Ｃ０６ｈ”
にアドレス変換 する。同様に、拡張スロット（２）については、 “７００８ｈ”を拡張スロット（２）の“０Ｃ００ｈ”
にアドレス変換 “７００Ａｈ”を拡張スロット（２）の“０Ｃ０２ｈ”
にアドレス変換 “７００Ｃｈ”を拡張スロット（２）の“０Ｃ０４ｈ”
にアドレス変換 “７００Ｅｈ”を拡張スロット（２）の“０Ｃ０６ｈ”
にアドレス変換 する。以下同様に、拡張スロット（３）については、 “７００８ｈ”を拡張スロット（３）の“０Ｃ００ｈ”
にアドレス変換 “７００Ａｈ”を拡張スロット（３）の“０Ｃ０２ｈ”
にアドレス変換 “７００Ｃｈ”を拡張スロット（３）の“０Ｃ０４ｈ”
にアドレス変換 “７００Ｅｈ”を拡張スロット（３）の“０Ｃ０６ｈ”
にアドレス変換 する。
【００３９】以上のように、本体２の試験手段２１が例
えばアドレス“７０００ｈ”でアクセスすると、試験治
具ボード１のアドレス変換部１１がアドレス変換した
“０Ｃ００ｈ”にして被試験対象のカードをアクセスす
る。これにより、同じアドレスでアクセスする複数のカ
ードについて、試験手段２１は、異なるアドレスを用い
て順次試験対象の複数のカードをアクセスして試験を一
度に行うことが可能となる。
えばアドレス“７０００ｈ”でアクセスすると、試験治
具ボード１のアドレス変換部１１がアドレス変換した
“０Ｃ００ｈ”にして被試験対象のカードをアクセスす
る。これにより、同じアドレスでアクセスする複数のカ
ードについて、試験手段２１は、異なるアドレスを用い
て順次試験対象の複数のカードをアクセスして試験を一
度に行うことが可能となる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
パソコン本体などのスロットに試験治具ボード１を接続
して当該試験治具ボード１によってアドレス変換し当該
試験治具ボード１に設けた複数の拡張スロットに接続し
た試験対象の複数のカードを一度に試験する構成を採用
しているため、パソコン本体を用いて複数枚のカードを
一度に効率的に試験することができるようになった。
パソコン本体などのスロットに試験治具ボード１を接続
して当該試験治具ボード１によってアドレス変換し当該
試験治具ボード１に設けた複数の拡張スロットに接続し
た試験対象の複数のカードを一度に試験する構成を採用
しているため、パソコン本体を用いて複数枚のカードを
一度に効率的に試験することができるようになった。
【図１】本発明の１実施例構成図である。
【図２】本発明の動作説明フローチャートである。
【図３】本発明のアドレス説明図である。
１：試験治具ボード １１：アドレス変換部 １２：アドレス設定部 １３：データ・バッファ １４：データ・バス・コントロール部 １５：拡張スロット １６：レジスタ群 １７：電源接続部 ２：本体 ２１：試験手段 ３：本体スロット ４：ケーブル
Claims (3)
- 【請求項１】本体に設けた試験手段（２１）と、 本体のスロットを介して接続し、当該スロットからのア
ドレスをアドレス変換して複数の拡張スロットに出力す
る試験治具ボード（１）と、 この試験治具ボード（１）の複数の拡張スロットにそれ
ぞれ装着する被試験対象の複数のカードとを備え、 上記本体に設けた試験手段（２１）が当該本体のスロッ
トを介して上記試験治具ボード（１）の所定のアドレス
に試験データをライトしたことに対応して、当該試験治
具ボード（１）がアドレス変換して該当する拡張スロッ
トに装着されている上記カードに試験データをライトし
て実行させると共に、 上記本体に設けた試験手段（２１）が当該本体のスロッ
トを介して上記試験治具ボード（１）の所定のアドレス
から試験結果をリードしようとしたことに対応して、当
該試験治具ボード（１）がアドレス変換して該当する拡
張スロットに装着されている上記カードから試験結果を
リードしてスロットを介して試験手段（２１）に送出
し、 試験手段（２１）が複数のカードの試験を実行すること
を特徴とする複数カード試験方法。 - 【請求項２】上記ボードにライト／リード用のレジスタ
を設け、 上記試験治具ボード（１）がアドレス変換して該当する
拡張スロットに装着されている上記カードのレジスタに
試験データをライトして実行させると共に、試験治具ボ
ード（１）がアドレス変換して該当する拡張スロットに
装着されている上記カードのレジスタから試験結果をリ
ードすることを特徴とする請求項１記載の複数カード試
験方法。 - 【請求項３】上記試験手段（２１）が上記本体のスロッ
トに使用可能な領域のアドレスを用いて試験データのラ
イトあるいは試験結果のリードしたことに対応して、上
記試験治具ボード（１）がこれらスロットに使用可能な
領域のアドレスを、拡張スロット毎に上記カードをアク
セスするアドレス領域のアドレスに変換して試験データ
のライトあるいは試験結果のリードを行うことを特徴と
する請求項１あるいは請求項２記載の複数カード試験方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295109A JPH08153168A (ja) | 1994-11-29 | 1994-11-29 | 複数カード試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295109A JPH08153168A (ja) | 1994-11-29 | 1994-11-29 | 複数カード試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153168A true JPH08153168A (ja) | 1996-06-11 |
Family
ID=17816416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6295109A Pending JPH08153168A (ja) | 1994-11-29 | 1994-11-29 | 複数カード試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153168A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010007000A (ko) * | 1999-04-23 | 2001-01-26 | 마찌다 가쯔히꼬 | 비휘발성 메모리 내장 마이크로컴퓨터 및 그 검사 시스템,그리고 비휘발성 메모리 내장 마이크로컴퓨터를 탑재한ｉｃ 카드 및 그 검사 시스템 |
| KR20010093032A (ko) * | 2000-03-28 | 2001-10-27 | 송재인 | 병렬처리 프로세서를 이용한 프로세서 에뮬레이터형 보드검사장치 및 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61138177A (ja) * | 1984-12-11 | 1986-06-25 | Fujitsu Ltd | 複数機器の選択方法 |
| JPS63170750A (ja) * | 1987-01-09 | 1988-07-14 | Pfu Ltd | 障害診断処理方式 |
| JPH0652074A (ja) * | 1992-07-29 | 1994-02-25 | Toshiba Corp | 通信インタフェースボードのテスト装置 |
-
1994
- 1994-11-29 JP JP6295109A patent/JPH08153168A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61138177A (ja) * | 1984-12-11 | 1986-06-25 | Fujitsu Ltd | 複数機器の選択方法 |
| JPS63170750A (ja) * | 1987-01-09 | 1988-07-14 | Pfu Ltd | 障害診断処理方式 |
| JPH0652074A (ja) * | 1992-07-29 | 1994-02-25 | Toshiba Corp | 通信インタフェースボードのテスト装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010007000A (ko) * | 1999-04-23 | 2001-01-26 | 마찌다 가쯔히꼬 | 비휘발성 메모리 내장 마이크로컴퓨터 및 그 검사 시스템,그리고 비휘발성 메모리 내장 마이크로컴퓨터를 탑재한ｉｃ 카드 및 그 검사 시스템 |
| KR20010093032A (ko) * | 2000-03-28 | 2001-10-27 | 송재인 | 병렬처리 프로세서를 이용한 프로세서 에뮬레이터형 보드검사장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08153168A (ja) | 複数カード試験方法 | |
| US5168558A (en) | Apparatus and method for providing distributed control in a main memory unit of a data processing system | |
| JP4475621B2 (ja) | メモリ制御回路の論理検証装置及び方法 | |
| JP2003263339A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| US4954946A (en) | Apparatus and method for providing distribution control in a main memory unit of a data processing system | |
| CN117008843B (zh) | 控制页链表构建装置和电子设备 | |
| JP2954666B2 (ja) | メモリチェック方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| JP2006039843A (ja) | Ｒａｍテスト回路、情報処理装置、及びｒａｍテスト方法 | |
| JPH06349299A (ja) | メモリテスト結果回収方法、及びメモリテスト装置 | |
| JP2803552B2 (ja) | データ受信装置 | |
| JPS59197943A (ja) | メモリのアドレス空間検出方式 | |
| JPH09223065A (ja) | メモリ容量テスト方法およびコンピュータ・システム | |
| JP2002182948A (ja) | トレース取得方法および装置 | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPH0944413A (ja) | ページ境界試験方法 | |
| JPH086892A (ja) | 記憶素子接続方法及びバス制御装置 | |
| JPH0541041A (ja) | 磁気デイスクライト・リード診断方式 | |
| JPH05143718A (ja) | 画像処理装置 | |
| JPH1124995A (ja) | アドレス変換用ｔｌｂアクセス制御方式 | |
| JPS63301338A (ja) | 制御メモリ付記憶装置 | |
| JPH09218829A (ja) | 外部記憶装置用書き込み試験方法及びそれを適用した情報処理システム | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPH02266450A (ja) | 主記憶装置の試験方式 | |
| JPH03259491A (ja) | メモリ制御装置 |