CN109801853A - 一种soc芯片测试优选方法 - Google Patents
一种soc芯片测试优选方法 Download PDFInfo
- Publication number
- CN109801853A CN109801853A CN201811623266.6A CN201811623266A CN109801853A CN 109801853 A CN109801853 A CN 109801853A CN 201811623266 A CN201811623266 A CN 201811623266A CN 109801853 A CN109801853 A CN 109801853A
- Authority
- CN
- China
- Prior art keywords
- soc chip
- wafer
- engineering
- analysis
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000012360 testing method Methods 0.000 title claims abstract description 37
- 239000013256 coordination polymer Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 23
- 230000007547 defect Effects 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000004806 packaging method and process Methods 0.000 claims abstract 3
- 238000005457 optimization Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000003796 beauty Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种SOC芯片测试优选方法，该方法包括的步骤为：将SOC芯片原先用于MBIST的内嵌SRAM模块剥离出来单独设计，并按照SOC芯片制程标准流片，制备成工程wafer；对所述工程wafer进行CP，收集并分析相关测试数据；若分析结果合格，按工程分析得到的制程标准对整个SOC芯片流片试量产并跳过CP直接封装。本发明通过跳过SOC芯片CP阶段，单独制备SRAM工程分析wafer，对该wafer进行缺陷的定位分析，实质是测试数据的转换，精准找到物性地址后确认工艺缺陷，通过调整修正制程参数以消除，整个过程中有效的节省了制造成本以及提升了工作效率。
Description
技术领域
本发明涉及集成电路芯片测试技术领域，具体为一种SOC芯片测试优选方法。
背景技术
SOC芯片测试目前有一种方法叫做BIST(内置自检)，即在芯片的设计阶段，就把自检测试的原理考虑进去，加入一些额外的自检测试电路。测试时给予芯片一些基本的信号，激活其自检测试功能。当前SOC芯片的BIST方案大多采用内嵌SRAM(静态随机存储器)的方法(如图1所示)，因SRAM属于memory类产品，所以这种内置自检又被称为MBIST(自建性测试)。
半导体行业按照摩尔定律发展，晶圆制造工艺已迈入7nm时代，单颗芯片的集成度更高，功能信号的频率更高，更难测试，SOC芯片也是如此。CP(晶圆测试)过程采用ATE(自动测试设备)连接Prober Card(探针卡，CP中连接ATE和芯片的装置)的方式进行测试，由于连接方式，针尖材料及裸晶状态等诸多因素，相较于FT(成品测试)，对高频信号的测试精度差，甚至不能测试。这样就导致CP阶段既浪费了资金时间，也不能有效筛选失效管芯。
发明内容
针对背景技术中存在的问题，本发明提供了一种SOC芯片测试优选方法。
为实现上述目的，本发明提供如下技术方案：一种SOC芯片测试优选方法，该方法包括以下步骤：
将SOC芯片原先用于MBIST的内嵌SRAM模块剥离出来单独设计，并按照SOC芯片制程标准流片，制备成工程wafer；
对所述工程wafer进行CP，收集并分析相关测试数据；
若分析结果合格，按工程分析得到的制程标准对整个SOC芯片流片试量产并跳过CP直接封装。
作为本发明一种优选的技术方案，分析所述工程wafer进行CP数据按照输出失效位的时间记录-电性地址-物性地址的顺序找出缺陷并调整制程参数。
作为本发明一种优选的技术方案，反复进行CP及缺陷分析调整参数，最终达到预定良率和相关指标，安排初定制程参数的所述工程晶圆wafer封装。
作为本发明一种优选的技术方案，对所述工程wafer进行FT以及相关的FA。
作为本发明一种优选的技术方案，对封装之后的SOC芯片进行FT以及相关的FA。
与现有技术相比，本发明的有益效果是：本发明通过跳过SOC芯片CP阶段，单独制备SRAM工程分析wafer，对该wafer进行缺陷的定位分析，实质是测试数据的转换，精准找到物性地址后确认工艺缺陷，通过调整修正制程参数以消除，整个过程中有效的节省了制造成本以及提升了工作效率。
附图说明
图1为现有技术中SOC芯片以及内嵌的SRAM模块结构示意图；
图2为本发明提供的一种SOC芯片测试优选方法流程示意图；
图3为本发明提供的一种SOC芯片测试优选方法中剥离SRAM模块制成工程wafer示意图；
图4为本发明提供的一种SOC芯片测试优选方法中SRAM模块制备的工程wafer缺陷定位分析流程图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例：
请参阅图2，本发明提供一种SOC芯片测试优选方法，该方法包括以下步骤：
S10：如图3所示，将SOC芯片原先用于MBIST的内嵌SRAM模块剥离出来单独设计，并按照SOC芯片制程标准流片，制备成工程wafer(晶圆)；
S20：对所述工程wafer进行CP(晶圆测试)，收集并分析相关测试数据；
S30：若分析结果合格，按工程分析得到的制程标准对整个SOC芯片流片试量产并跳过CP直接封装。
在具体实施过程中，如图4所示，分析所述工程wafer进行CP数据按照输出失效位的时间记录-电性地址-物性地址的顺序找出缺陷并调整制程参数；进一步的反复进行CP及缺陷分析调整参数，最终达到预定良率和相关指标，安排初定制程参数的所述工程晶圆wafer封装；进一步的对所述工程wafer进行FT(成品测试)以及相关的FA(失效分析)。
本发明是在SOC芯片流片前，先将用于MBIST的SRAM模块单独流片，相关制程参数与SOC芯片预定参数保持完全一致，重点对该模块的wafer做CP，缺陷的物性分析和FT验证，在这过程中反复调整修正相关制程参数以达到预期良率及其他性能指标。完成这一步后，按SRAM工程验证得出的制程相关参数指标用于整个SOC芯片的流片，跳过CP这一测试阶段，全数封装。
本发明重点在于单独将MBIST的SRAM流片，通过测试及物性分析，最终确定该SOC芯片相关流片制程参数，并跳过CP阶段节省费用。单独制备流片的SRAM本身故障率更低，用来确认流片制程参数更快速精准。
以某28nm工艺12吋晶圆的SOC芯片为例，计算下正常做10k片CP节省的成本：假设一片测试时间为1h，按主流V93000 ATE机台每小时测试费80美金来算，大概节约测试费800k美金，再加上prober card制作费大约20k美金，去除SRAM单独流片工程分析的费用大概30k美金，以及多封装管芯的费用400k美金，最终正常量产10k片直接经济效益约400k美金，是相当可观的一笔成本节省。
在具体实施过程中，对封装之后的SOC芯片进行FT以及相关的FA。
基于上述，本发明具有的优点在于：本发明通过跳过SOC芯片CP阶段，单独制备SRAM工程分析wafer，对该wafer进行缺陷的定位分析，实质是测试数据的转换，精准找到物性地址后确认工艺缺陷，通过调整修正制程参数以消除，整个过程中有效的节省了制造成本以及提升了工作效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种SOC芯片测试优选方法，其特征在于该方法包括以下步骤：
将SOC芯片原先用于MBIST的内嵌SRAM模块剥离出来单独设计，并按照SOC芯片制程标准流片，制备成工程wafer；
对所述工程wafer进行CP，收集并分析相关测试数据；
若分析结果合格，按工程分析得到的制程标准对整个SOC芯片流片试量产并跳过CP直接封装。
2.根据权利要求1所述的一种SOC芯片测试优选方法，其特征在于：分析所述工程wafer进行CP数据按照输出失效位的时间记录-电性地址-物性地址的顺序找出缺陷并调整制程参数。
3.根据权利要求2所述的一种SOC芯片测试优选方法，其特征在于：反复进行CP及缺陷分析调整参数，最终达到预定良率和相关指标，安排初定制程参数的所述工程晶圆wafer封装。
4.根据权利要求3所述的一种SOC芯片测试优选方法，其特征在于：对所述工程wafer进行FT以及相关的FA。
5.根据权利要求1所述的一种SOC芯片测试优选方法，其特征在于：对封装之后的SOC芯片进行FT以及相关的FA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811623266.6A CN109801853B (zh) | 2018-12-28 | 2018-12-28 | 一种soc芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811623266.6A CN109801853B (zh) | 2018-12-28 | 2018-12-28 | 一种soc芯片测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109801853A true CN109801853A (zh) | 2019-05-24 |
| CN109801853B CN109801853B (zh) | 2021-02-09 |
Family
ID=66557945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811623266.6A Expired - Fee Related CN109801853B (zh) | 2018-12-28 | 2018-12-28 | 一种soc芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109801853B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113945824A (zh) * | 2021-09-26 | 2022-01-18 | 成都嘉纳海威科技有限责任公司 | 一种射频芯片筛测方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050257177A1 (en) * | 2004-04-29 | 2005-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | System on chip development with reconfigurable multi-project wafer technology |
| CN101000597A (zh) * | 2007-01-17 | 2007-07-18 | 中山大学 | 一种基于AMBA总线的嵌入式Java处理器IP核 |
| CN102262207A (zh) * | 2010-05-27 | 2011-11-30 | 上海华虹Nec电子有限公司 | 一种soc芯片测试结果快速判断方法 |
| US8208326B1 (en) * | 2009-06-09 | 2012-06-26 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for memory test |
| CN102788947A (zh) * | 2011-05-17 | 2012-11-21 | 联咏科技股份有限公司 | 测试芯片及其芯片测试系统 |
| CN103310852A (zh) * | 2013-05-13 | 2013-09-18 | 桂林电子科技大学 | 基于ieee 1500标准兼容sram/rom的mbist控制器结构系统 |
| CN104124181A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片良率调试的方法和晶圆 |
| CN105242191A (zh) * | 2015-09-01 | 2016-01-13 | 北京华大信安科技有限公司 | 一种防止soc芯片测试模式反向激活的方法及装置 |
-
2018
- 2018-12-28 CN CN201811623266.6A patent/CN109801853B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050257177A1 (en) * | 2004-04-29 | 2005-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | System on chip development with reconfigurable multi-project wafer technology |
| CN101000597A (zh) * | 2007-01-17 | 2007-07-18 | 中山大学 | 一种基于AMBA总线的嵌入式Java处理器IP核 |
| US8208326B1 (en) * | 2009-06-09 | 2012-06-26 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for memory test |
| CN102262207A (zh) * | 2010-05-27 | 2011-11-30 | 上海华虹Nec电子有限公司 | 一种soc芯片测试结果快速判断方法 |
| CN102788947A (zh) * | 2011-05-17 | 2012-11-21 | 联咏科技股份有限公司 | 测试芯片及其芯片测试系统 |
| CN104124181A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片良率调试的方法和晶圆 |
| CN103310852A (zh) * | 2013-05-13 | 2013-09-18 | 桂林电子科技大学 | 基于ieee 1500标准兼容sram/rom的mbist控制器结构系统 |
| CN105242191A (zh) * | 2015-09-01 | 2016-01-13 | 北京华大信安科技有限公司 | 一种防止soc芯片测试模式反向激活的方法及装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113945824A (zh) * | 2021-09-26 | 2022-01-18 | 成都嘉纳海威科技有限责任公司 | 一种射频芯片筛测方法 |
| CN113945824B (zh) * | 2021-09-26 | 2023-12-22 | 成都嘉纳海威科技有限责任公司 | 一种射频芯片筛测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109801853B (zh) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103608690B (zh) | 测试设备校准 | |
| JP2009502038A (ja) | システム・イン・パッケージの製造方法 | |
| CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
| US6714031B2 (en) | Semiconductor device for wafer examination | |
| CN102565653B (zh) | 一种晶圆测试方法 | |
| CN101996912A (zh) | 集成电路晶圆级测试方法、半导体装置测试系统及其方法 | |
| CN100552460C (zh) | 可去除测试结构上寄生效应的射频片上电感测量方法 | |
| CN105807205B (zh) | Pll自动测试电路及测试方法 | |
| CN113900869A (zh) | 一种芯片测试数据判断方法、装置、存储介质及测试方法 | |
| US6747473B2 (en) | Device under interface card with on-board testing | |
| CN109801853A (zh) | 一种soc芯片测试优选方法 | |
| CN101246830A (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
| CN113504454B (zh) | 一种分析仪的校准方法及芯片测试方法和系统 | |
| TWI392884B (zh) | 多晶片封裝體之測試方法及測試電路 | |
| US7031864B2 (en) | Semiconductor device having a mode of functional test | |
| CN104569791B (zh) | Ip硬核无损测试结构及其实现方法 | |
| CN100372094C (zh) | 具自动回复功能的晶片测试装置与晶片测试方法 | |
| US7403027B2 (en) | Apparatuses and methods for outputting signals during self-heat burn-in modes of operation | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| CN103969572A (zh) | 一种sip芯片测试平台和方法 | |
| WO2022179031A1 (zh) | 复合测试机及其使用方法 | |
| US7212939B2 (en) | Method and system for timing measurement of embedded macro module | |
| CN103592613B (zh) | 测试校正仪、测试系统及测试方法 | |
| CN114839514A (zh) | 一种芯片测试工程的动态优化方法及其系统 | |
| CN114646864A (zh) | 基于自动测试设备的测试方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210209 |