CN103969572A - 一种sip芯片测试平台和方法 - Google Patents
一种sip芯片测试平台和方法 Download PDFInfo
- Publication number
- CN103969572A CN103969572A CN201310045045.6A CN201310045045A CN103969572A CN 103969572 A CN103969572 A CN 103969572A CN 201310045045 A CN201310045045 A CN 201310045045A CN 103969572 A CN103969572 A CN 103969572A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- base band
- sip chip
- chip
- sip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims description 14
- 238000004891 communication Methods 0.000 abstract description 5
- 238000011161 development Methods 0.000 abstract description 2
- 238000005538 encapsulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明的目的是提供一种SIP芯片测试平台，至少包括一个电源控制模块，一个辅助测试基带，一个辅助测试射频，待测SIP芯片和一个连通控制模块，所述待测SIP芯片至少包括一个射频和一个基带，所述电源控制模块给所述辅助测试基带、辅助测试射频和待测SIP芯片供电，所述连通控制模块控制所述待测SIP芯片的射频、基带、所述辅助测试基带、所述辅助测试射频之间的连通。采用本发明的技术方案后，解决了系统级测试芯片的性能和排查引起芯片性能变差的原因测试问题，能绕过操作繁琐、成本较高的芯片级测试，用简单的方式确定SIP芯片内部的具体引起问题的原因，且该测试平台具有结构简单、操作易行、且开发成本低，可灵活应用等特点。
Description
技术领域
本发明涉及一种SIP芯片的测试平台和方法，尤其是涉及一种把射频和基带封装在同一个芯片中的SIP芯片的测试平台和测试方法。
背景技术
针对SIP芯片测试的问题，目前已有一些手段来测试，例如在基板上搭载半导体芯片、在基板上构成内部布线、使用半导体上的外部端子等方式来测试裸片的好坏。然而，这种方式需要各种精密的仪器设备做支持，操作复杂，而且只能测试其完好性和性能，不能完全保证在芯片封装好之后的性能，在封装好的芯片出现问题时，无法排查内部具体引起问题的原因，从而影响了对封装后芯片的测试效果。
因此，需要一种能够针对测试SIP芯片性能的测试平台和方法，尤其是把基带和射频封装在同一芯片中的SIP芯片的测试平台及方法，能够在SIP芯片的性能变差的情况下，查找到引起问题的原因，分析是SIP工艺带来的性能的差异、还是芯片的其他地方带来的影响。
发明内容
本发明的目的是提供一种SIP芯片测试平台，至少包括一个电源控制模块，一个辅助测试基带，一个辅助测试射频，待测SIP芯片和一个连通控制模块，所述待测SIP芯片至少包括一个射频和一个基带，所述电源控制模块给所述辅助测试基带、辅助测试射频和待测SIP芯片供电，所述连通控制模块控制所述待测SIP芯片的射频、基带、所述辅助测试基带、所述辅助测试射频之间的连通。
更进一步，所述电源控制模块通过控制所述辅助测试基带、所述辅助测试射频和所述待测SIP芯片的基带和射频的供电来控制其组合工作测试状态。
更进一步，所述连通控制模块控制连通待测SIP芯片的基带和射频。
更进一步，所述连通控制模块控制连通待测SIP芯片的基带和所述辅助测试射频。
更进一步，所述连通控制模块控制连通待测SIP芯片的射频和所述辅助测试基带。
更进一步，所述射频和基带为GNSS射频和基带。
本发明还提供一种SIP芯片测试方法，所述方法包括，
第一步，待测SIP芯片工作，判断性能是否正常，是，则结束测试，否，则进入下一步；
第二步，将待测SIP芯片的射频与辅助测试基带组合工作，判断性能是否正常，否，则进入下一步，是，则将待测SIP芯片的基带通电工作，判断性能是否仍正常，是，则输出测试结果，结束测试，否，则进入下一步；
第三步，将待测SIP芯片的基带于辅助测试射频组合工作，判断性能是否正常，并输出测试结果，结束测试。
更进一步，将单个基带、射频组合工作时的整体测试性能作为SIP芯片测试方法的测试基准，来判断SIP芯片测试时性能是否正常。
采用本发明的技术方案后，解决了系统级测试芯片的性能和排查引起芯片性能变差的原因测试问题，能绕过操作繁琐、成本较高的芯片级测试，用简单的方式确定SIP芯片内部的具体引起问题的原因，且该测试平台具有结构简单、操作易行、且开发成本低，可灵活应用等特点。
附图说明
图1是本发明实施例平台结构框图；
图2是本发明实施例方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本测试平台的测试方法基本原理如下：首先对进行封装之前的基带和射频芯片的组合工作情况进行全面评估，测试单个基带和射频组合工作时的整体性能，对测试的性能进行详细记录，把此测试性能做为SIP封装后的性能测试基准。对SIP封装后的芯片进行测试时，使用本测试平台进行的测试都记录对应的性能参数，与SIP封装前的性能对比，考查其性能是否会比封装之前的性能差。
本发明提出一种SIP芯片测试平台，如图1所示，包括电源控制模块101，辅助测试基带102、辅助测试射频103、连通控制模块104、待测SIP芯片105，其中，待测SIP芯片105中包含一个射频106和一个基带107。辅助测试基带102、辅助测试射频103、待测SIP芯片105的工作电源都可以通过电源控制模块101单独控制，实现测试平台不同的工作状态需要，而连通控制模块104则可以通过自动或手动的方式进行控制，因此，连通控制模块104可以是不需要接通电源的，此结构表达的是一个不需要电源工作的连通控制模块。而图中的三个双向箭头表示可控制的连接，即，双向箭头的两端是可以实现通信的，而这种通信则是通过连通控制模块104来根据具体的测试需要控制连接状态。
在需要测试的时候，测试待测模块105时，电源控制模块101控制待测SIP芯片105中射频106和基带107的电源接通，连通控制模块104控制待测SIP芯片105中的基带和射频进行连通通信，使待测SIP芯片105正常工作，并在此状态下测试待测SIP芯片的性能。
连通控制模块104可以根据情况，切断射频106和基带107的连通，并将辅助测试基带102与射频106的连通打开，形成辅助测试基带102和射频106组合，电源控制模块101控制辅助测试基带102和射频106的电源接通，使得辅助测试基带102和射频106组合工作，并进行测试。在必要的时候，可以进行测试的时候通过电源控制模块101对基带107进行供电，让其工作，但是连通控制模块104控制基带107不与其他部件连通，从而测试基带107对待测SIP芯片105的影响。
连通控制模块104可以根据情况，切断射频106和基带107的连通，并将辅助测试射频103与基带107的连通打开，形成辅助测试射频103和基带107组合，电源控制模块101控制辅助测试射频103和基带107的电源接通，使得辅助测试射频103和基带107组合工作，并进行测试。在必要的时候，可以进行测试的时候通过电源控制模块101对射频106进行供电，让其工作，但是连通控制模块104控制射频106不与其他部件连通，从而测试射频106对待测SIP芯片105的影响。
如图2所示的工作流程图，其工作过程如下：
步骤201：首先把SIP芯片作为一个整体来测试，验证芯片性能是否完好。如果SIP芯片性能与单个基带和单个射频工作的性能一致，则SIP芯片性能完好，结束测试；如果芯片的性能相对变差，则进行步骤202。
步骤202：使用外部辅助测试基带配合SIP射频工作，验证其整体性能是否完好。
步骤203：使用外部辅助测试射频配合SIP基带工作，验证其整体性能是否完好。
步骤204：判断SIP封装对射频和基带都造成了影响，导致SIP芯片性能变差。
步骤205：使用外部辅助测试基带配合SIP射频工作，并且把SIP基带的电源接通，但是SIP芯片中射频和基带的内部没有连接，相当于SIP基带单独工作，考查外部辅助测试基带配合SIP射频工作的整体性能是否完好。
步骤206：判断SIP芯片内部基带工作的时候，影响到SIP芯片的性能。
步骤207：使用外部辅助测试射频配合SIP基带工作，并且把SIP射频的电源接通，但是SIP芯片中射频和基带的内部没有连接，相当于SIP射频单独工作，考查外部辅助测试射频配合SIP基带工作的整体性能是否完好。
步骤208：判断SIP芯片内部射频工作的时候，影响到SIP芯片的性能。
步骤209：判断SIP芯片基带与SIP芯片射频的外部连线对SIP芯片性能造成影响。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种SIP芯片测试平台，其特征在于，至少包括一个电源控制模块，一个辅助测试基带，一个辅助测试射频，待测SIP芯片和一个连通控制模块，所述待测SIP芯片至少包括一个射频和一个基带，所述电源控制模块给所述辅助测试基带、辅助测试射频和待测SIP芯片供电，所述连通控制模块控制所述待测SIP芯片的射频、基带、所述辅助测试基带、所述辅助测试射频之间的连通。
2.根据权利要求1所述的SIP芯片测试平台，其特征在于，所述电源控制模块通过控制所述辅助测试基带、所述辅助测试射频和所述待测SIP芯片的基带和射频的供电来控制其组合工作测试状态。
3.根据权利要求1所述的SIP芯片测试平台，其特征在于，所述连通控制模块控制连通待测SIP芯片的基带和射频。
4.根据权利要求1所述的SIP芯片测试平台，其特征在于，所述连通控制模块控制连通待测SIP芯片的基带和所述辅助测试射频。
5.根据权利要求1所述的SIP芯片测试平台，其特征在于，所述连通控制模块控制连通待测SIP芯片的射频和所述辅助测试基带。
6.根据权利要求1至5中任一项所述的SIP芯片测试平台，其特征在于，所述射频和基带为GNSS射频和基带。
7.一种SIP芯片测试方法，其特征在于，所述方法包括，
第一步，待测SIP芯片工作，判断性能是否正常，是，则结束测试，否，则进入下一步；
第二步，将待测SIP芯片的射频与辅助测试基带组合工作，判断性能是否正常，否，则进入下一步，是，则将待测SIP芯片的基带通电工作，判断性能是否仍正常，是，则输出测试结果，结束测试，否，则进入下一步；
第三步，将待测SIP芯片的基带于辅助测试射频组合工作，判断性能是否正常，并输出测试结果，结束测试。
8.根据权利要求7中所述的SIP芯片测试方法，其特征在于，将单个基带、射频组合工作时的整体测试性能作为SIP芯片测试方法的测试基准，来判断SIP芯片测试时性能是否正常。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310045045.6A CN103969572B (zh) | 2013-02-05 | 2013-02-05 | 一种sip芯片测试平台和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310045045.6A CN103969572B (zh) | 2013-02-05 | 2013-02-05 | 一种sip芯片测试平台和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103969572A true CN103969572A (zh) | 2014-08-06 |
| CN103969572B CN103969572B (zh) | 2017-05-17 |
Family
ID=51239310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310045045.6A Active CN103969572B (zh) | 2013-02-05 | 2013-02-05 | 一种sip芯片测试平台和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103969572B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105974301A (zh) * | 2016-06-30 | 2016-09-28 | 成绎半导体技术（上海）有限公司 | 芯片测试系统 |
| CN106814305A (zh) * | 2016-12-23 | 2017-06-09 | 北京时代民芯科技有限公司 | 一种基于片上嵌入式微系统的sip模块测试方法 |
| CN108459262A (zh) * | 2017-12-14 | 2018-08-28 | 天津津航计算技术研究所 | 一种通用化的SiP芯片测试系统及测试方法 |
| CN114814540A (zh) * | 2022-04-20 | 2022-07-29 | 苏州吾爱易达物联网有限公司 | Sip芯片的slt测试方法和系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060261471A1 (en) * | 2005-05-20 | 2006-11-23 | Nec Electronics Corporation | SIP type package containing analog semiconductor chip and digital semiconductor chip stacked in order, and method for manufacturing the same |
| CN101123782A (zh) * | 2006-08-10 | 2008-02-13 | 北京信威通信技术股份有限公司 | 一种同步码分多址系统终端故障检测的系统和方法 |
| CN201259674Y (zh) * | 2008-10-09 | 2009-06-17 | 上海聚星仪器有限公司 | 射频识别综合测试仪器 |
| CN101636915A (zh) * | 2006-10-25 | 2010-01-27 | Nxp股份有限公司 | 确定rf电路的片上负载阻抗 |
| CN201622349U (zh) * | 2010-03-22 | 2010-11-03 | 东莞市泰斗微电子科技有限公司 | 一种用于测试卫星导航接收机的基带芯片的装置 |
| CN102694756A (zh) * | 2012-04-26 | 2012-09-26 | 重庆重邮信科通信技术有限公司 | Fpga基带平台射频数据处理装置、验证系统及方法 |
-
2013
- 2013-02-05 CN CN201310045045.6A patent/CN103969572B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060261471A1 (en) * | 2005-05-20 | 2006-11-23 | Nec Electronics Corporation | SIP type package containing analog semiconductor chip and digital semiconductor chip stacked in order, and method for manufacturing the same |
| CN101123782A (zh) * | 2006-08-10 | 2008-02-13 | 北京信威通信技术股份有限公司 | 一种同步码分多址系统终端故障检测的系统和方法 |
| CN101636915A (zh) * | 2006-10-25 | 2010-01-27 | Nxp股份有限公司 | 确定rf电路的片上负载阻抗 |
| CN201259674Y (zh) * | 2008-10-09 | 2009-06-17 | 上海聚星仪器有限公司 | 射频识别综合测试仪器 |
| CN201622349U (zh) * | 2010-03-22 | 2010-11-03 | 东莞市泰斗微电子科技有限公司 | 一种用于测试卫星导航接收机的基带芯片的装置 |
| CN102694756A (zh) * | 2012-04-26 | 2012-09-26 | 重庆重邮信科通信技术有限公司 | Fpga基带平台射频数据处理装置、验证系统及方法 |
Non-Patent Citations (2)
| Title |
|---|
| 葛樑: "应对RF SOC/SIP量产测试挑战", 《第五届中国测试学术会议论文集》 * |
| 过海夏: "T2000 SiP测试方案介绍", 《电子工业专用设备》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105974301A (zh) * | 2016-06-30 | 2016-09-28 | 成绎半导体技术（上海）有限公司 | 芯片测试系统 |
| CN106814305A (zh) * | 2016-12-23 | 2017-06-09 | 北京时代民芯科技有限公司 | 一种基于片上嵌入式微系统的sip模块测试方法 |
| CN108459262A (zh) * | 2017-12-14 | 2018-08-28 | 天津津航计算技术研究所 | 一种通用化的SiP芯片测试系统及测试方法 |
| CN114814540A (zh) * | 2022-04-20 | 2022-07-29 | 苏州吾爱易达物联网有限公司 | Sip芯片的slt测试方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103969572B (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101949990B (zh) | Ic管脚开短路测试方法 | |
| US6825683B1 (en) | System and method for testing multiple integrated circuits that are in the same package | |
| US7960189B2 (en) | Method of manufacturing a system in package | |
| CN103969572A (zh) | 一种sip芯片测试平台和方法 | |
| AU2001271590A1 (en) | System and method for testing integrated circuits | |
| CN103630824B (zh) | 芯片同测系统 | |
| TWI370907B (en) | A semiconductor device and a method of automatic fault-testing of logic blocks | |
| EP2093580B1 (en) | Supply current based testing of CMOS output stages | |
| Wu et al. | The HOY tester-Can IC testing go wireless? | |
| CN116629195A (zh) | 一种集成电路仿真验证平台 | |
| CN104601260B (zh) | 一种测试接收机灵敏度的方法及系统 | |
| CN105301422A (zh) | 板级tpms发射模块批量测试系统及其测试方法 | |
| JP5425462B2 (ja) | 試験装置の制御方法 | |
| CN102818923A (zh) | 芯片内部电源输出电压测量系统及方法 | |
| US7688101B2 (en) | Semiconductor chip test apparatus and testing method | |
| CN106526459B (zh) | 高性能射频遥控自动化测试系统及其方法 | |
| CN108234039B (zh) | 一种直扩应答机基带处理器片上功能自检测方法及系统 | |
| CN109801853A (zh) | 一种soc芯片测试优选方法 | |
| Wen et al. | Failure isolation using FIB assist photon emission microscopy analysis and microprobe analysis | |
| Gattiker et al. | Feasibility study of smart substrate multichip modules | |
| Moon et al. | Achieving Simplified Biasing Conditions with Pin Reduction Approach to enhance Static Fault Localization Capability | |
| Wang et al. | DDR as KGD in 3D-IC M1 short failure analysis | |
| US7188044B1 (en) | World-wide distributed testing for integrated circuits | |
| CN201256145Y (zh) | 集成电路制程结构 | |
| KR100822889B1 (ko) | Ａｔｅ를 이용한 실제속도 칩 테스트 시스템 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: Two road 523808 in Guangdong province Dongguan City Songshan Lake high tech Industrial Development Zone headquarters No. 17 room A410-A411 Applicant after: TECHTOTOP MICROELECTRONICS Co.,Ltd. Address before: Two road 523808 in Guangdong province Dongguan City Songshan Lake high tech Industrial Development Zone headquarters No. 17 room A410-A411 Applicant before: TECHTOTOP MICROELECTRICS Co.,Ltd. DONGGUAN CITY |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: DONGGUAN TECHTOP MICROELECTRONICS CO., LTD. TO: TAIDOU MICROELECTRONICS TECHNOLOGY CO., LTD. |
|
| CB02 | Change of applicant information |
Address after: 510663 Guangzhou science and Technology Development Zone, Guangdong, Cai Cai Cai road, room A701, No. 11 Applicant after: TECHTOTOP MICROELECTRONICS Co.,Ltd. Address before: Two road 523808 in Guangdong province Dongguan City Songshan Lake high tech Industrial Development Zone headquarters No. 17 room A410-A411 Applicant before: TECHTOTOP MICROELECTRONICS Co.,Ltd. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: 510530 Room 301 and 401, Building 42, Dongzhong Road, East District, Guangzhou Economic and Technological Development Zone, Guangdong Province Patentee after: TECHTOTOP MICROELECTRONICS Co.,Ltd. Address before: 510663 Guangzhou science and Technology Development Zone, Guangdong, Cai Cai Cai road, room A701, No. 11 Patentee before: TECHTOTOP MICROELECTRONICS Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240228 Address after: 510000, Room 301 and 401, Building 2, No. 42 Dongzhong Road, Huangpu District, Guangzhou City, Guangdong Province (Guangzhou Economic and Technological Development Zone) Patentee after: GUANGZHOU LEADING ELECTRONIC TECHNOLOGY CO.,LTD. Country or region after: China Address before: 510530 rooms 301 and 401, building 2, No. 42, Dongzhong Road, East District, Guangzhou Economic and Technological Development Zone, Guangdong Province Patentee before: TECHTOTOP MICROELECTRONICS Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |