CN110062824A - 由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法 - Google Patents

由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法 Download PDF

Info

Publication number
CN110062824A
CN110062824A CN201780076669.0A CN201780076669A CN110062824A CN 110062824 A CN110062824 A CN 110062824A CN 201780076669 A CN201780076669 A CN 201780076669A CN 110062824 A CN110062824 A CN 110062824A
Authority
CN
China
Prior art keywords
semiconductor wafer
bmd
less
temperature
monocrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780076669.0A
Other languages
English (en)
Other versions
CN110062824B (zh
Inventor
T·米勒
M·格姆利希
A·扎特勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN110062824A publication Critical patent/CN110062824A/zh
Application granted granted Critical
Publication of CN110062824B publication Critical patent/CN110062824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及具有前侧、后侧、中部和周边的由单晶硅半导体晶片，并涉及所述半导体晶片的制备，所述半导体晶片包括：从所述中部延伸至所述周边的空穴占优势的中性区域；从所述前侧延伸进入所述半导体晶片的内部中至不小于20μm的深度的洁净区，其中借助于铂扩散和DLTS确定的所述洁净区中的空穴密度不超过1×1013个空穴/cm3；不小于4.5×1017个原子/cm3且不超过5.5×1017个原子/cm3的氧浓度；所述半导体晶片的所述内部中的区域，该区域与所述洁净区邻接并且具有可借助于热处理形成为具有不小于6.0×109/cm3的峰值密度的BMD的核，其中所述热处理包括在4小时的时段内将所述半导体晶片加热至800℃的温度，以及在16小时的时段内将其加热至1000℃的温度。

Description

由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导 体晶片的方法
本发明涉及由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法。半导体晶片的性质是半导体晶片的洁净区(DZ)和内部区域，所述半导体晶片具有可形成为具有高峰值密度的BMD的核。半导体晶片展示在其表面上产生的栅极氧化物的高电击穿电阻。因此，即使在提供相对小的热预算(thermal budget)的条件下，它也特别适于制备具有与非逻辑(NAND logic)的电子元件。
用于制备由单晶硅构成的半导体晶片的方法包括各自在特定温度范围中的温度下在不同气氛中的两次RTA处理。
现有技术/问题
具有洁净区和具有相对高浓度的BMD(本体微缺陷(bulk micro defect))的内部区域的半导体晶片是例如US 2010/0 105 191 A1的主题。为了制备这种已知的半导体晶片，通过CZ法生长单晶硅并进一步处理以制备半导体晶片。在拉制单晶时，注意调节单晶和熔体之间界面处的拉制速度V和轴向温度梯度G，使得形成中性区域N。在中性区域N中，间隙硅原子(硅间隙)和空穴的浓度低于浓度阈值，高于该浓度阈值，形成诸如Lpit(大凹坑)和COP(晶体原生粒子)的缺陷。硅间隙相对于空穴占优势的中性区域被称为Ni区域。空穴相对于硅间隙占优势的中性区域被称为Nv区域。描述于US 2010/0 105 191 A1中的用于制备由单晶硅构成的半导体晶片的方法包括在氧化气氛中对半导体晶片进行RTA(快速热退火)处理，之后去除在RTA处理期间形成的氧化物层，然后在氮化气氛中进行RTA处理。
由单晶硅构成的上述已知半导体晶片并不完全满足电子元件制造商的所有要求，特别是不满足制备具有与非逻辑的电子元件所期望的那些要求。因此，本发明的目的是提供由单晶硅构成并满足此类要求的半导体晶片。
本发明的目的是通过具有前侧、后侧、中部和周边的由单晶硅构成的半导体晶片来实现的，所述半导体晶片包括：
从所述中部延伸至所述周边的Nv区域；
从所述前侧延伸进入所述半导体晶片的内部中至不小于20μm的深度的洁净区，其中借助于铂扩散和DLTS确定的所述洁净区中的空穴密度不超过1×1013个空穴/cm3；
不小于4.5×1017个原子/cm3且不超过5.5×1017个原子/cm3的氧浓度；
所述半导体晶片的所述内部中的区域，该区域与所述洁净区邻接并且具有可借助于热处理形成为具有不小于6.0×109/cm3的峰值密度的BMD的核，其中所述热处理包括在4小时的时段内将所述半导体晶片加热至800℃的温度，以及在16小时的时段内将其加热至1000℃的温度。
洁净区是半导体晶片的晶格区域，其不含BMD，并且其中不可借助于热处理产生BMD。
洁净区从半导体晶片的前侧延伸至半导体晶片的内部中至不小于15μm的深度，优选至不小于20μm的深度。如果洁净区具有较小的深度，则由于漏电流的发生而损害与非存储元件的功能。
由单晶硅构成的半导体晶片在半导体晶片的内部具有与洁净区邻接并且含有可借助于热处理形成为BMD的核的区域。BMD用作杂质的吸能源(energy sink)(吸杂剂)。该热处理包括在4小时的时段内将由单晶硅构成的半导体晶片加热至800℃的温度，随后在16小时的时段内将半导体晶片加热至1000℃的温度，或具有相当的热预算的热处理。热处理优选在由10体积份氮和1体积份氧组成的气氛中进行。
在热处理之后，由单晶硅构成的半导体晶片具有不小于5.0×109/cm3、优选不小于8.5×109/cm3的BMD峰值密度。BMD的峰值密度优选在离半导体晶片的前侧不超过100μm的距离处。前侧是由单晶硅构成的半导体晶片的表面，其被提供用于形成电子元件的结构。
离半导体晶片的前侧的距离为9μm至340μm的BMD的密度的径向分布是相对均匀的，此类BMD的大小的径向分布也是如此。比率DBMDmax/DBMDmin优选不超过1.4。DBMDmax是此类BMD的最大密度，并且DBMDmin是半导体晶片的中部和周边之间的此类BMD的最低密度。离半导体晶片的前侧的距离为9μm至340μm的BMD的大小优选在55nm至75nm范围内，并且是指BMD的各自最大尺寸的长度。比率SBMDmax/SBMDmin优选不超过1.3。SBMDmax是指最大BMD，并且SBMDmin是指由单晶硅构成的半导体晶片的中部和周边之间的最小BMD。
所述漏电流的出现与八面体氧沉淀物相关。它们特别是在单晶冷却期间形成，并且具有通常5nm至15nm的直径。这些缺陷可生长成更大的BMD。为了保持洁净区不含BMD，有必要借助于适合的RTA处理来消除这种类型的氧沉淀物。
由单晶硅构成的半导体晶片具有深度不小于15μm、优选不小于20μm的洁净区，其中空穴密度不超过1×1013个空穴/cm3，优选不超过7×1012个空穴/cm3，借助于铂扩散和DLTS(深能级瞬态谱)确定。空穴的存在促进了八面体氧沉淀物的形成，因此洁净区中的空穴密度应当相对较低。
由硅构成的半导体晶片具有不小于4.5×1017个原子/cm3且不超过5.5×1017个原子/cm3的氧浓度。如果氧浓度太低，则可在半导体晶片内部的区域中形成的BMD的密度不足，并且BMD不能有效地用作吸杂剂。如果氧浓度太高，则八面体氧沉淀物不能被消除至令人满意的程度，并且不能令人满意地防止其新形成。
特别地，在本发明的半导体晶片的前侧上产生的栅极氧化物具有高击穿电阻(GOI，栅极氧化物完整性)。根据GOI测试(击穿电荷测试，charge-to-breakdown test)，最高达0.1C/cm2的击穿电荷Qdb的分布处的缺陷密度DD小于0.1/cm2。
该目的另外通过用于制备由单晶硅构成的半导体晶片的方法来实现，所述方法按如下顺序包括：
通过CZ法生长硅单晶；
从所述单晶中分离至少一个由单晶硅构成的半导体晶片，其中所述半导体晶片具有不小于4.5×1017个原子/cm3且不大于5.5×1017个原子/cm3的氧浓度，并且完全由Nv区域组成；
在含有氩和氧的气氛中，在不小于20s且不超过40s的时段内，在不小于1285℃且不超过1295℃的第一温度范围内的温度下，对由单晶硅构成的所述半导体晶片进行第一RTA处理；
从所述半导体晶片的前侧化学去除氧化物层；
在含有氩和氨的气氛中，在不小于15s且不超过30s的时段内，在不小于1160℃且不超过1185℃的第二温度范围内的温度下，并且在惰性气氛中，在不小于20s且不超过40s的时段内，在不小于1150℃且不超过1175℃的第三温度范围内的温度下，对由单晶硅构成的所述半导体晶片进行第二RTA处理。
由单晶硅构成的根据本发明的半导体晶片的制备包括通过CZ法生长单晶，以及其进一步处理以得到半导体晶片。进一步处理优选包括通过精研和/或研磨从单晶分离出的半导体晶片进行机械加工，通过在SC1溶液、SC2溶液和臭氧中对半导体晶片的酸洗和预清洁去除近表面损坏的晶体区域。对通过进一步处理从单晶获得的由单晶硅构成的半导体晶片在每种情况下且以所示顺序进行第一和第二RTA处理，在第二RTA处理期间改变气氛的组成。
在单晶生长期间，优选向熔体施加磁场，特别优选水平磁场或CUSP磁场。调节界面处的拉制速度V与轴向温度梯度G的比率V/G，使得通过进一步处理单晶而获得的由单晶硅构成的半导体晶片完全由Nv区域组成。对Nv区域的限制对由单晶硅构成的半导体晶片能够在内部区域中形成高浓度的BMD的能力以及从半导体晶片的中部至周边的BMD密度的特别均匀的径向分布的性质具有有利的影响。
如果设想制备具有300mm的直径的半导体晶片，则单晶生长期间的拉制速度V优选不小于0.5mm/min。
单晶优选在氩气氛中生长，或特别优选在含氩和氢的气氛中生长。氢的分压优选小于40Pa。
由单晶获得的由单晶硅构成的半导体晶片具有不小于4.5×1017个原子/cm3且不超过5.5×1017个原子/cm3的氧浓度(新ASTM)。已知单晶中氧的浓度可在其制备期间设定，例如通过调节坩埚和/或单晶的旋转速度和/或通过调节形成单晶生长的气氛的气体的压力和/或流动速率和/或通过调节施加至熔体上的磁场的磁场强度。
第一RTA处理包括将由单晶硅构成的半导体晶片快速加热至不小于1285℃且不超过1295℃的温度范围内的温度，以及将半导体晶片在该温度范围内保持不小于20s且不超过40s的时段。保持温度和保持时间应分别不小于1285℃且不小于20s，使得有效地消除八面体氧沉淀物。然而，它们也应分别不超过1295℃且不超过40s，因为否则存在触发滑移位错的特定风险。在含有氩和氧的气氛中进行第一RTA处理。氧的比例优选不超过3体积％。特别优选氧的比例不小于0.5体积％且不超过3体积％。
在第一RTA处理期间，在经处理的半导体晶片的表面上形成热氧化物，并且在第一RTA处理之后通过化学方法将其去除。为此目的，优选首先用HF水溶液处理由单晶硅构成的半导体晶片，然后用SC1溶液处理，最后用SC2溶液处理。HF溶液优选含有0.5重量％的HF，SC1溶液优选含有5体积份的水、1体积份的27重量％浓度的于水中的氢氧化铵和1体积份的30重量％浓度的于水中的过氧化氢，并且SC2溶液优选含有6体积份的水、1体积份的30重量％浓度的于水中的过氧化氢和1体积份的37重量％浓度的于水中的氯化氢。
第二RTA处理包括将由单晶硅构成的半导体晶片快速加热至不小于1160℃且不超过1185℃的温度范围内的温度，以及在含有氩和氨且优选由氩和氨组成的气氛中，将半导体晶片在该温度范围内保持不小于15s且不超过30s的时段。体积比Ar:NH3优选不小于10:10且不超过10:5，特别优选10:8。通过RTA炉的气体混合物的流动速率优选不小于2slm且不超过5slm。在含有氩和氨的气氛中进行RTA处理之后，在惰性气氛中，在不小于1150℃且不超过1175℃的温度范围内的温度下，将由单晶硅构成的半导体晶片进一步处理小于20s且不超过40s的时段。改变气氛的组成并在相同温度下继续半导体晶片的RTA处理。作为替代方案，优选首先将半导体晶片冷却至不小于600℃，用氮冲洗RTA炉直至其不含氨，随后在惰性气氛中将半导体晶片加热至不小于1150℃且不超过1175℃范围内的目标温度。惰性气氛优选由氩组成。在惰性气氛中进一步处理半导体晶片是特别重要的，因为它充分降低了洁净区中空穴的密度，从而防止那里新形成氧沉淀物。
在第一和第二RTA处理过程中由单晶硅构成的半导体晶片的快速加热优选以不小于15℃/s、特别优选不小于25℃/s的升温速率从600℃的温度进行至目标温度。第一RTA处理后和第二RTA处理后的冷却优选以不小于25℃/s的冷却速率进行，至少直至达到600℃的温度。在远离目标温度的最高达100℃的温度下的温度升高速率和冷却速率优选低于更远离的温度的情况。
在第二RTA处理之后，优选借助于DSP(双侧抛光)，即借助于同时抛光上侧面和下侧面，之后借助于抛光半导体晶片中的取向凹口和抛光半导体晶片的边缘，抛光由单晶硅构成的半导体晶片。上侧面的区域，即半导体晶片的前侧通常用于形成电子元件，因此特别优选借助于CMP(化学机械抛光)对前侧进行最终抛光。随后，优选将抛光的半导体晶片最终清洁并干燥。
即使在提供相对较小的热预算的条件下，由单晶硅构成且通过上述方法制备的半导体晶片也特别适于制备具有与非逻辑的电子元件。这种适合性的先决条件是相对较深的洁净区、半导体晶片上产生的栅极氧化物的高电击穿电阻以及半导体晶片的内部区域中形成高密度BMD的能力，尽管氧的浓度相对较低，并且尽管提供了相对较小的用于制备BMD的热预算。
下面将借助实施例并参考附图来说明本发明。
图1显示八面体氧沉淀的透射电子显微照片。
图2显示了对于根据本发明的半导体晶片的实施例，作为深度dc的函数的空穴密度Cv。
图3显示了对于不是根据本发明的半导体晶片的实施例，作为深度dc的函数的空穴密度Cv。
图4显示了对于根据本发明的半导体晶片的实施例，确定栅极氧化物的击穿电阻的测试的代表性结果。
图5和图6显示了对于不是根据本发明的半导体晶片的实施例，确定栅极氧化物的击穿电阻的测试结果。
图7和图8显示了对于不是根据本发明的半导体晶片的实施例，故障电容器的位置。
图9显示了对于根据本发明的半导体晶片的实施例，故障电容器的位置。
图10和图11显示了对于根据本发明的半导体晶片的实施例以及对于不是根据本发明的半导体晶片的实施例，作为半径的函数的洁净区的深度。
图12显示了对于根据本发明的半导体晶片的实施例，在相对于前侧的特定深度处且作为半径的函数的BMD的密度。
图13显示了作为图12的BMD的半径的函数的BMD的大小。
图14、图15和图16显示了对于根据本发明的半导体晶片的实施例，从前侧向下至稍深于300μm的深度的BMD的密度的深度分布。
将水平磁场施加至熔体，通过CZ法制备硅单晶，并对所述硅单晶进行进一步处理，以得到由单晶硅构成且具有300mm直径和抛光表面的半导体晶片。对一部分半导体晶片进行根据本发明的RTA处理。这些由中部至周边的Nv区域组成的半导体晶片根据其中存在的填隙氧浓度分成三组(低Oi、中Oi和高Oi)。氧浓度为4.5×1017个原子/cm3至5×1017个原子/cm3(l Oi)，或超过5×1017个原子/cm3至5.25个原子/cm3(m Oi)，或超过5.25×1017个原子/cm3至5.5×1017个原子/cm3(h Oi)。
这三组半导体晶片具有八面体氧沉淀物。其典型代表可见于图1中，该图显示明场透射电子显微照片。
在第一RTA处理过程期间，将半导体晶片在RTA炉中在600℃至750℃的温度范围内以75℃/s的速率加热，在超过750℃至1200℃的温度范围以50-75℃/s的速率加热，在超过1200℃至1290℃的目标温度的温度范围内以25℃/s的速率加热，并且在目标温度下保持30s的时段。然后在目标温度至超过1200℃的温度范围内以25℃/s的速率，在1200℃至超过900℃的温度范围内以35℃/s的速率，并且在900℃至600℃的温度范围内以30℃/s的速率快速冷却半导体晶片。RTA炉中的气氛由氧体积比例为1％的氩和氧的混合物组成。
在第一RTA处理之后，对半导体晶片进行化学处理，该化学处理包括从各自的前侧去除已在第一RTA处理过程期间形成的氧层。化学处理由以下组成：用HF水溶液处理半导体晶片，随后用SC1溶液处理半导体晶片，以及最后用SC2溶液处理半导体晶片。
然后将半导体晶片用水冲洗，干燥并转至第二RTA处理。
在第二RTA处理过程期间，将半导体晶片在600℃至1175℃目标温度的温度范围内以75℃/s的速率加热，并在目标温度下保持20s的时段。RTA炉中的气氛由Ar:NH3的体积比为13.5:10的氩和氨的混合物组成，直至这段时间结束。然后改变氩气氛。首先将半导体晶片冷却至600℃并在该温度下保持40s时段，且在此期间用氮冲洗RTA炉。然后在氩气氛中将半导体晶片加热至1160℃的目标温度，在该目标温度下保持30s，随后快速冷却。在600℃至750℃的温度范围内以75℃/s的速率，在750℃至1100℃的温度范围内以50-75℃/s的速率，并且在超过1100℃至1160℃的目标温度的温度范围内以75℃/s的速率增加温度。在1160℃的目标温度至超过1100℃的温度的温度范围内以25℃/s的速率，在1100℃至超过900℃的温度的温度范围内以35℃/s的速率，并且在900℃至600℃的温度范围内以30℃/s的速率降低温度。
在第二RTA处理之后，借助于DSP对由单晶硅构成的半导体晶片进行抛光，借助于CMP抛光边缘以及抛光前侧，最后进行清洁和干燥。
对于这些半导体晶片的一部分，借助于铂扩散和DLTS确定空穴的深度分布，对于另一部分，确定栅极氧化物的击穿电阻，并且对于又一部分，确定在热处理过程期间在内部区域中形成BMD的能力。
为了确定空穴的深度分布，从待检查的半导体晶片上切下试样，并将铂沉积在试样的属于半导体晶片的后侧的该侧上。试样具有25mm×12mm的面积，且在氮气氛中将其在1小时时段内加热至730℃，以使铂扩散至试样中。随后对试样的前侧进行研磨和抛光，以产生具有0.2°至1.3°的斜切角的斜面。斜切角确定了空穴深度分布的分辨率的深度x。首先将试样浸入丙酮中，随后浸入稀氢氟酸(DHF)中以将其清洁。为了制备肖特基二极管(Schottky diode)，在斜面的表面上沉积由钛构成且具有1.4mm的直径和100nm的厚度的圆形触点，并且在后侧上沉积由铟-镓构成的欧姆触点。
为了借助于DLTS确定取代铂cPt的浓度，在以下仪器条件下使用DL8000型光谱仪：反向偏压UR＝5V；脉冲电压UP＝0.01V；脉冲宽度tp＝100μs且瞬态记录的时间窗口(周期宽度)Tw＝5ms。评价可分配给能级Ev＝0.33eV的DLTS峰值。根据以下公式将以这种方式确定的作为深度x的函数的浓度cPt(x)转换成空穴浓度cv(x)：
为了确定栅极氧化物的击穿电阻，待测量的半导体晶片的前侧设置有800个具有由多晶硅构成的电极的MOS电容器，使用阶梯电流斜坡(stepped current ramp)对电容器进行GOI测试(击穿电荷测试)并确定击穿电荷Qdb的分布(击穿电荷密度分布)。电容器的栅极氧化物具有25nm的厚度和8nm2的面积。
为了确定在内部区域中形成BMD的能力(BMD测试)，首先在由O2:N2的体积比为1:10的氧和氮的混合物构成的气氛中，在800℃的温度下在4小时的时段内且随后在1000℃的温度下在16小时的时段内对半导体晶片进行热处理。
然后借助于IR-LST(红外光散射断层摄影术)检查半导体晶片。为了确定BMD的洁净区的深度、径向密度分布和径向大小分布，提供来自制造商Semilab有限公司(Hungary)的LST-300A型分析工具。
图2显示了关于作为深度dc的函数的空穴密度Cv的代表性结果，其中所述密度已通过铂扩散和DLTS确定。测量根据本发明的半导体晶片的中部中从半导体晶片的前侧至内部的深度分布。出于比较的目的，图3显示了不是根据本发明的半导体晶片的相应深度分布，因为第二RTA处理期间在惰性气氛中的进一步处理在其制备期间被省略，因此洁净区中的空穴密度太高。
图4显示了对于根据本发明的半导体晶片的实施例，确定栅极氧化物的击穿电阻的测试的代表性结果。将缺陷密度DD绘制为Qbd的函数，其中Nf是故障电容器的数目，Nt是存在的电容器的数目，且Ag是由二氧化硅构成的栅极氧化物的面积，并且缺陷密度定义如下：
DD＝-ln(1-Nf/Nt)Ag
出于比较目的，图5显示了不是根据本发明的半导体晶片的栅极氧化物的击穿电阻的相应图示，因为第一RTA处理中的温度是1250℃，因此在其制备期间太低，并且该处理的持续时间已被选择为15s，因此太短。
图6显示了不是根据本发明的半导体晶片的栅极氧化物的击穿电阻的又一相应图示，因为第一RTA处理中的温度是1250℃，因此在其制备期间太低。第一RTA处理的持续时间为30s。因此，只要将第一RTA处理的温度选择得太低，延长第一RTA处理就不会产生改善的结果。
图7呈现绘制了在最高达0.1/cm2的Qdb的GOI测试(其结果示于图5中)中发生故障的电容器的位置的卡片。电容器的位置相对于其离半导体晶片中部的距离pc绘制。这些电容器无一例外地靠近半导体晶片的中部和周边，因此在具有相对高的空穴密度的区域中。
图8表示对应于图7的卡片，并且涉及不是根据本发明且图6也涉及的半导体晶片。因此，只要将第一RTA处理的温度选择为1250℃并因此太低，将第一RTA处理延长至30s也几乎不会产生电容器故障的任何改善。
图9表示对应于图7和图8的卡片并且涉及图4也涉及的根据本发明的半导体晶片。该半导体晶片的制备包括在1290℃的温度下在30s时段内的第一RTA处理。电容器的低故障表明可有效地消除氧沉淀物。
图10显示了，对于代表性实施例，作为根据本发明的半导体晶片的半径r的函数的洁净区的深度，其中深度的分布已在上述BMD测试过程期间确定。图表(图10)显示了在离半导体晶片前侧的相应径向位置处发现的第一BMD的距离DZ。
图11是对应于图10的图示。在每种情况下的实施例(实线)和比较实施例(点线和虚线)显示了作为半径r的函数的洁净区的深度。实施例属于根据本发明制备的半导体晶片；比较实施例属于不是根据本发明制备的半导体晶片。制备工艺中的唯一差异是第一RTA处理的目标温度。其为1290℃(实施例)或1250℃(比较实施例)。
图12显示了，对于代表性实施例，作为根据本发明的半导体晶片的半径r的函数的BMD的密度，其中密度的分布已在上述BMD测试过程中确定。DBMD表示在半导体晶片的内部区域中发现的BMD密度的平均值，该内部区域离半导体晶片的前侧的距离为9μm至340μm。图13显示了作为半导体晶片的半径r的函数的该半导体晶片的BMD的大小。SBMD表示在半导体晶片的内部区域中发现的BMD的大小的平均值。
图14、图15和图16显示了，对于代表性实施例，从前侧至稍深于300μm的深度的BMD密度的深度分布，其中所述深度分布已在上述BMD测试过程中确定。所述图表显示了作为离半导体晶片前侧的距离的函数的根据本发明的半导体晶片的BMD密度，其中dc是半导体晶片的中部的距离(图14)，dr/2是具有75mm的半径的半导体晶片上的位置处的距离(图15)，并且dr＝140是具有140mm的半径的半导体晶片的位置处的距离(图16)。

Claims (9)

1.一种由单晶硅构成的半导体晶片，其具有前侧、后侧、中部和周边，其包括：
从所述中部延伸至所述周边的Nv区域；
从所述前侧延伸至进入所述半导体晶片的内部中不小于20μm的深度的洁净区，其中借助于铂扩散和DLTS确定的所述洁净区中的空穴密度不超过1×1013个空穴/cm3；
不小于4.5×1017个原子/cm3且不超过5.5×1017个原子/cm3的氧浓度；
所述半导体晶片的所述内部中的区域，该区域与所述洁净区邻接，并且具有可借助于热处理形成为具有不小于5.5×109/cm3的峰值密度的BMD的核，其中所述热处理包括在4小时的时段内将所述半导体晶片加热至800℃的温度，以及在16小时的时段内将其加热至1000℃的温度。
2.根据权利要求1所述的半导体晶片，其中BMD的所述峰值密度在离所述半导体晶片的所述前侧不超过100μm的距离处。
3.根据权利要求1或2所述的半导体晶片，其中从所述半导体晶片的所述中部至所述周边，离所述半导体晶片的所述前侧的距离为9μm至340μm的BMD的密度的平均值满足比率DBMDmax/DBMDmin不超过1.4的条件，其中DBMDmax是BMD的最大密度，且DBMDmin是BMD的最低密度。
4.根据权利要求1或2所述的半导体晶片，其中从所述半导体晶片的所述中部至所述周边，离所述半导体晶片的所述前侧的距离为9μm至340μm的BMD的大小满足比率SBMD大/SBMD小不超过1.3的条件，其中SBMD大是所述BMD中的最大值，且DBMD小是所述BMD中的最低值。
5.一种用于制备由单晶硅构成的半导体晶片的方法，其按如下顺序包括：
通过CZ法生长硅单晶；
从所述单晶中分离至少一个由单晶硅构成的半导体晶片，其中所述半导体晶片具有不小于4.5×1017个原子/cm3且不大于5.5×1017个原子/cm3的氧浓度，并且完全由Nv区域构成；
在含有氩和氧的气氛中，在不小于20s且不超过40s的时段内，在不小于1285℃且不超过1295℃的第一温度范围内的温度下，对由单晶硅构成的所述半导体晶片进行第一RTA处理；
对所述半导体晶片进行化学处理，其包括从所述半导体晶片的前侧化学去除氧化物层；
在含有氩和氨的气氛中，在不小于15s且不超过30s的时段内，在不小于1160℃且不超过1185℃的第二温度范围内的温度下，并且在惰性气氛中，在不小于20s且不超过40s的时段内，在不小于1150℃且不超过1175℃的第三温度范围内的温度下，对由单晶硅构成的所述半导体晶片进行第二RTA处理。
6.根据权利要求5所述的方法，其中所述单晶的生长在含氩和氢的气氛中进行。
7.根据权利要求5或6所述的方法，其中单晶以不小于0.5mm/min的拉制速度生长，并且所述单晶具有至少300mm的直径。
8.根据权利要求5至7中任一项所述的方法，其中在氩气氛中进行在所述第三温度范围内的所述RTA处理。
9.根据权利要求5至8中任一项所述的方法，其中在所述第三温度范围内的所述RTA处理之后，进行由单晶硅构成的所述半导体晶片的热处理，并且在4小时的时段内将所述半导体晶片加热至800℃，并且在16小时的时段内将所述半导体晶片加热至1000℃。
CN201780076669.0A 2016-12-15 2017-12-08 由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法 Active CN110062824B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016225138.4 2016-12-15
DE102016225138.4A DE102016225138A1 (de) 2016-12-15 2016-12-15 Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
PCT/EP2017/082021 WO2018108735A1 (de) 2016-12-15 2017-12-08 Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium

Publications (2)

Publication Number Publication Date
CN110062824A true CN110062824A (zh) 2019-07-26
CN110062824B CN110062824B (zh) 2021-07-06

Family

ID=61074458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780076669.0A Active CN110062824B (zh) 2016-12-15 2017-12-08 由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法

Country Status (8)

Country Link
US (1) US10961640B2 (zh)
EP (1) EP3555348B1 (zh)
JP (1) JP6821809B2 (zh)
KR (1) KR102223709B1 (zh)
CN (1) CN110062824B (zh)
DE (1) DE102016225138A1 (zh)
TW (1) TWI649466B (zh)
WO (1) WO2018108735A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7078496B2 (ja) * 2018-08-30 2022-05-31 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
CN113906171A (zh) * 2019-04-16 2022-01-07 信越半导体株式会社 单晶硅晶圆的制造方法及单晶硅晶圆
EP3929334A1 (de) * 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1251206A (zh) * 1997-02-26 2000-04-19 Memc电子材料有限公司 理想的氧沉淀硅晶片及氧外扩散较小的工艺
US20040194692A1 (en) * 2003-04-01 2004-10-07 Hideshi Nishikawa Silicon annealed wafer and silicon epitaxial wafer
CN101187058A (zh) * 2006-09-20 2008-05-28 硅电子股份公司 硅半导体晶片及其制造方法
CN102148155A (zh) * 2009-12-29 2011-08-10 硅电子股份公司 硅晶片及其制造方法
CN103498196A (zh) * 2008-09-29 2014-01-08 美格纳半导体有限会社 硅晶片的制造方法
CN103578976A (zh) * 2012-08-08 2014-02-12 硅电子股份公司 单晶硅半导体晶片及其制造方法
CN104040702A (zh) * 2012-01-11 2014-09-10 信越半导体株式会社 单晶硅晶片的制造方法及电子器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
KR100745312B1 (ko) * 2001-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
EP1879224A3 (en) 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
WO2010119614A1 (ja) * 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
KR101822479B1 (ko) * 2014-01-14 2018-01-26 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
KR102175689B1 (ko) * 2014-07-31 2020-11-09 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
TWI592524B (zh) * 2014-09-24 2017-07-21 Ｓｕｍｃｏ股份有限公司 單晶矽之製造方法及製造系統
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1251206A (zh) * 1997-02-26 2000-04-19 Memc电子材料有限公司 理想的氧沉淀硅晶片及氧外扩散较小的工艺
US20040194692A1 (en) * 2003-04-01 2004-10-07 Hideshi Nishikawa Silicon annealed wafer and silicon epitaxial wafer
CN101187058A (zh) * 2006-09-20 2008-05-28 硅电子股份公司 硅半导体晶片及其制造方法
CN103498196A (zh) * 2008-09-29 2014-01-08 美格纳半导体有限会社 硅晶片的制造方法
CN102148155A (zh) * 2009-12-29 2011-08-10 硅电子股份公司 硅晶片及其制造方法
CN104040702A (zh) * 2012-01-11 2014-09-10 信越半导体株式会社 单晶硅晶片的制造方法及电子器件
CN103578976A (zh) * 2012-08-08 2014-02-12 硅电子股份公司 单晶硅半导体晶片及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冯泉林: "快速退火处理对300mm硅片洁净区和氧沉淀的影响", 《万方数据库》 *

Also Published As

Publication number Publication date
KR20190084298A (ko) 2019-07-16
JP2020502028A (ja) 2020-01-23
JP6821809B2 (ja) 2021-01-27
TWI649466B (zh) 2019-02-01
EP3555348B1 (de) 2021-02-03
TW201839190A (zh) 2018-11-01
EP3555348A1 (de) 2019-10-23
WO2018108735A1 (de) 2018-06-21
KR102223709B1 (ko) 2021-03-05
US20200240039A1 (en) 2020-07-30
DE102016225138A1 (de) 2018-06-21
US10961640B2 (en) 2021-03-30
CN110062824B (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
CN110062824A (zh) 由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法
CN100466200C (zh) 减少硅晶片中的金属杂质的方法
CN1155065C (zh) 半导体衬底的制造方法
JP2019091919A (ja) トンネル誘電体層を伴う太陽電池の製造方法
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
US20020189640A1 (en) Sc-2 based pre-thermal treatment wafer cleaning process
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
CN107210222B (zh) 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法
JP2735772B2 (ja) シリコンにおける汚染物除去および少数担体寿命の改良
CN100437941C (zh) 一种获得洁净区的硅片快速热处理工艺方法及其产品
CN113517191B (zh) 硅晶片及其制造方法
TWI231548B (en) Silicon semiconductor substrate and preparation thereof
EP0973190A2 (en) Silicon wafer and method for producing it
CN111106029A (zh) 一种晶圆快速热处理机台的监控方法
JP6268676B2 (ja) 電極の形成方法
JP5720557B2 (ja) 半導体基板の評価方法および半導体基板の製造方法
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP4647732B2 (ja) Ｐ／ｐ−エピタキシャルウェーハの製造方法
JP4826993B2 (ja) ｐ型シリコン単結晶ウェーハの製造方法
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
JP4305800B2 (ja) シリコンウエハ表面の窒化物評価方法
CN106917143A (zh) 一种改善硅片内部氧沉淀及获得表面洁净区的方法
JP2000290100A (ja) シリコンウェーハの製造方法
JPH11243093A (ja) シリコンエピタキシャルウェーハの製造方法
JP2011138957A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant