JP2006501669A - 半導体材料のウエハのための高速アニーリングプロセス - Google Patents

半導体材料のウエハのための高速アニーリングプロセス Download PDF

Info

Publication number
JP2006501669A
JP2006501669A JP2004541118A JP2004541118A JP2006501669A JP 2006501669 A JP2006501669 A JP 2006501669A JP 2004541118 A JP2004541118 A JP 2004541118A JP 2004541118 A JP2004541118 A JP 2004541118A JP 2006501669 A JP2006501669 A JP 2006501669A
Authority
JP
Japan
Prior art keywords
temperature
wafer
gradient
slope
process according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004541118A
Other languages
English (en)
Other versions
JP2006501669A5 (ja
Inventor
エリク、ネイル
クリストフ、マレビーユ
ルドビク、エスカルノー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006501669A publication Critical patent/JP2006501669A/ja
Publication of JP2006501669A5 publication Critical patent/JP2006501669A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、半導体材料の中から選択された材料からなるウエハの表面処理プロセスであって、前記ウエハが転移技術によって得られ、ａ）加熱の開始を意図した温度上昇の第１の勾配と、ｂ）温度の安定を意図した第１の安定停止状態と、ｃ）温度上昇の第２の勾配とを連続的に含む高速アニーリング段階を有するプロセスにおいて、前記第２の勾配中、温度上昇の平均的な傾きは、ローとして知られる第１の低温範囲内の第１の値を有し、その後にハイとして知られる高温範囲内で上昇することを特徴とするプロセスに関する。

Description

本発明は、マイクロエレクトロニクス、光学、光電子工学の用途で使用することを目的としたウエハの表面処理に関する。
本発明に係るウエハは、半導体材料からなるものと定める。
したがって、本明細書で説明する特定の例は、ＳＯＩ（シリコン・オン・インシュレータ）型のウエハに関するものである。
本発明は、更に正確には、半導体材料の中から選択された材料からなるウエハの表面処理プロセスであって、前記ウエハが転移技術によって得られ、
・加熱の開始を意図した温度上昇の第１の勾配と、
・温度の安定を意図した第１の安定停止状態と、
・温度上昇の第２の勾配と
を連続的に含む高速アニーリング段階を有するプロセスに関する。
本発明に係る半導体材料からなるウエハは、転移技術によって得られたウエハ、すなわち、そのうちの１つの層（ウエハの全て又は一部に対応する層）がソース基板から支持体上へ転移されたウエハであるものと定める。
また、“高速アニーリング”は、ウエハを非常に短い時間（数十秒）で非常に高い温度（約１１００℃またはそれ以上）にするアニーリングであるものと定める。
この種のアニーリングは、一般にＲＴＡ（高速熱アニーリング）と称する。
かかるＲＴＡにより、ウエハの表面を滑らかにすることができる。
従来技術で実施されるＲＴＡを、図１に概略的に示す。この図は、時間ｔに伴う温度Ｔの推移を示している。
図１から分かるように、ＲＴＡは、ＲＴＡに晒されるウエハの温度が非常に短い時間で室温ＲＴから高いアニーリング終了温度Ｔ２まで上昇する温度上昇勾配を含む。
一例として、ＲＴは約２０℃〜約５００℃の範囲となる可能性があり、Ｔ２は約１２００℃となり得る。
図１から分かるように、ＲＴＡは、実際には２つの直線的勾配を含む。すなわち、
・ウエハが約７５０℃の値までの温度となる第１の勾配 − その後に、この温度で約１０秒間停止状態となる。この第１の勾配およびそれに続く停止状態により、
＞加熱が開始され、
＞ＲＴＡに晒されるウエハの温度の確認を開始でき（この確認は、ウエハの温度を決定するパイロメータによって行なわれるが、ウエハは、ウエハの材料に依存する特定の温度（シリコンウエハの場合、この温度は約４００℃）のみでしかパイロメータによって読み取ることができない）、
＞温度を安定させることができる（これは、特に停止状態の役割である）。
・約５０℃／秒の傾きを有する第２の勾配 − この後、約３０秒間の停止状態となる。この第２の勾配は、ＲＴＡの重要な活動期を構成する。
このような従来のＲＴＡを用いると、ウエハ、特にシリコンからなるウエハ（例えば、ＳＯＩ）に欠陥が現れることが分かった。
スリップラインとして知られるこれらの欠陥は、ＲＴＡ中にウエハが晒される重要な熱的制約に起因している。
かかる熱的制約は、特に、非常に急な温度上昇勾配と、非常に高い温度での最終的な停止様態とに起因している。
そのため、従来のＲＴＡに晒されるウエハ上には、ウエハに加えられる熱量に応じて、多かれ少なかれスリップラインが観察される。
これらのスリップラインは、ウエハの全面にわたって現れ易く、また、アニーリング炉内でウエハを支持する部材上には、顕著に現れる可能性が高い。無論、かかるスリップラインは、不利益となる。
本発明の目的は、この不利益を軽減することである。
この目的を達成するため、本発明は、半導体材料の中から選択された材料からなるウエハの表面処理プロセスであって、前記ウエハが転移技術によって得られ、
・加熱の開始を意図した温度上昇の第１の勾配と、
・温度の安定を意図した第１の安定停止状態と、
・温度上昇の第２の勾配と
を連続的に含む高速アニーリング段階を有するプロセスにおいて、
前記第２の勾配中、温度上昇の平均的な傾きは、ローとして知られる第１の低温範囲内の第１の値を有し、その後にハイとして知られる高温範囲内で上昇することを特徴とするプロセスを提案する。
本発明に係るプロセスの幾つかの好ましい非制限的な態様は、以下の通りである。
・前記ウエハがシリコンからなるウエハであり、
・前記ウエハがＳＯＩウエハであり、
・前記第１の停止状態が約７５０℃の温度で起こり、
・前記低温範囲が約８００〜約１１００℃にわたり、
・前記高温範囲内で温度が連続的に上昇し、
・前記低温範囲内で温度が中間停止状態をもって上昇し、
・前記高速アニーリング段階は、約１１５０〜１２５０℃の温度の停止状態で終了し、
・前記第２の勾配が約２５〜５０℃／秒の傾きで終了する。
本発明の他の態様、目的、利点は、従来技術に関して既に説明した図１に加えて、添付図面を参照して与えられる本発明の以下の説明を読むことにより明らかとなる。
ここで、図２ａおよび図２ｂを参照すると、それらの図は、従来技術の知識に基づき実施されるＲＴＡ段階における温度上昇中の温度の推移（図２ａ）、および本発明によって実施されるＲＴＡ段階における温度上昇中の温度の推移（図２ｂ）をそれぞれ示している。
図面は、脆化領域に沿って引き離す転移プロセス（スマートカット（登録商標）タイプのプロセス）により得られた、ＳＯＩウエハのＲＴＡアニーリングに関して描かれている。
しかし、本発明は、任意のタイプの転移プロセス（例えば、ＥＬＴＲＡＮ（登録商標）等）によって得られるウエハにも適用されるが、必ずしもＳＯＩ型構造を成していなくてもよい。
したがって、本発明は、シリコンウエハに適用され、或いは他の半導体材料からなるウエハに適用される。
図２ａおよび図２ｂの温度上昇は、前述したように、２つのＲＴＡ段階に対応しており、その一方（図２ｂ）は本発明によって実施される。
これらの２つの温度上昇はほぼ同じ態様で始まり、約７５０℃の値までの温度となる第１の勾配Ｒ１を伴う。
この第１の勾配の後、（約７５０℃の値の）第１の恒温停止状態が続く。
２つのアニーリング段階の間の違いは、第１の停止状態の後に続く、温度上昇の第２の勾配である。
実際に、図２ａの勾配は、既に周知のように略直線的であることが観察された。すなわち、この第２の勾配は、約５０℃／秒のような一定の傾きを有する。
そして、この従来のアニーリングは１〜３０秒の停止状態で終了し、この停止状態中、温度は約１２００〜１２３０℃のような一定の値で維持される。
図２ｂの第２の勾配Ｒ２は、直線的ではない。
これに対し、この第２の勾配は一般に凹状をなしている。すなわち、第２の勾配は、この勾配の開始点Ｐ１（約７５０℃）と、この勾配の終了点Ｐ２（一般には、約１１５０〜１２５０℃）とを結ぶ直線（破線で示す）の下側に延出している。
更に正確には、第２の勾配中、温度上昇の平均的な傾きは、ローとして知られる温度の第１の範囲を伴う第１の値となり、その後にハイとして知られる温度の範囲で上昇する。
すなわち、この第２の勾配の温度上昇中、最初の所定の温度上昇（第１の範囲）においては、勾配の後半の部分（第２の範囲）の間よりも多くの時間が費やされる。
また、本発明の場合、この第２の勾配Ｒ２は、同じ温度差においては、従来の第２の勾配の温度上昇持続時間よりも、長い温度上昇持続時間Δｔ２に関係するものと定める。
この持続時間は、図２ｂにおいては、点Ｐ１（本発明に係る第２の勾配Ｒ２の開始点）と点Ｐ２（本発明に係る第２の勾配Ｒ２の終了点）との間の時間差に対応するものと定める。
比較のため、従来技術に基づいて再現された従来の第２の勾配Ｒ０２も、図２ｂに示す。この従来の第２の勾配Ｒ０２は、同じ点Ｐ１で始まるが、Ｐ２とは異なり、時間的に先行する点Ｐ０２で終了する。
したがって、本発明に係る第２の勾配Ｒ２は、従来の第２の勾配と比較すると、直線的でないことのみでなく、２つの連続的な範囲で上昇するが、全体的にゆっくりとした温度上昇に対応する平均的な傾きを有していることが分かる。
更に正確には、図２ａに示す例において、第２の勾配は、漸次的且つ連続的に上昇する傾きを有しており、この傾きは、連続して以下の値、すなわち１０−１５−２５−５０℃／秒という値になる。
すなわち、図２ｂにおける第２の勾配は、従来技術に係るＲＴＡ段階の第２の勾配に対応する約５０℃／秒という最大の傾きで終了する。
この勾配の主な特徴は、約７５０℃で始まって約１１５０〜１２５０℃で終了する、この第２の勾配の低温範囲（ローの温度範囲）で、ウエハによって費やされる時間を長くすることができるという点である。
当該範囲は、ここで説明した例では、約８００℃〜約１１００℃の温度に対応していると見なすことができる。
なお、本発明において、第２の勾配の低温範囲でＲＴＡに晒されるウエハが要する時間は長くなる。
上記のことは、ローとして知られる範囲で実際に費やされる時間が、従来のＲＴＡと比べて長くなるという意味では、“絶対的”である。
また、上記のことは、一般に第２の勾配に対して認めることができる。すなわち、本発明においては、この第２の勾配中、所謂ハイの範囲（“ロー”の範囲の温度よりも大きい第２の勾配の温度に対応する）で、経過する時間に対する所謂ローの範囲で経過する時間の比率は、従来技術で得られるものと比べて大きい。
すなわち、本発明においては、第２の勾配の総持続時間に照らして、第２の勾配のこの“ロー”の温度範囲で費やされる時間は、従来技術のような直線的な勾配を有するアニーリング段階よりも長い。
実際には、第２の勾配中、温度上昇の平均的な傾きは、ローとして知られる第１の温度範囲内の第１の値を有し、その後にハイとして知られる温度範囲内で上昇する。
“ロー”および“ハイ”の温度範囲は、特にウエハの材料に基づいて定義されるものと定める。
また、他の“第２の勾配”を用いて本発明を実施することができ、そのようにする瞬間から、前述した低温範囲と高温範囲との比率に関する条件が適用される。
例えば、中間の恒温停止状態をこの恒温範囲に定義できる（例えば、ここで説明した例では、８００〜１１００℃の温度で停止状態となる）。
一般に、この条件が適用される任意の形態を第２の勾配に与えることができる。
かかる態様で処理すると、アニーリング後におけるウエハ上のスリップラインの数を実質的に減らすことができる。
出願人は、特に（それらの支持体が別個の支持点の形式を成しているか否か、連続する円形リングの形式を成しているか否か、あるいはウエハと同軸であるか否かに関わらず）、炉内のウエハの支持体上に生じるスリップラインがかなり減少することに気付いた。
この効果は、ＲＴＡの最後に観察されるスリップラインが、“ロー”温度値に対応するウエハのＲＴＡの一部の間に生じる欠陥に起因しているという事実によって説明される。
この効果を、図３に示す。図３は、４つのウエハそれぞれに対して行なわれるＲＴＡの４つの状態において、アニーリング後にウエハ上に生じるスリップラインの数を示す。
４つのアニーリング段階は、横座標に広がる一連の点に対応している − 異なる各横座標が、１つのアニーリングに対応している。
このグラフの下側が、データラインである。
“時間”データの第１のラインは、アニーリング毎に、第２の勾配の“ロー”の温度範囲で経過した時間を表わしている − ４つのアニーリング段階は、図２ｂに示すものと同様に、同じ第１の勾配Ｒ１を有している。
“平均”データの第２のラインは、アニーリング後にウエハ群で観察されたスリップラインの数に対応している。
“カウント”データの第３のラインは、スリップラインが数えられたウエハの数を示している（２つのケースでは、この数が１つに限られる）。
“時間”が長くなると、スリップラインの数が減少するのが分かる。
ここでの実際の結果は、以下の通りである。
表 １
低温範囲で要する時間（秒） 観察されたスリップラインの平均数
７ ４６．５
１４．５ ３０
１９ １４
２６ ６．５
図３の例において、“ローの温度”の範囲は、８００〜１１００℃にわたるものと定める。
したがって、高い比率（低温範囲で要する時間／高温範囲で要する時間）に対応するＲＴＡの第２の漸進的な勾配の適用は、スリップラインの数が減少するために有益である。
従来技術によって実施されるＲＴＡの概略図。 従来の態様で実施されるＲＴＡ段階中の温度の推移を示すグラフ。 本発明によって実施されるＲＴＡ段階中の温度の推移を示すグラフ。 特定の温度範囲内のＲＴＡ中に要する時間の長さの、スリップラインの数に対する影響を示すグラフ。

Claims (9)

  1. 半導体材料の中から選択された材料で形成されたウエハの表面処理プロセスであって、前記ウエハが転移技術によって得られ、
    ・加熱の開始を意図した温度上昇の第１の勾配と、
    ・温度の安定を意図した第１の安定停止状態と、
    ・温度上昇の第２の勾配と
    を連続的に含む高速アニーリング段階を有するプロセスにおいて、
    前記第２の勾配中、温度上昇の平均的な傾きは、ローとして知られる第１の低温範囲内の第１の値を有し、その後にハイとして知られる高温範囲内で上昇する
    ことを特徴とするプロセス。
  2. 前記ウエハがシリコンからなるウエハであることを特徴とする、先行する請求項に記載のプロセス。
  3. 前記ウエハがＳＯＩウエハであることを特徴とする、先行する請求項に記載のプロセス。
  4. 前記第１の停止状態が約７５０℃の温度で起こることを特徴とする、先行する２つの請求項の何れかに記載のプロセス。
  5. 前記低温範囲が約８００〜約１１００℃にわたることを特徴とする、先行する３つの請求項の何れかに記載のプロセス。
  6. 前記低温範囲内で温度が連続的に上昇することを特徴とする、先行する請求項の何れかに記載のプロセス。
  7. 前記低温範囲内で温度が中間停止状態をもって上昇することを特徴とする、請求項１ないし５の何れかに記載のプロセス。
  8. 前記高速アニーリング段階は、約１１５０〜１２５０℃の温度の停止状態で終了することを特徴とする、先行する請求項の何れかに記載のプロセス。
  9. 前記第２の勾配が約２５〜５０℃／秒の傾きで終了することを特徴とする、先行する請求項の何れかに記載のプロセス。
JP2004541118A 2002-10-01 2003-09-26 半導体材料のウエハのための高速アニーリングプロセス Pending JP2006501669A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0212120A FR2845202B1 (fr) 2002-10-01 2002-10-01 Procede de recuit rapide de tranches de materiau semiconducteur.
PCT/IB2003/004590 WO2004032227A1 (en) 2002-10-01 2003-09-26 Rapid annealing process for wafers in semiconductor material

Publications (2)

Publication Number Publication Date
JP2006501669A true JP2006501669A (ja) 2006-01-12
JP2006501669A5 JP2006501669A5 (ja) 2006-04-27

Family

ID=31985363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004541118A Pending JP2006501669A (ja) 2002-10-01 2003-09-26 半導体材料のウエハのための高速アニーリングプロセス

Country Status (9)

Country Link
US (1) US7138344B2 (ja)
EP (1) EP1552553A1 (ja)
JP (1) JP2006501669A (ja)
KR (1) KR100758053B1 (ja)
CN (1) CN100336196C (ja)
AU (1) AU2003267793A1 (ja)
FR (1) FR2845202B1 (ja)
TW (1) TWI278936B (ja)
WO (1) WO2004032227A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023701A1 (fr) * 2006-08-25 2008-02-28 Sumco Techxiv Corporation Procédé de traitement thermique d'une plaquette de silicium

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818842B1 (ko) * 2006-12-27 2008-04-01 주식회사 실트론 웨이퍼의 열처리시 슬립을 방지할 수 있는 웨이퍼 지지 핀및 웨이퍼의 열처리 방법
FR2938119B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JPH08250688A (ja) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP2000091342A (ja) * 1998-09-14 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ
WO2001015215A1 (fr) * 1999-08-20 2001-03-01 S.O.I.Tec Silicon On Insulator Technologies Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0119374B1 (fr) * 1983-03-18 1987-09-02 ATELIERS DE CONSTRUCTIONS ELECTRIQUES DE CHARLEROI (ACEC) Société Anonyme Procédé pour le contrôle de la marche d'une machine électrique et dispositif appliquant ce procédé
US5359693A (en) * 1991-07-15 1994-10-25 Ast Elektronik Gmbh Method and apparatus for a rapid thermal processing of delicate components
JPH1012626A (ja) * 1996-06-26 1998-01-16 Sony Corp 半導体装置の製造方法
JP3450163B2 (ja) 1997-09-12 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JPH08250688A (ja) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP2000091342A (ja) * 1998-09-14 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ
WO2001015215A1 (fr) * 1999-08-20 2001-03-01 S.O.I.Tec Silicon On Insulator Technologies Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023701A1 (fr) * 2006-08-25 2008-02-28 Sumco Techxiv Corporation Procédé de traitement thermique d'une plaquette de silicium

Also Published As

Publication number Publication date
EP1552553A1 (en) 2005-07-13
US7138344B2 (en) 2006-11-21
WO2004032227A1 (en) 2004-04-15
US20040106303A1 (en) 2004-06-03
CN1685497A (zh) 2005-10-19
KR20050048669A (ko) 2005-05-24
KR100758053B1 (ko) 2007-09-11
FR2845202A1 (fr) 2004-04-02
TWI278936B (en) 2007-04-11
CN100336196C (zh) 2007-09-05
FR2845202B1 (fr) 2004-11-05
AU2003267793A1 (en) 2004-04-23
TW200416894A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
KR100784581B1 (ko) 표면 거칠기 감소 방법
JP4582982B2 (ja) 基板の処理方法
TWI420599B (zh) 矽晶圓之製造方法
JP2008300435A (ja) Ｓｏｉウェーハのシリコン酸化膜形成方法
JPWO2004075298A1 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2015177150A (ja) 貼り合わせウェーハの製造方法
JP2006501669A (ja) 半導体材料のウエハのための高速アニーリングプロセス
JP2011530182A (ja) 接着接合界面を安定するためにイオンを注入する工程を備える構造物製造方法
JPH0357230A (ja) 半導体基板と支持板とのロウ付け方法
US6054684A (en) Ultra fast temperature ramp up and down in a furnace using interleaving shutters
KR20040093730A (ko) 램프 분할 영역 제어를 위한 시스템 및 방법
JP5479304B2 (ja) シリコン単結晶ウェーハの熱酸化膜形成方法
US7585793B2 (en) Method for applying a high temperature heat treatment to a semiconductor wafer
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
JPH0845946A (ja) シリコン半導体単結晶基板の熱処理方法及び熱処理装置、半導体装置
JP4949021B2 (ja) 改良された安定化アニール方法
JPH04369216A (ja) 半導体基板への硼素拡散方法
JP2010073782A (ja) 半導体ウェーハの熱処理方法
JP2004172564A (ja) アニールウェーハ及びその製造方法
US7098148B2 (en) Method for heat treating a semiconductor wafer
CN111799215B (zh) 一种降低异质结构薄膜退火热应力的方法
JP2011151267A (ja) 貼り合わせウェーハの製造方法
JP6860262B2 (ja) 構造の表面を平滑化するためのプロセス
JP2005085964A (ja) 貼り合わせ基板の製造方法
JP2003176155A (ja) 不均質な材料の加工方法、特にはみがく方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090306

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413