CN1685497A - 用于半导体材料晶片的快速退火处理工艺 - Google Patents

用于半导体材料晶片的快速退火处理工艺 Download PDF

Info

Publication number
CN1685497A
CN1685497A CNA038235196A CN03823519A CN1685497A CN 1685497 A CN1685497 A CN 1685497A CN A038235196 A CNA038235196 A CN A038235196A CN 03823519 A CN03823519 A CN 03823519A CN 1685497 A CN1685497 A CN 1685497A
Authority
CN
China
Prior art keywords
slope
wafer
temperature
technology
temperature range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038235196A
Other languages
English (en)
Other versions
CN100336196C (zh
Inventor
E·内雷
C·马勒维尔
L·埃斯卡劳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1685497A publication Critical patent/CN1685497A/zh
Application granted granted Critical
Publication of CN100336196C publication Critical patent/CN100336196C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种用于选自于半导体材料的晶片的表面处理工艺，通过转移技术获得该晶片，以及该工艺包括依次包含下述步骤的快速退火阶段：a)温度上升的第一个斜坡，是为了开始加热，b)第一次稳定停止，是为了稳定温度，c)温度上升的第二个斜坡，其特征在于在第二个斜坡期间，在称为低的第一温度范围之内温度上升的平均斜率具有第一值，然后在称为高的温度范围之内增加。

Description

用于半导体材料晶片的快速退火处理工艺
本发明涉及用于微电子、光学和光电子应用中的材料制成的晶片的表面处理。
更具体地说，本发明涉及的晶片由半导体材料制作。
由此在该文本中描述的具体实施例涉及绝缘衬底上硅(SOI)型晶片。
本发明更确切地涉及用于选自于半导体材料的晶片的表面处理工艺，通过转移技术获得该晶片，以及该工艺包括依次包含下述步骤的快速退火阶段：
·温度上升的第一个斜坡，是为了开始加热，
·第一次稳定停止，是为了稳定温度，
·温度上升的第二个斜坡。
本发明涉及的半导体材料的晶片具体来说是通过转移技术获得的，意味着其一层(对应于所有的或部分晶片)晶片已经从源衬底转移到支架。
具体来说，“快速退火”是将晶片放到很高温度(大约1100℃或更高)极短的时间(几十秒)的退火。
这种退火通常称为快速热退火(RTA)。
它还使得晶片的表面变得平整。
在图1中概括地描述在现有技术中实施的RTA，其示出了根据时间t的温度T的演变。
该图示出RTA包括温度的斜坡上升，以使得晶片在很短的时间经受从室温RT到高的目标退火温度T2的RTA。
借助实例，RT可以在大约20℃到500℃的范围，以及T2可以在大约1200℃。
该图示出RTA实际上包括两个直线斜坡：
·从大约750℃的温度T1取晶片的第一个斜坡，然后在该温度停止10秒钟。该第一个斜坡和随后的停止允许：
开始加热，
Figure A0382351900042
经受RTA的晶片的跟踪温度开始启动(通过判断晶片温度的高温计保证该跟踪，但是该晶片只是从依赖于晶片材料的某温度对高温计变得“可读”，在硅晶片的情况中该温度为大约400℃)，
Figure A0382351900043
该温度得到稳定(这更尤其是停止的作用)。
·具有每秒大约50℃的斜率的第二个斜坡，跟随着约30秒的停止。第二个斜坡构成RTA的重要的有源相(active phase)。
已经注意到，使用这种常规RTA，在晶片中存在故障，尤其是在由硅制成的晶片的情况中(例如SOI)。
这些被称为滑移线的故障是由承受RTA期间的晶片的重要热约束引起的。
这些热约束尤其是由于温度上升的很陡斜坡引起的，以及由于在很高温度的最终停止引起的。
因此，根据施加给晶片的热预算，将在经受了常规RTA的晶片上观察到较少的或者更多的滑移线。
这些滑移线可能会出现在晶片的整个表面上，尤其在退火炉内支撑晶片的元件上。显然，这种滑移线造成了麻烦。
本发明的目的是减少这种麻烦。
为了达到这种目的，本发明提出了一种用于选自于半导体材料的晶片的表面处理工艺，已经通过转移技术获得该晶片，以及该工艺包括依次包含下述步骤的快速退火阶段：
·温度上升的第一个斜坡是为了开始加热，
·第一次稳定停止是为了稳定温度，
·温度上升的第二个斜坡，其特征在于，在第二个斜坡期间，温度上升的平均斜率具有在称为低的第一温度范围之内的第一值，以及然后在称为高的温度范围之内增加。
下面是根据本发明的工艺的一些优选的非限制性的方面：
·晶片是由硅制成的晶片，
·晶片是SOI晶片，
·第一次停止发生在大约750℃的温度，
·低温的范围从约800℃到约1100℃，
·在高温的范围内，温度以连续的方式增加，
·在低温的范围内，温度在中间停止地增加，
·快速退火阶段在大约1150℃到1250℃的温度以停止结束，
·第二个斜坡以每秒25到50℃的斜率结束。
参考除了图1之外的附图所给出的，阅读本发明的下述描述，本发明的其它方面、目的和优点将变得显而易见，其中参考现有技术已经对图1进行了评论：
·图2a和2b是示出了分别以连续的方式和根据本发明的在两个RTA阶段中温度演变的曲线，
·图3是示出影响在某温度范围内的RTA过程中通过的时间间隔长度的滑移线数量的曲线。
现在参考图2a和2b，它们示出了对于两个分别的RTA阶段的两个温度上升期间温度的演变，是根据现有技术(图2a)的常识和根据本发明实现的。
参考SOI晶片的RTA退火描述该附图，由沿着脆化区分离的转移工艺发出(SMARTCUT型工艺)。
然而，本发明还可应用到通过任何类型的转移工艺(例如ELTRAN或者其它的)获得的晶片，且它们不必具有SOI型结构。
由此，本发明应用在硅上的晶片，或者由其它半导体材料制成的晶片。
如已经所述的，在相应于图2a和2b中的两个RTA阶段温度上升，其中一个(图2b)根据本发明实现。
这两个温度上升大体以具有第一个斜坡R1使得温度到大约750℃值的相同方式启动。
第一恒定温度停止(在大约750℃的值)跟随在这个第一个斜坡之后。
在这两个退火阶段之间的差异在与第二个温度上升的斜坡，其跟随在第一次停止之后。
实际上，根据已经知道的，已经注意到图2a斜坡基本上是直线的。由此第二个斜坡具有每秒钟大约50℃的恒定斜率。
以及该常规退火以1到30秒的停止结束，其中在该过程中温度保持在大约1200到1230℃的恒定值。
至于图2b的第二个斜坡R2，它不是直线的。
相反，第二个斜坡通常具有凹的形状，那意味着它通常在将该斜坡的开始点P1(大约750℃)连接到该斜坡的终点P2(其通常为大约1150-1250℃)的直线(表示为点划线)下面延伸。
更准确地，在第二个斜坡的过程中，温度上升的平均斜率具有在称为低的第一温度范围之内的第一值，以及然后在称为高的温度范围之内增加。
换句话说，在这个第二个斜坡的温度上升的过程中，在开始用于所给出的温度上升(第一范围)耗费掉的时间相应地比在斜坡的后部分过程中(第二范围)更多。
而且，优选的是在本发明的情况中，第二个斜坡R2和温度上升的持续时间Δt2联系在一起，对于相同的温度差，该持续时间大于第二常规斜坡的温度上升的持续时间。
具体来说，在图2b中该持续时间对应于点P1(根据本发明的第二个斜坡R2的起点)和P2(根据本发明的第二个斜坡R2的终点)之间的时间差。
为了比较的目的，如根据现有技术的实施，已经在该图中表示了第二常规斜坡R02。该第二常规斜坡R02在同一点P1开始，但是在点P02结束，其不同于P2且恰好先于它。
因此，显然的是，和第二常规斜坡比较，根据本发明的第二个斜坡R2不仅不是直线的并具有在两个连续的范围增加的平均斜率，而且还对应于整体更缓慢的温度上升。
更准确地，在图2a表示的例子中，第二个斜坡具有渐进的和连续的斜率，该斜率具有连续的下述值：10-15-25-50℃每秒。
由此图2b中的第二个斜坡以每秒大约50℃的最大斜率结束，其对应于根据现有技术RTA阶段的第二个斜坡。
该斜坡的主要特征是允许晶片通过在该第二个斜坡的低温度的范围中的时间增加，该第二斜坡从大约750℃开始到大约1150-1250℃结束。
在这里所讨论的范围在所描述的例子可以确定为对应于大约800℃和大约1100℃的温度。
注意，根据本发明，增加了晶片经受第二个斜坡温度的低范围的RTA经过的时间。
该增加是“绝对的”，和常规RTA比较，在某种意义上增加了实际消耗在称为低范围的时间。
该增加通常可相关第二个斜坡来考虑：应该注意，根据本发明，在第二个斜坡过程中，和在现有技术中实施的相比，增加了在所谓的低范围中经过的时间与在所谓的高范围中(其对应于大于“低”范围的温度的第二个斜坡的温度)经过的时间的比率。
换句话说，根据本发明，和第二个斜坡的总的持续时间相比，在第二个斜坡的该“低”温度范围中比在按照现有技术中具有直线斜坡的退火阶段消耗额更多的时间。
实际上，在第二个斜坡过程中，在称为低的温度的第一范围内温度上升的平均斜率具有第一值，然后上升到称为高的温度范围内。
具体来说，根据晶片的材料特别地定义“低”温和“高”温的范围。
而且，可以从考虑有关在上述的低温和高温范围中经过的时间比例的条件的时刻用另一“第二个斜坡”来实现本发明。
例如，可以限定停止在这个低温范围的中间恒定温度(例如，停止在所述例子中800℃和1100℃的温度)。
一般来说，可以给出满足这个要考虑条件的任何形式的第二个斜坡。
这种方式的处理使得在退火之后晶片上得到的滑移线的数量基本上减少。
申请人明显地注意到，在炉中的晶片的支架上产生的滑移线被显著地减少了(不管这些支架具有分隔点支架的形式，还是具有和晶片同心的连续圆环)。
通过在RTA的结束时观察到的滑移线由在对应于“低”温值的晶片的部分RTA过程中产生的故障引起的事实解释该结果。
在图3中示出了该结果，其代表在四个分别的晶片上进行四种条件的RTA，在退火之后的晶片上产生的滑移线的数量。
四个退火阶段对应于分散在横坐标的系列点，每个不同的横坐标对应一次退火。
在该图表下面是数据线。
对于每次退火，“时间”数据的第一条线表示在第二个斜坡的“低”温的范围中经过的时间，四个退火阶段具有类似于图2b的相同的第一个斜坡R1。
“平均”数据的第二线条对应于在退火之后的多个晶片上观察到的滑移线的数量。
“计数”数据的第三条线表示滑移线已经被计数在其上的晶片的数量(在两个的情况下该数量被限制为一)。
可以注意到随着“时间”的增加，滑移线的数量降低。
这里是实际获得的结果：
在低温范围经过的时间(秒) 观察到的滑移线的平均数量
  7     46.5
  14.5     30
  19     14
  26     6.5
具体来说，在图3的例子中，“低温”的范围延伸到800℃和1100℃之间。
由此，对于减少滑移线的数量，采用RTA的第二改进的斜坡是有益的，该斜坡对应于高的比值(在低温范围经过的时间/在高温经过的时间)。

Claims (9)

1、用于选自于半导体材料的晶片的表面处理工艺，通过转移技术获得该晶片，以及该工艺包括依次包含下述步骤的快速退火阶段：
·温度上升的第一个斜坡，是为了开始加热，
·第一次稳定停止，是为了稳定温度，
·温度上升的第二个斜坡，其特征在于，在第二个斜坡期间，在称为低的第一温度范围之内温度上升的平均斜率具有第一值，然后在称为高的温度范围之内增加。
2、如权利要求1所述的工艺，其特征在于晶片是由硅制造的晶片。
3、如权利要求2所述的工艺，其特征在于晶片是绝缘体上硅晶片。
4、如权利要求2或3所述的工艺，其特征在于第一次停止发生在大约750℃的温度。
5、如权利要求2至4中任一项所述的工艺，其特征在于低温范围从大约800℃延伸到大约1100℃。
6、如前述任一项权利要求所述的工艺，其特征在于在低温范围之内，温度以连续的方式增加。
7、如权利要求1至5中任一项所述的工艺，其特征在于在低温范围之内，温度以中间停止增加。
8、如前述任一项权利要求所述的工艺，其特征在于快速退火阶段以在大约1150℃到1250℃的停止结束。
9、如前述任一项权利要求所述的工艺，其特征在于第二个斜坡以每秒大约25到50℃的斜率结束。
CNB038235196A 2002-10-01 2003-09-26 用于半导体材料晶片的快速退火处理工艺 Expired - Fee Related CN100336196C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0212120A FR2845202B1 (fr) 2002-10-01 2002-10-01 Procede de recuit rapide de tranches de materiau semiconducteur.
FR0212120 2002-10-01
PCT/IB2003/004590 WO2004032227A1 (en) 2002-10-01 2003-09-26 Rapid annealing process for wafers in semiconductor material

Publications (2)

Publication Number Publication Date
CN1685497A true CN1685497A (zh) 2005-10-19
CN100336196C CN100336196C (zh) 2007-09-05

Family

ID=31985363

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038235196A Expired - Fee Related CN100336196C (zh) 2002-10-01 2003-09-26 用于半导体材料晶片的快速退火处理工艺

Country Status (9)

Country Link
US (1) US7138344B2 (zh)
EP (1) EP1552553A1 (zh)
JP (1) JP2006501669A (zh)
KR (1) KR100758053B1 (zh)
CN (1) CN100336196C (zh)
AU (1) AU2003267793A1 (zh)
FR (1) FR2845202B1 (zh)
TW (1) TWI278936B (zh)
WO (1) WO2004032227A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101275286A (zh) * 2006-12-27 2008-10-01 斯尔瑞恩公司 用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
FR2938119B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0119374B1 (fr) * 1983-03-18 1987-09-02 ATELIERS DE CONSTRUCTIONS ELECTRIQUES DE CHARLEROI (ACEC) Société Anonyme Procédé pour le contrôle de la marche d'une machine électrique et dispositif appliquant ce procédé
US5359693A (en) * 1991-07-15 1994-10-25 Ast Elektronik Gmbh Method and apparatus for a rapid thermal processing of delicate components
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3287524B2 (ja) * 1995-03-13 2002-06-04 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
JPH1012626A (ja) * 1996-06-26 1998-01-16 Sony Corp 半導体装置の製造方法
JP3450163B2 (ja) 1997-09-12 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3478141B2 (ja) * 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101275286A (zh) * 2006-12-27 2008-10-01 斯尔瑞恩公司 用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法

Also Published As

Publication number Publication date
EP1552553A1 (en) 2005-07-13
US7138344B2 (en) 2006-11-21
WO2004032227A1 (en) 2004-04-15
US20040106303A1 (en) 2004-06-03
KR20050048669A (ko) 2005-05-24
KR100758053B1 (ko) 2007-09-11
FR2845202A1 (fr) 2004-04-02
TWI278936B (en) 2007-04-11
CN100336196C (zh) 2007-09-05
FR2845202B1 (fr) 2004-11-05
JP2006501669A (ja) 2006-01-12
AU2003267793A1 (en) 2004-04-23
TW200416894A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
CN1317152A (zh) 制备理想析氧硅晶片的工艺
CN1153343C (zh) 支持晶片的方法及静电吸盘装置
CN1969376A (zh) 半导体硅基板用热处理夹具
CN100336196C (zh) 用于半导体材料晶片的快速退火处理工艺
CN1624892A (zh) 静电吸盘
CN1967871A (zh) 半导体装置及其制造方法
CN100342527C (zh) 电源模块用基板
CN1748312A (zh) Soi晶片的制造方法及soi晶片
CN1779937A (zh) 用于重新定位用于基板载体的支架的方法和设备
CN1741276A (zh) 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法
CN1728784A (zh) 物理信息获取方法、物理信息获取设备和半导体器件
CN1250226A (zh) 制造半导体器件的方法
TW201218289A (en) Low-temperature bonding process
CN1286145C (zh) 利用硒化反应的衬底键合
CN1638584A (zh) 有机电致发光显示装置
CN1484307A (zh) 输入保护电路
CN1761987A (zh) 显示装置及其驱动方法
CN101031527A (zh) 陶瓷部件及其制造方法、加热器、载置机构、处理装置
CN1543186A (zh) 光电转换器和驱动它的方法
CN1747145A (zh) 薄基片支持器
CN1453836A (zh) 半导体器件的制造方法
CN1206954A (zh) 中间电压发生电路
CN1990426A (zh) 氮化铝接合体及其制造方法
WO2004095516A3 (en) Apparatus and method for polishing semiconductor wafers using one or more polishing surfaces
CN1881581A (zh) 半导体器件、液晶显示板、电子设备及制造器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20110926