CN101275286A - 用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法 - Google Patents

用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法 Download PDF

Info

Publication number
CN101275286A
CN101275286A CNA2007103070824A CN200710307082A CN101275286A CN 101275286 A CN101275286 A CN 101275286A CN A2007103070824 A CNA2007103070824 A CN A2007103070824A CN 200710307082 A CN200710307082 A CN 200710307082A CN 101275286 A CN101275286 A CN 101275286A
Authority
CN
China
Prior art keywords
wafer
support pin
wafer support
temperature
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103070824A
Other languages
English (en)
Inventor
金建
洪镇均
徐佑泫
宋京桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc filed Critical Siltron Inc
Publication of CN101275286A publication Critical patent/CN101275286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种晶片支撑销，具有与晶片接触的前端以致前端是扁平或圆形的。因此，在退火晶片期间重力应力被降低到最小，从而将滑移位错降低到最小。该晶片支撑销适用于晶片的退火，尤其是较大直径晶片的高温快速加温退火。

Description

用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法
技术领域
本发明涉及一种在退火晶片中使用的晶片支撑销(wafersupport pin)以及利用其的晶片退火方法，并且更具体地说涉及一种晶片支撑销的结构，其能够使施加于晶片的重力应力(gravitational stress)最小化并且还能够使热损失最小化以使滑移位错最小化，以及利用其的晶片退火方法。
背景技术
在半导体装置制造过程中通常进行退火过程。在硅片(硅晶片，silicon wafer)的情况下，在半导体装置制造过程中进行的退火过程期间，在晶片中存在的氧形成氧沉淀物(氧沉淀，oxygenprecipitate)。此外，在半导体装置制造过程中，超过一定水平的氧沉淀物相对于可以是污染源的金属杂质作为内部吸气部位(gettering site)，所以氧沉淀物是不可避免的基本要素(必需元素，essential element)。然而，在用于制造半导体装置的晶片的表面区域的一定深度，应确保存在洁净区(除杂区，去裸带，denuded zone)，在该洁净区不应产生氧沉淀物。因此，作为用于形成洁净区的方法，晶片制造商使用长时间退火或高温快速加温退火(RTA)，其中洁净区没有缺陷以及BMD(体微缺陷，bulk micro-defect)，该BMD包含在体区域(bulk region)内超过一定水平的氧沉淀物。尤其是，尽管有许多未解决的问题，但近来更多应用高温快速加温退火，这是由于较短的处理时间以及获得的高生产率。
高温快速加温退火在1150至1250℃的高温下对晶片进行退火几秒至几十秒，这不可避免地引起晶片中的滑移位错。如果在高温退火过程中产生的滑移位错存在于表面上，则在半导体装置制造过程中会发生电流漏泄，其变成产率降低的一个原因。因此，为了控制该问题，快速加温退火过程采用了在0.7R内3点支撑点(supportpoint)上平衡晶片重心的方法。
在基于0.7R内3点支撑方法的晶片中，如图1所示，由石英制成的三个尖尾销(sharp-ended pin)用来平衡在0.7R内3点支撑上的晶片的重心。在该方法中，晶片和销以最小面积接触，所以可以将由热损失和热膨胀系数的偏移(按照硅和石英的材料差异)所引起的热应力降低到最小程度，并且还可以将滑移位错降低到最小程度。因此，在利用晶片支撑销的0.7R内3点支撑方法中的晶片目前广泛用于不大于8英寸的晶片的快速加温退火。
然而，当晶片变得更大时，晶片的重量也倾向于变得更重。因此，在8英寸的晶片中不是问题的重力应力，在12英寸的晶片中变成一个问题，如后面解释的，所以常规晶片支撑方法现在对于滑移控制是不适当的。
发明内容
本发明用来解决现有技术的问题，因此本发明的一个目的是提供一种具有改善结构的晶片支撑销以将重力应力和热损失降低到最小程度，从而能够将滑移位错降低到最小程度；以及利用该支撑销的晶片退火方法。
为了实现上述目的，在本发明的一个方面，提供了一种晶片支撑销，其中晶片支撑销的前端(与晶片接触)是扁平或圆形的以将在退火晶片过程中的重力应力降低到最小程度。
优选地，至少晶片支撑销的前端由石英材料制成，并且至少晶片支撑销的前端还由单晶或多晶硅制成。
在至少晶片支撑销的前端由硅材料制成的情况下，单晶或多晶硅可以用N或C掺杂以增强机械强度。此外，可以用SiC或Si3N4表面涂布至少晶片支撑销的前端，以增强晶片支撑销的抗磨性。
此外，在根据本发明的用于退火晶片的晶片销中，对前端和晶片之间的接触面积加以控制，以致，在退火以后，当在对晶片和晶片支撑销之间的接触部分进行赖特蚀刻(Wright etching)5分钟以后加以测量时，销标记(pin mark)具有1.0×10-3cm2的最小截面积。同时，虽然无需限定此截面积的上限，但截面积的上限可以设置为2.0×10-2cm2，以便更容易实施。此外，为了获得销标记的截面积，晶片支撑销的前端优选为扁平或圆形的，但支撑销的形状和结构并没有特别限制，只要截面积是在上述范围内而与支撑销的结构无关。
同时，在本发明的另一个方面，提供了一种晶片退火方法，用于退火晶片同时支撑晶片，其中通过来自其底部的接触点并利用在0.7R内3点支撑销上的晶片，其中退火温度是在1150至1250℃的范围内，晶片具有150mm或更大的半径，并且晶片具有100g或更大的质量。
此外，还提供了一种晶片退火方法，用于退火晶片同时支撑晶片，其中通过来自其底部的点接触并利用晶片支撑销，其中，在退火以后，当在对晶片和晶片支撑销之间的接触部分进行赖特蚀刻5分钟以后进行测量时，销标记具有1.0×10-3至2.0×10-2cm2的截面积。
附图说明
图1a是示出了在晶片的快速加温退火中所使用的常规晶片支撑销的截面图，而图1b是在0.7R内3点支撑上的晶片重心。
图2是示出了在利用图1b的晶片支撑销进行两级(两阶段，two-stage)快速加温退火以后的晶片XRT(X射线拓扑图，X-RayTopography)照片。
图3是示出了在利用图1的晶片支撑销进行两级快速加温退火以后，在对晶片的销接触点进行赖特蚀刻5分钟的情况下，在晶片的背表面(rear surface)上出现的销标记的照片。
图4是示出了在图3的赖特蚀刻以后在晶片的表面上出现的蚀刻坑(etching pit)的照片。
图5是示出了根据本发明的一种退火过程的示意图，其中将中间稳定步骤加入两级快速加温退火以便防止滑移位错。
图6是按照中间稳定步骤(用于防止图5中的滑移位错)的温度通过分析晶片表面的滑移所获得的照片。
图7是示出了根据本发明的退火过程的示意图，其中将热处理步骤加入单级(一步，one-stage)快速加温退火以便防止滑移位错。
图8是示出了根据本发明的晶片支撑销的截面图。
图9是示出了在利用图8中的(a)所示的晶片支撑销进行两级快速加温退火以后，当对晶片的销接触点进行赖特蚀刻5分钟时，在晶片的背表面上出现的销标记的照片，其中图9中的(a)是支撑销的前端具有的曲率半径为0.4mm的情况，(b)是曲率半径为0.7mm的情况，以及(c)是曲率半径为1mm的情况。
图10是曲线图，其示出了在进行图9的赖特蚀刻以后晶片表面的无滑移深度(slip-free depth)与销的接触面积的关系曲线。
图11示出了在利用支撑销进行快速热氧化以后，使用偏振光椭圆率测量仪(椭圆计)测得的氧化膜厚度，其中支撑销是通过不同地变化图8中的(a)所示的支撑销前端的曲率半径而制得的。
图12是示出了在利用支撑销进行快速加温退火的情况下，在晶片的背表面上出现的销标记的照片，其中支撑销由硅制成并且通过不同地变化图8中的(a)所示的支撑销前端的曲率半径而制得。
图13示出了根据销材料的无滑移深度的曲线图。
具体实施方式
在下文，将参照附图详细地描述本发明的优选具体实施方式。
在描述以前，应当理解，在说明书以及所附权利要求中所使用的术语不应被视为限于一般和字典含义，而是应当基于对应于本发明的技术方面的含义和概念并基于允许本发明人适当定义术语以便最好地进行解释的原则加以解释。因此，本文提出的描述只是仅用于说明目的的优选实例，而不是用来限制本发明的范围，所以应当理解，在不偏离本发明的精神和范围的情况下可以对其进行其它等同替换和改进。
在说明根据本发明的晶片支撑销以前，将首先描述利用具有尖锐前端的常规晶片支撑销(参见图1a)对8英寸和12英寸晶片进行快速加温退火以后的分析结果。
具体地说，相对于8英寸晶片和12英寸晶片，在1120℃下进行两级快速加温退火3秒钟和在1215℃下进行10秒钟。当时，使用了图1a所示的晶片支撑销，并利用三点支撑法(相同于常规情况)支撑晶片。在两级退火以后，借助于利用XRT(X射线拓扑图)和赖特蚀刻的坑观测(凹点观测，pit observation)测量了滑移位错，并测量了无滑移区域。
作为针对8英寸晶片的试验结果，在XRT中没有出现滑移。此外，与支撑销接触的晶片的背表面部分在截面被切割，并对其进行赖特蚀刻5分钟。在分析来自其的蚀刻坑以后，发现离表面高达400至500μm没有滑移。
同时，在12英寸晶片的情况下，在以相同方式进行分析以后，作为XRT测量的结果，没有发现滑移，只是销标记形成在晶片背表面上的销接触点处。然而，在图3的销标记位置切割晶片并在对其进行赖特蚀刻5分钟后利用显微镜检查以后，在如图4所示的晶片表面观察到蚀刻坑。假设由相同快速加温退火方法所引起的热应力是相同的而与不同直径无关，则8英寸和12英寸晶片的滑移评估结果如下。即，由于晶片载荷的增加导致重力应力增加，所以在12英寸晶片的情况下，滑移被移位甚至被移位到晶片表面，虽然在8英寸晶片中滑移是可控的。如上所述，应当理解，如果常规晶片支撑销和常规快速加温退火方法用于质量超过100g(照现在的样子)的12英寸晶片，则不可能获得具有期望质量的退火晶片。
同时，作为在热方面将热应力降低至最小程度的方案，可以通过采用比常规温度增加速率/降低速率更低的温度增加速率/降低速率来实现快速加温退火，虽然使用了图1a所示的常规支撑销。然而，该方案在生产率方面是不合需要的。因此，作为在无需降低温度增加速率/降低速率的情况下用来减小热应力的另一个方案，进行了以下实验。
即，如图5所示，在第一温度T1下进行快速加温退火，然后增加温度并在第二温度T2下进行快速加温退火的过程中，插入中间稳定步骤ts。即，在将温度从第一温度T1增加至第二温度T2的步骤中，插入在1至10秒钟期间用于稳定在第一和第二温度之间的温度Ts的步骤，以便在将温度增加至高温的过程中降低热应力，从而防止滑移。
更具体说，第一温度T1在900至1200℃的范围内，而在本实验中为1120℃。第二温度T2在1120至1250℃的范围内，而在本实验中为1215℃。此外，中间稳定步骤的温度Ts设置为三种温度：(a)1130℃、(b)1150℃以及(c)1180℃，从而分别形成热稳定环境5秒钟。其后，以30℃/秒的降低速率降低温度，然后测量滑移位错结果。
因此，图6是通过进行图5的加温退火过程，接着进行赖特蚀刻5分钟，然后利用显微镜观察在晶片表面上的蚀刻坑而获得的照片。图6的(a)、(b)以及(c)分别是在下述情况下获得的照片：中间稳定步骤的温度Ts分别被设置为(a)1130℃、(b)1150℃以及(c)1180℃。参见图6，在晶片表面上出现的蚀刻坑的数目分别为(a)6、(b)3以及(c)0，所以应当理解，当中间稳定步骤的温度增加时，在晶片表面上的蚀刻坑密度倾向于降低。尤其是，当中间稳定步骤的温度为1180℃时，在晶片表面上没有滑移。
此外，这种中间稳定步骤不仅可以应用于两级快速加温退火而且可以应用于单级快速加温退火。即，如图7所示，当在1120℃或以上的高温下以一步法快速退火晶片时，在使温度从晶片装载温度(loading temperature)TL增加至最高目标温度Tt的步骤中，可以包括在低于最高目标温度的温度Ts下的用于中间稳定的步骤，以减小施加于晶片的热应力，从而控制滑移。
总之，如果利用具有尖锐前端的常规晶片支撑销来快速退火12英寸或以上的较大直径晶片，则随着晶片载荷的增加重力应力会增加，所以难以控制滑移。同时，如图5和图7所示，如果在达到最高目标温度以前，插入在温度低于最高目标温度下的稳定步骤，则应当理解，虽然使用了常规的晶片支撑销，但因为减小了热应力，所以在晶片表面上的滑移会被有意义地降低。然而，虽然如上所述插入中间稳定步骤，但滑移控制效果可能是不足的，其取决于中间稳定步骤的温度，因而限制了获得足够的无滑移深度，所以需要更根本的解决方案。
因此，本发明的发明人改变了晶片支撑销的结构。即，根据本发明的晶片支撑销具有圆形或扁平的前端，如图8所示。它是用于增加晶片和支撑销之间的接触面积，因而分布载荷，从而降低晶片的重力应力。
更具体地说，图8中的(a)所示的晶片支撑销具有圆形前端和锥形部分(锥形部，tapered portion)。锥形部分优选具有2至17mm的长度H2，而前端的圆形部分优选具有0.5至1.5mm的直径φ2，虽然并不限于此。此外，圆形部分优选具有0.7mm或更大的曲率半径R1。
图8中的(b)所示的晶片支撑销类似于图8中的(a)所示的支撑销，不同之处在于它的前端是扁平的。即，图8中的(b)所示的支撑销对应于图8中的(a)所示的支撑销，其中它的圆形部分具有无限大曲率半径。同时，在图8中的(b)所示的支撑销中，前端优选具有直径φ3为0.2至1.5mm的扁平部分，并且锥形部分优选具有2至17mm的长度H3，虽然并不限于此。
图8所示的晶片支撑销可以由石英制成(如在现有技术中)，并且它也可以由单晶或多晶硅制成。然而，在材料方面，晶片支撑销的基本部分(essential portion)是与晶片接触的前端，所以至少前端(或，甚至锥形部分)应当由上述材料制成。此外，在支撑销由硅制成的情况下，可以在单晶或多晶硅上掺杂N或C以增强机械强度。另外，至少前端可以用SiC或Si3N4表面涂布以增强支撑销的抗磨性。
如上所述，当快速退火较大直径晶片如12英寸晶片时，可以通过将晶片支撑销的前端制成圆形或扁平形状以减小晶片的重力应力来控制滑移。在下文中，在利用根据本发明制造的晶片支撑销对12英寸晶片进行快速加温退火以后，将作为实例解释说明其分析结果。
首先，制造了由石英材料制成的晶片支撑销，其类似于常规的支撑销但具有如图8中的(a)所示的圆形前端。此时，前端被设计成具有三种曲率半径：(a)0.4mm、(b)0.7mm、以及(c)1mm。
其次，对12英寸晶片进行如上所述的两级快速加温退火。即，在利用如上所述制备的支撑销并在三点支撑12英寸晶片的同时，进行两级快速加温退火如下：在1120℃下为3秒，以及在1215℃下为10秒。此时，不插入如上所述的中间稳定步骤。
在两级退火以后，进行赖特蚀刻5分钟(如上所述)，然后利用显微镜观察在晶片的背表面上的销标记。因此，如图9所示，在支撑销和晶片之间的接触面积分别被观测为(a)0.5×10-3cm2、(b)1.0×10-3cm2、以及(c)2.1×10-3cm2，其是相对于具有上述三种曲率半径的支撑销。此外，为了测量无滑移深度，在销标记的位置在截面切割晶片，对其进行赖特蚀刻5分钟，然后测量从晶片的背表面升高(rise)的蚀刻坑的最大高度，以获得在晶片表面上的无滑移区域。因此，获得了如图10所示的结果。
参照图10，应当理解，在(a)曲率半径为0.4mm以及接触面积为0.5×10-3cm2的情况下，无滑移深度基本上为0；在(b)曲率半径为0.7mm以及接触面积为1.0×10-3cm2的情况下，无滑移深度基本上为15μm；以及在(c)曲率半径为1mm以及接触面积为2.1×10-3cm2的情况下，无滑移深度超过30μm。因此，为了获得从晶片表面至15μm深度的快速退火的无滑移晶片，优选的是，晶片支撑销的前端具有至少0.7mm的曲率半径，以及在赖特蚀刻5分钟以后测得的在晶片和支撑销之间的接触面积为至少1.0×10-3cm2。同时，虽然无需限定此截面积的上限，但截面积的上限可以设置为2.0×10-2cm2，以便更容易实施。
同时，参照图10，当接触面积从(a)0.5×10-3cm2增加到(b)1.0×10-3cm2时，无滑移深度基本上线性增加，而当接触面积从(b)1.0×10-3cm2增加到(c)2.1×10-3cm2时，无滑移深度的增加倾向于减慢。因此，本发明人在晶片上生长氧化膜，然后检查氧化膜厚度的变化以便发现其的一个因素。即，在1150℃和O2气体流速为10slm的条件下进行快速热氧化(RTO)30秒以在晶片上生长厚度为
Figure A20071030708200151
的氧化硅膜，然后利用偏振光椭圆率测量仪获得氧化膜的厚度偏差(厚度公差，thickness deviation)。在测量由快速热氧化形成的氧化膜的厚度偏差中，间接测得在快速加温退火期间的温度偏差。即，在上述条件(1150℃、30秒、O2气体流速为10slm)下，生长厚度为
Figure A20071030708200152
的氧化膜，而当氧化膜的厚度显示
Figure A20071030708200153
的偏差时，实际温度偏差计算为1℃。
同时，此时使用的晶片支撑销由石英材料制成并具有如图8中的(a)所示的圆形前端，并且将其曲率半径制备成0.4mm和1mm，以便根据接触面积的差异测量厚度偏差。然后，如图11中的(a)所示，利用具有不同曲率半径的支撑销同时支撑晶片(在图11中，A是曲率半径为0.4mm的支撑销，而B是曲率半径为1mm的支撑销)。
参照图11中的(b)，其示出了偏振光椭圆率测量仪的测量结果，出现两个点A、B，其中在支撑销的接触部分，氧化膜具有局部较薄的厚度，而更大的点出现在B点(此处接触面积更大)，所以应当理解，当接触面积增加时，氧化膜的厚度偏差会变得更大。即，当晶片和支撑销之间的接触面积更大时，则在减小重力应力方面对滑移控制能产生良好的影响，但更大的接触面积引起通过接触点的热损失以引起局部温度偏差，从而增加热应力。因此，应当理解，当接触面积增加时，无滑移深度的增加倾向于减慢，如图10所示。
因此，为了补偿以下缺点，即增加的接触面积会增加热应力(热损失)从而降低无滑移深度的增加，本发明人利用在退火过程中与晶片具有相同导热系数(热导率)和热膨胀系数的硅制作了晶片支撑销。即，本具体实施方式的支撑销是如下制造，以致前端由圆形硅材料制成(如图8中的(a)所示)，并且前端被设计成具有两种曲率半径，分别为0.4mm和1mm。利用如上述制备的支撑销进行了相同于前一种情况的两级快速加温退火(1120℃和3秒；以及1215℃和10秒)，然后使用相同的赖特蚀刻来测量在晶片的背表面上的销标记以及晶片表面的无滑移深度。
因此，如图12所示，发现在支撑销的曲率半径为0.4mm的情况下接触面积为(a)0.5×10-3cm2，而在支撑销的曲率半径为1mm的情况下接触面积为(b)2.1×10-3cm2。这些结果分别对应于图9中的(a)和(c)。同时，为了测量无滑移深度，进行赖特蚀刻5分钟，然后利用显微镜观测蚀刻坑。因此，在使用曲率半径为1mm的支撑销的情况下，发现无滑移深度为约45μm。即，如图13所示，在使用由石英材料制成的支撑销的情况下，随着接触面积的增加，无滑移深度的增加会减慢，而在使用由硅材料制成的支撑销的情况下(如在此具体实施方式中)，无滑移深度与接触面积的增加成正比地线性增加。即，考虑到滑移控制，它意味着，由硅材料制成的支撑销比由石英材料制成的支撑销更有利。
同时，在上述具体实施方式和实验实施例中，利用根据本发明的晶片支撑销(即具有扁平或圆形前端的支撑销)的快速加温退火被说明为两级快速加温退火，但利用本发明的晶片支撑销的快速加温退火并不限于上述两级快速加温退火。即，本发明的晶片支撑销可以应用于单级快速加温退火，并且它还可以用于普通的退火，而不是快速加温退火。另外，上述晶片支撑销可以用于这样的快速加温退火，其中插入参照图5和图7所说明的中间稳定步骤。
已经详细地描述了本发明。然而，应当理解，详细说明和具体实施例(虽然指出本发明的优选具体实施方式)仅是通过说明给出，因为根据详细描述对本领域技术人员来说，在本发明的精神和范围内的各种变化和更改将是显而易见的。
工业适用性
根据本发明，用于退火的晶片支撑销具有与晶片接触的前端以致前端被制成扁平或圆形的，所以伴随较大直径晶片的重力应力被减小以有效地控制滑移位错，从而能够生产高质量的退火晶片。
此外，根据本发明的晶片的快速加温退火方法，在达到退火目标温度以前，在低于目标温度的温度下进行中间稳定步骤，以便可以降低施加于晶片的热应力，从而防止滑移。

Claims (19)

1.一种用于在退火晶片期间从底部支撑晶片的晶片支撑销，其中，所述晶片支撑销与所述晶片接触的前端是扁平或圆形的。
2.根据权利要求1所述的晶片支撑销，其中，至少所述晶片支撑销的所述前端由石英材料制成。
3.根据权利要求1所述的晶片支撑销，其中，至少所述晶片支撑销的所述前端由单晶硅或多晶硅制成。
4.根据权利要求3所述的晶片支撑销，其中，所述单晶硅或多晶硅用N或C进行掺杂。
5.根据权利要求3所述的晶片支撑销，其中，至少所述晶片支撑销的所述前端用SiC或Si3N4进行表面涂敷。
6.根据权利要求1至5中任一项所述的晶片支撑销，其中，所述晶片支撑销的所述前端是扁平的并具有锥形形状，并且所述锥形部分具有2至17mm的长度。
7.根据权利要求6所述的晶片支撑销，其中，所述晶片支撑销的所述前端具有直径为0.2至1.5mm的扁平部分，以及其中，在利用所述晶片支撑销退火所述晶片以后，当在对所述晶片和所述晶片支撑销之间的接触部分进行赖特蚀刻5分钟以后进行测量时，形成在所述晶片和所述晶片支撑销之间的接触部分上的销标记具有1.0×10-3至2.0×10-2cm2的截面积。
8.根据权利要求1至5中任一项所述的晶片支撑销，其中，所述晶片支撑销的所述前端是圆形的并具有锥形形状，所述锥形部分具有2至17mm的长度，而所述圆形部分具有0.7mm或更大的曲率半径。
9.根据权利要求8所述的晶片支撑销，其中，所述晶片支撑销的所述前端的所述圆形部分具有0.5至1.5mm的直径，以及其中，在利用所述晶片支撑销退火所述晶片以后，当在对所述晶片和所述晶片支撑销之间的接触部分进行赖特蚀刻5分钟以后进行测量时，形成在所述晶片和所述晶片支撑销之间的接触部分上的销标记具有1.0×10-3至2.0×10-2cm2的截面积。
10.一种用于在退火晶片期间从所述晶片底部通过点接触来支撑所述晶片的晶片支撑销，其中，在利用所述晶片支撑销退火所述晶片以后，当在对所述晶片和所述晶片支撑销之间的接触部分进行赖特蚀刻5分钟以后进行测量时，形成在所述晶片和所述晶片支撑销之间的接触部分上的销标记具有1.0×10-3至2.0×10-2cm2的截面积。
11.根据权利要求10所述的晶片支撑销，其中，所述点接触是0.7R内3点接触。
12.一种晶片退火方法，用于退火晶片同时利用晶片支撑销从所述晶片底部通过点接触来支撑所述晶片，其中，退火温度在1150至1250℃的范围内，所述晶片具有145mm或更大的半径，并且所述晶片具有100g或更大的质量。
13.根据权利要求12所述的晶片退火方法，其中，所述点接触是0.7R内3点接触。
14.一种晶片退火方法，用于退火晶片同时利用晶片支撑销从所述晶片底部通过点接触来支撑所述晶片，其中，在退火以后，当在对所述晶片和所述晶片支撑销之间的接触部分进行赖特蚀刻5分钟以后进行测量时，形成在所述晶片和所述晶片支撑销之间的接触部分上的销标记具有1.0×10-3至2.0×10-2cm2的截面积。
15.根据权利要求14所述的晶片退火方法，其中，所述点接触是0.7R内3点接触。
16.一种用于晶片的快速加温退火方法，在1120℃或以上的高温下进行，同时利用晶片支撑销从所述晶片底部通过点接触来支撑所述晶片，其中，所述晶片支撑销具有前端以与所述晶片接触，以致所述晶片支撑销的所述前端是扁平或圆形的，以及其中，在用于将温度增加至最高目标温度的步骤中，包括在低于所述最高目标温度的温度下用于中间稳定的步骤。
17.根据权利要求16所述的快速加温退火方法，其中，所述点接触是0.7R内3点接触。
18.一种用于晶片的快速加温退火方法，所述方法包括：在第一温度下对所述晶片进行快速加温退火，然后增加所述温度，并在第二温度下对所述晶片进行快速加温退火同时利用晶片支撑销从所述晶片底部通过点接触来支撑所述晶片，
其中所述晶片支撑销具有前端以与所述晶片接触，以致所述晶片支撑销的所述前端是扁平或圆形的，以及
其中，在用于将温度从所述第一温度增加至所述第二温度的步骤中，包括在所述第一和第二温度之间的温度下的中间稳定步骤。
19.根据权利要求18所述的快速晶片退火方法，
其中，所述第一温度在900至1200℃的范围内，所述第二温度在1120至1250℃的范围内，并且所述第二温度高于所述第一温度，以及
其中，所述中间稳定步骤进行1至10秒。
CNA2007103070824A 2006-12-27 2007-12-27 用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法 Pending CN101275286A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0134791 2006-12-27
KR1020060134791A KR100818842B1 (ko) 2006-12-27 2006-12-27 웨이퍼의 열처리시 슬립을 방지할 수 있는 웨이퍼 지지 핀및 웨이퍼의 열처리 방법

Publications (1)

Publication Number Publication Date
CN101275286A true CN101275286A (zh) 2008-10-01

Family

ID=39533579

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103070824A Pending CN101275286A (zh) 2006-12-27 2007-12-27 用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法

Country Status (5)

Country Link
US (1) US7767596B2 (zh)
JP (1) JP5280045B2 (zh)
KR (1) KR100818842B1 (zh)
CN (1) CN101275286A (zh)
SG (1) SG144129A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105580119A (zh) * 2013-11-26 2016-05-11 信越半导体株式会社 热处理方法
CN106340487A (zh) * 2016-10-21 2017-01-18 北京鼎泰芯源科技发展有限公司 用于晶圆退火的载片盘、退火装置及晶圆退火方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109822B1 (ko) * 2010-01-26 2012-02-13 주식회사 엘지실트론 웨이퍼의 열처리시 전위 결함을 저감할 수 있는 웨이퍼 지지 핀 및 그 제조 방법
JP2012151371A (ja) * 2011-01-20 2012-08-09 Nuflare Technology Inc 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP6520050B2 (ja) * 2014-10-31 2019-05-29 株式会社Sumco リフトピン、該リフトピンを用いたエピタキシャル成長装置およびエピタキシャルウェーハの製造方法
JP6369297B2 (ja) * 2014-11-12 2018-08-08 株式会社Sumco 半導体ウェーハの支持方法及びその支持装置
KR102093825B1 (ko) * 2015-12-30 2020-03-27 맷슨 테크놀로지, 인크. 밀리세컨드 어닐 시스템 내의 기판 지지체
JP6637321B2 (ja) * 2016-02-03 2020-01-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理用サセプタおよび熱処理装置
JP7321768B2 (ja) 2018-05-23 2023-08-07 信越化学工業株式会社 化学気相成長装置および被膜形成方法
CN115418725B (zh) * 2022-07-28 2024-04-26 浙江大学杭州国际科创中心 一种氮化硅薄膜热退火方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288372A (ja) * 1995-04-11 1996-11-01 Nippon Pillar Packing Co Ltd ウエハ支持プレート
US6074479A (en) * 1996-06-28 2000-06-13 Sumitomo Metal Industries Ltd. Silicon single crystal wafer annealing method and equipment, and silicon single crystal wafer and manufacturing method related thereto
CN1685497A (zh) * 2002-10-01 2005-10-19 S.O.I.Tec绝缘体上硅技术公司 用于半导体材料晶片的快速退火处理工艺
CN1748301A (zh) * 2003-03-26 2006-03-15 信越半导体株式会社 热处理用晶片支持器具及热处理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JPH09205130A (ja) * 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
JP2001185607A (ja) * 1999-12-27 2001-07-06 Canon Inc 基板吸着保持装置およびデバイス製造方法
DE10003639C2 (de) * 2000-01-28 2003-06-18 Steag Rtp Systems Gmbh Vorrichtung zum thermischen Behandeln von Substraten
JP4589545B2 (ja) * 2001-02-19 2010-12-01 新日本製鐵株式会社 ウェハ支持部材、ウェハ保持具およびウェハ保持装置
WO2002033743A1 (fr) * 2000-10-16 2002-04-25 Nippon Steel Corporation Porte-plaquette, element de support de plaquette, dispositif porte-plaquette et four de traitement thermique
US6497403B2 (en) * 2000-12-28 2002-12-24 Memc Electronic Materials, Inc. Semiconductor wafer holder
KR20010067805A (ko) * 2001-03-29 2001-07-13 정기로 급속 열처리 장치용 에지링
KR20030033187A (ko) * 2001-10-18 2003-05-01 주식회사 실트론 반도체용 에피택셜 웨이퍼의 제조방법
JP2005093608A (ja) * 2003-09-16 2005-04-07 Hitachi Kokusai Electric Inc 基板処理装置
US7329947B2 (en) * 2003-11-07 2008-02-12 Sumitomo Mitsubishi Silicon Corporation Heat treatment jig for semiconductor substrate
JP2006005177A (ja) * 2004-06-17 2006-01-05 Tokyo Electron Ltd 熱処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288372A (ja) * 1995-04-11 1996-11-01 Nippon Pillar Packing Co Ltd ウエハ支持プレート
US6074479A (en) * 1996-06-28 2000-06-13 Sumitomo Metal Industries Ltd. Silicon single crystal wafer annealing method and equipment, and silicon single crystal wafer and manufacturing method related thereto
CN1685497A (zh) * 2002-10-01 2005-10-19 S.O.I.Tec绝缘体上硅技术公司 用于半导体材料晶片的快速退火处理工艺
CN1748301A (zh) * 2003-03-26 2006-03-15 信越半导体株式会社 热处理用晶片支持器具及热处理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105580119A (zh) * 2013-11-26 2016-05-11 信越半导体株式会社 热处理方法
CN105580119B (zh) * 2013-11-26 2018-02-06 信越半导体株式会社 热处理方法
US9922842B2 (en) 2013-11-26 2018-03-20 Shin-Etsu Handotai Co., Ltd. Heat treatment method
CN106340487A (zh) * 2016-10-21 2017-01-18 北京鼎泰芯源科技发展有限公司 用于晶圆退火的载片盘、退火装置及晶圆退火方法

Also Published As

Publication number Publication date
US20080176415A1 (en) 2008-07-24
JP5280045B2 (ja) 2013-09-04
SG144129A1 (en) 2008-07-29
US7767596B2 (en) 2010-08-03
JP2008166763A (ja) 2008-07-17
KR100818842B1 (ko) 2008-04-01

Similar Documents

Publication Publication Date Title
CN101275286A (zh) 用于在晶片退火期间防止滑移位错的晶片支撑销以及使用其的晶片退火方法
KR100875464B1 (ko) 열처리 장치 및 기판의 제조방법
US6776849B2 (en) Wafer holder with peripheral lift ring
US20090127746A1 (en) Heat treatment jig and heat treatment method for silicon wafer
US20050092439A1 (en) Low/high temperature substrate holder to reduce edge rolloff and backside damage
US20030134489A1 (en) Process for cleaving a wafer layer from a donor wafer
KR101537960B1 (ko) 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법
US20080041798A1 (en) Wafer Platform
CN100418194C (zh) Soi晶片的制造方法及soi晶片
JP2009200503A (ja) 熱処理方法、基板の製造方法及びｓｉｍｏｘ基板の製造方法。
TWI416600B (zh) A heat treatment method for a vertical type heat treatment, and a heat treatment method using a semiconductor wafer of the crystal boat
KR100364101B1 (ko) 열처리 방법
JP4998246B2 (ja) 半導体基板支持治具及びその製造方法。
JP6551335B2 (ja) サセプタサポートシャフト及びエピタキシャル成長装置
JP5396737B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP2001168175A (ja) 熱処理用基板保持具、基板熱処理装置および基板の熱処理方法
CN102460658A (zh) 硅晶片及硅晶片的热处理方法
CN101792927A (zh) 热处理硅晶片的方法
JP7230661B2 (ja) シリコンウェーハのスリップ転位に対する耐性の評価方法
JP2003100648A (ja) 半導体ウエハ熱処理用治具
KR102582346B1 (ko) 웨이퍼의 에피택셜층 성장 방법
JP2019117890A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN220509973U (zh) 高温晶圆超恒温加热台
JP2006093283A (ja) ウェーハ支持具
JPS6254477A (ja) 半導体圧力センサの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081001