CN102460658A - 硅晶片及硅晶片的热处理方法 - Google Patents

硅晶片及硅晶片的热处理方法 Download PDF

Info

Publication number
CN102460658A
CN102460658A CN2010800258687A CN201080025868A CN102460658A CN 102460658 A CN102460658 A CN 102460658A CN 2010800258687 A CN2010800258687 A CN 2010800258687A CN 201080025868 A CN201080025868 A CN 201080025868A CN 102460658 A CN102460658 A CN 102460658A
Authority
CN
China
Prior art keywords
wafer
silicon wafer
mentioned
space
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800258687A
Other languages
English (en)
Other versions
CN102460658B (zh
Inventor
仙田刚士
矶贝宏道
丰田英二
荒木浩司
青木龙彦
须藤治生
泉妻宏治
前田进
鹿岛一日儿
齐藤广幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal silicon Limited by Share Ltd.
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009134252A external-priority patent/JP5455449B2/ja
Priority claimed from JP2009153776A external-priority patent/JP2011009631A/ja
Priority claimed from JP2009179319A external-priority patent/JP2011035129A/ja
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Publication of CN102460658A publication Critical patent/CN102460658A/zh
Application granted granted Critical
Publication of CN102460658B publication Critical patent/CN102460658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供抑制存在于晶片主体部的空洞缺陷成为设备加工中的污染源或滑移的产生源的硅晶片，及可在进行RTP时于形成设备活性区域的晶片表面附近降低COP等结晶缺陷的硅晶片的热处理方法。通过在对采用CZ法制备的硅晶片进行RTP时，使供给第1空间20a内和第2空间20b内的气体和空间内的内压、最高到达温度T1等达到所规定值的硅晶片的热处理方法，提供如下硅晶片：晶片表面部1为不存在空洞缺陷的无缺陷区域，比晶片表面部1更深的晶片主体部2由以八面体为基本形状的多面体构成，上述多面体的角部为曲面状，且存在内壁氧化膜被除去的空洞缺陷4。

Description

硅晶片及硅晶片的热处理方法
技术领域
本发明涉及适合用作半导体设备形成用基板的硅晶片(以下也简称晶片)及对由通过佐克拉斯基法(以下称CZ法)培养的硅单晶锭切片得到的硅晶片进行热处理的硅晶片的热处理方法。
背景技术
近年来半导体设备的高集成度化和设计规则的超精细化不断提高，因此在用作其基板的硅晶片中也要求形成设备活性区域的晶片的表面附近(特别是距晶片表面深至5μm的区域：以下也称表面部)不存在COP(Crystal Originated Particle晶体原生颗粒)等空洞缺陷(ボイド欠陷oid defect)。
通常，将通过CZ法培养的硅单晶锭切片，经镜面研磨状态的硅晶片存在COP等空洞缺陷，对于这些硅晶片，可通过使用立式热处理炉等，例如在Ar气氛下于1100℃以上温度进行30分以上热处理，来消除设备活性区域的COP等空洞缺陷(例如专利文献1)。
另外，不存在这样的空洞缺陷的硅晶片例如可通过在采用CZ法培养硅单晶锭时控制V/G(V：提晶速度，G：温度梯度)，全面提拉具有无缺陷区域的硅单晶锭，将其切片来制备(例如专利文献2)。
但是，专利文献2记载的方法存在因V/G的轻微波动而产生空洞缺陷的情况，其控制非常难。此外，当控制V/G提拉无缺陷区域时，通常有必要将提晶速度V控制为低速，所以使硅单晶培养的生产能力降低。
因此，也提出了如下方法：培养提晶速度V可高速化的、空孔型点缺陷具有优势区域(以下称V-丰富区域)的硅单晶锭，对于将该单晶锭切片制备的硅晶片，在经过通过HF处理除去存在于晶片表面部的空洞缺陷的内壁氧化膜的内壁氧化膜除去工序后，对该硅晶片进行急速加热·急速冷却热处理(Rapid Thermal Process快速热处理；以下也称RTP)，使得制作有设备的晶片表面部为无缺陷层(例如专利文献3)。
另一方面，在比晶片表面部更深的区域(特别是距晶片表面深度大于5μm的区域：以下称晶片主体部)高密度地存在BMD(BulkMicro Defect主体微缺陷)的硅晶片具备针对设备加工中混入的金属杂质等的除杂能力。
因此，也提出了为了在晶片主体部残留过剩的空孔，形成氧析出核，而例如在氮或惰性气氛下进行RTP，控制冷却速度的方法(例如专利文献4、5)。
另外，已知在进行RTP时使用氧气氛形成对应于所规定的无缺陷区域深度的所规定的氧化膜的方法(例如专利文献6)和向硅晶片的表面一侧供给以氩为主的气体、向背面一侧供给以氮为主的气体进行RTP的方法(例如专利文献7)等。
作为实施这样的RTP所需的装置，例如具备收纳基板的腔、设置于上述腔内的具有支持基板边缘部的环形框架的基板支持部、加热上述基板的加热部和改性用气体供给部的装置是有效的，所述改性用气体供给部在上述基板支持部支持基板时，向实质上封闭的封闭空间内供给含有分子中含氧原子的第1气体和作为稀释气体的第2气体的改性用气体，所述封闭空间形成于该基板中形成半导体装置的面的背面一侧(例如专利文献8)。
在先技术文献
专利文献
专利文献1：日本特开2006-4983号公报
专利文献2：日本特开平8-330316号公报
专利文献3：日本特开2005-123241号公报
专利文献4：日本特表2007-534579号公报
专利文献5：日本特表2005-522879号公报
专利文献6：日本特开2000-91259号公报
专利文献7：日本特开2001-308101号公报
专利文献8：日本特开2003-77851号公报
发明内容
发明所要解决的课题
但是，专利文献1中记载的热处理方法由于热处理时间长，所以生产能力差，另外由于长时间的热处理，所以氧从晶片表面向外扩散，导致设备活性区域的固溶氧浓度大幅降低，因此难以抑制因在设备加工中产生的损伤或应力的施加而产生的错位扩张。
另外，根据上述专利文献3记载的方法，虽然可在形成设备活性区域的晶片表面部形成无缺陷层，但在专利文献3中关于比上述晶片表面部更深的晶片主体部的空洞缺陷的消除等并无任何记载，没有考虑。
另外，根据上述专利文献4、5记载的方法，虽然可实现晶片主体部的氧析出核形成的均一化，但在上述专利文献4、5中关于比上述晶片表面部更深的晶片主体部的空洞缺陷的消除等也无任何记载，没有考虑。
如图6所示，空洞缺陷通常由以八面体为基本形状的多面体构成，其内部存在内壁氧化膜。若这样的空洞缺陷大量存在于晶片主体部，则存在空洞缺陷本身成为设备加工的污染源的可能性。
此外，上述空洞缺陷由于具有八面体形状，所以应力集中于其尖锐的角部3，具有易产生滑移(スリツプslip)等的性质。
作为应对上述空洞缺陷成为污染源的对策，如专利文献4、5所述，也考虑在晶片主体部高密度地形成BMD，但为形成BMD，需要晶片主体部存在大量空孔、氧浓度高等一定的条件，若从制备观点考虑，则受到制约。此外，当高密度地形成BMD时，存在该BMD成为滑移的产生源的可能性，故不优选。
另外，专利文献6中记载的热处理方法由于气氛中的氧向晶片表面内扩散，所以设备活性区域的晶片极表面上的固溶氧浓度增加。因此，存在因在此晶片极表面上空洞缺陷的内壁氧化膜难以溶解而导致空洞缺陷未被消除而残存的情况。在此情况下，存在为在该RTP后除去晶片极表面而需要再次进行镜面研磨，所以生产能力降低的问题。
另一方面，专利文献7中记载的热处理方法由于使用以氩为主的气体，所以设备活性区域的晶片极表面的固溶氧浓度未增加。因此，在此情况下由于空洞缺陷的内壁氧化膜易溶解，所以可消除该晶片极表面的空洞缺陷。但是，由于氩气与氧气氛相比为了消除内壁氧化膜溶解了的空洞缺陷所需的间隙硅(格子間シリコンinterstitialSi)(以下称i-Si)的生成量少，所以存在可通过作为以秒为单位的短时间热处理的RTP来消除该空洞缺陷的区域仅形成设备活性区域的晶片极表面的情况，在比该晶片极表面更下层的设备活性区域中(以下称表层部)，存在空洞缺陷的消除能力降低，导致空洞缺陷未被消除而残存的情况。在此情况下，存在设备加工中的成品率降低的问题。
需要说明的是，当采用如专利文献8所述的RTP装置时，硅晶片例如在由SiC等构成的基座上将其背面的外周部(距晶片外周端约1～2mm的区域)保持为环状。此时，经保持的晶片在RTP中，由于重力及热膨胀的影响，晶片中心部弯曲成碗状，发生弹性变形(图11)。在这样的情况下，晶片的自重应力集中于保持晶片W背面外周部的环状基座7内周一侧端部7a，特别是在1000℃以上的温度带内存在易向晶片内导入滑移的问题。
为抑制这种滑移的形成，需要降低晶片的弯曲量，有效分散自重应力。作为其中的一种方法，考虑使用可由整个晶片背面保持的基座的方法，但在这样的情况下存在晶片与基座的接触痕迹出现于整个晶片背面的问题。这样的接触痕迹存在具有1μm左右的高低差的情况，成为使形成有半导体设备的晶片表面一侧的局部平滑性恶化的主要原因，故不优选。
本发明鉴于上述情况而实施，其目的在于：提供抑制存在于晶片主体部的空洞缺陷在设备加工中成为污染源，而且也抑制其成为滑移发生源的硅晶片。
另外，本发明的目的还在于：提供即使在采用作为以秒为单位的热处理的急速加热·急速冷却热处理时，也可在设备活性区域的极表面和表层部区域大幅减少空洞缺陷的硅晶片的热处理方法。
此外，本发明的目的在于：提供在对硅晶片进行急速加热·急速冷却热处理时，即使采用将硅晶片背面的外周部呈环状地保持的基座，仍可有效抑制滑移的产生，并且可在形成设备活性区域的晶片表面附近减少COP等结晶缺陷的硅晶片的热处理方法。
解决课题的手段
本发明的硅晶片的特征在于：晶片表面部为不存在空洞缺陷的无缺陷区域，比晶片表面部更深的晶片主体部由以八面体为基本形状的多面体构成，上述多面体的角部为曲面状，并且存在内壁氧化膜被除去的空洞缺陷。
若使用这样的硅晶片，则可抑制存在于晶片主体部的空洞缺陷在设备加工中成为污染源，而且也可抑制其成为滑移的产生源。
上述空洞缺陷优选为全部上述多面体的角部形成曲面状的球体或椭圆体。
若使用这样的硅晶片，则可确实抑制存在于晶片主体部的空洞缺陷成为滑移的产生源。
另外，本发明硅晶片的第1实施方式的热处理方法为对通过CZ法制备的硅晶片进行急速加热·急速冷却热处理的硅晶片的热处理方法，其特征在于：向上述硅晶片的形成半导体设备的表面一侧所毗邻的第1空间内供给惰性气体，向上述硅晶片的背面一侧所毗邻的第2空间内供给氧化性气体，于1300℃以上且1400℃以下的最高到达温度下进行RTP。
上述氧化性气体的氧分压优选为20％以上且100％以下。
上述RTP后的硅晶片背面一侧形成的氧化膜厚度优选为15nm以上。
此外，本发明硅晶片的第2实施方式的热处理方法为对通过CZ法制备的硅晶片进行急速加热·急速冷却热处理的硅晶片的热处理方法，其特征在于：具备将上述硅晶片急速加热至最高到达温度的第1步骤，于上述最高到达温度下保持所规定时间的第2步骤，和从上述最高到达温度急速冷却的第3步骤，至少在以下条件下进行上述第1步骤：向上述硅晶片的形成半导体设备的表面一侧所毗邻的第1空间内供给惰性气体，向上述硅晶片的背面一侧所毗邻的第2空间内供给氧化性气体，且与上述第1空间内的内压相比，上述第2空间内的内压为负压。通过采用这样的方法，即使在对硅晶片进行RTP时采用将硅晶片背面的外周部呈环状地保持的基座，仍可有效抑制滑移的产生，并且可在形成设备活性区域的晶片表面附近减少COP等结晶缺陷。
上述负压优选为-500Pa以下。通过设定这样的负压范围，可更显著地有效抑制滑移的产生，并且可在形成设备活性区域的晶片表面附近减少COP等结晶缺陷。
上述第1空间与上述第2空间优选在空间上相连接。通过采用具备这样的构成的RTP装置，在上述条件下进行RTP，可更有效的抑制滑移的产生。
发明的效果
根据本发明，可提供如下硅晶片：抑制存在于晶片主体部的空洞缺陷在设备加工中成为污染源，而且可抑制其成为滑移发生源。
因此，本发明硅晶片可极大地有助于设备加工中的成品率的提高。
另外，根据本发明硅晶片的第1实施方式的热处理方法，可提供如下硅晶片的热处理方法：即使在采用作为以秒为单位的热处理的RTP时，仍可在设备活性区域的晶片极表面和表层部区域大幅减少空洞缺陷。
因此，实施过本发明第1实施方式的热处理的硅晶片可极大地有助于设备加工中的成品率的提高。
此外，根据本发明硅晶片的第2实施方式的热处理方法，可提供如下硅晶片的热处理方法：即使在对硅晶片进行RTP时采用将硅晶片背面的外周部呈环状地保持的基座，仍可有效抑制滑移的导入，并且可在形成设备活性区域的晶片表面附近减少COP等结晶缺陷。
附图说明
[图1]为示出本发明硅晶片的一个实例的示意截面图。
[图2]为现有硅晶片的示意截面图。
[图3]为示出本发明硅晶片的另一个实例的示意截面图。
[图4]为示出获得本发明硅晶片所需的及本发明硅晶片热处理方法所采用的RTP装置(腔部)概要的截面图。
[图5]为获得本发明硅晶片所需的及说明本发明热处理方法的RTP中热处理程序的一个实例所需的示意图。
[图6]为示出空洞缺陷的基本结构的透视图。
[图7]为说明通过本发明硅晶片第1实施方式的热处理方法减少空洞缺陷的机制所需的晶片截面图。
[图8]为说明向晶片表面W1一侧供给氧化性气体时在设备活性区域极表面残存空洞缺陷的机制所需的晶片截面图。
[图9]为说明在不向晶片背面W2一侧供给氧化性气体时在设备活性区域表层部残存空洞缺陷的机制所需的晶片截面图。
[图10]为实施例3及比较例2～6的LPD测定结果图。
[图11]为示出现有RTP装置内保持晶片的晶片保持部状态的截面图。
实施发明的最佳方式
以下参照附图对本发明进行更详细的说明。
图1为示出本发明硅晶片的一个实例的示意截面图。
如图1所示，本发明的硅晶片的特征在于：晶片表面部1，具体而言距晶片表面深度达5μm的区域为不存在空洞缺陷的无缺陷区域，比上述晶片表面部1更深的晶片主体部2，具体而言距晶片表面深度超过5μm的区域由以八面体为基本形状的多面体构成，上述多面体的角部为曲面状，并且存在内壁氧化膜被除去的空洞缺陷4。
另一方面，图2示出现有硅晶片的示意截面图。
对由通过CZ法制备的具有V-丰富区域的硅单晶锭切片制得的硅晶片实施热处理，以晶片表面部1为无缺陷层的现有晶片由于晶片主体部2所含的氧在该热处理中难以向外扩散，所以存在于晶片主体2内的空洞缺陷5的内壁氧化膜6不被溶解而残存。
这样的内壁氧化膜6由于具有引入空洞缺陷5周围的金属杂质的性质，所以若这样的空洞缺陷5大量存在于晶片主体部2，则存在空洞缺陷5本身成为设备加工中的污染源的可能性。
对于本发明的硅晶片，由于除去这样的内壁氧化膜，所以可抑制存在于晶片主体部的空洞缺陷在设备加工中成为污染源。
另外，如图1所示的空洞缺陷4具有以八面体为基本形状的多面体的角部(图6中符号3)为曲面状的特征。
即，本发明的硅晶片这样由于空洞缺陷4的尖角部形成曲面状，所以也可抑制这些空洞缺陷4成为滑移的产生源。
因此，本发明的硅晶片可极大地有助于设备加工中的成品率的提高。
图3为示出本发明硅晶片的另一个实例的示意截面图。
如图3所示，上述空洞缺陷4优选为全部上述多面体的角部形成曲面状的球体或椭圆体。
若使用这样的硅晶片，可确实抑制存在于晶片主体部的空洞缺陷成为滑移的产生源。
对于这种存在于晶片主体部2的空洞缺陷4，可从晶片表面部1至晶片主体部2为止进行研削加工及研磨加工，通过透射型电子显微镜评价其形态。
接着，对制备本发明硅晶片的方法及本发明硅晶片的热处理方法进行说明。
上述本发明的硅晶片可通过对将采用CZ法制备的硅单晶锭切片制得的晶片实施RTP来制备。
另外，本发明硅晶片的热处理方法为对通过CZ法培养的硅单晶锭进行切片等加工制备的硅晶片进行RTP。
CZ法为众所周知的方法，具体而言将石英坩埚中充填的多晶硅加热制成硅熔融液，使晶种接触此硅熔融液的液面，在旋转晶种和石英坩埚的同时提拉晶种，扩径至所需要的直径，形成直胴部(直胴部)，然后通过从硅熔融液上切断来培养硅单晶锭。
此时，控制V/G(V：提晶速度，G：温度梯度)，培养具有V-丰富区域的硅单晶锭。
然后，在将如上制得的硅单晶锭通过内径刀片(内周刃)或钢丝锯等切片成晶片状后，进行外周部的倒角(面取り)、研磨、蚀刻、镜面研磨等加工，制得硅晶片。
上述RTP可优选通过例如图4所示的RTP装置对如上制得的经镜面研磨的硅晶片进行。
图4所示的RTP装置10具备收纳晶片W的反应管20，配置于上述反应管20内，承载有上述晶片W的晶片保持部30，和通过光照射加热上述晶片W的多个卤素灯50。
需要说明的是，在晶片保持部30保持有晶片W的状态下，形成作为由反应管20内壁与晶片W的形成半导体设备的表面W1一侧围成的空间的第1空间20a和作为由反应管20内壁与晶片W背面W2一侧围成的空间的第2空间20b。
上述反应管20具备向上述晶片W的形成半导体设备的表面W1一侧的第1空间20a供给第1气氛FA(图中实线箭头)的气体供给口22，从上述第1空间20a排出气体的气体排出口26，向上述晶片W背面W2一侧的第2空间20b供给第2气氛FB(图中虚线箭头)的气体供给口24，和从上述第2空间20b排出气体的气体排出口28。反应管20例如由石英构成。
晶片保持部30具备直接呈环状地保持晶片W背面W2的外周部的基座32，和在保持基座32的同时使基座32在径向方向旋转的旋转体34。基座32和旋转体34例如由SiC构成。
加热部40配置于晶片保持部30上方的反应管20外，从表面W1一侧加热晶片W。加热部40例如由多个卤素灯50构成。
另外，反应管20内形成的第1空间20a和第2空间20b通过连接部60分别在空间上相连接。
当使用图4所示RTP装置10进行RTP时进行如下操作：通过设置于反应管20的未图示的晶片导入口将晶片W导入反应管20内，将晶片W呈环状地保持在晶片保持部30的基座32上，在分别从第1供给口22供给下述第1气氛FA、从第2供给口24供给下述第2气氛FB的同时，通过加热部40加热晶片W。
以下对制得使用图4所示RTP装置的本发明硅晶片所需的RTP的一个实例进行说明。图5示出此RTP中的热处理程序的一个实例。
在图5所示的热处理程序中，首先使晶片W背面W2的外周部承载、支持于保持在温度T0(例如600℃)的反应管20内的晶片保持部30的基座32上。然后，在从气体供给口22供给第1气氛FA的同时，从气体排出口26排出第1气氛FA(根据需要在从气体供给口24供给第2气氛FB的同时，从气体排出口28排出第2气氛FB)，通过基座旋转部34旋转基座32，与此同时通过卤素灯50的光照射以规定的升温速度ΔTu(℃/秒)急速加热晶片W至最高到达温度T1(℃)。
接着，将上述最高到达温度T1保持规定时间t(秒)。
然后，关闭卤素灯50的光照射，根据需要使用第2气氛FB，以规定的降温速度ΔTd(℃/秒)急速冷却晶片W。
上述热处理程序中的晶片W的温度测定例如通过配置于晶片W下方的放射温度计(未图示)来进行。另外，上述升温速度和降温速度的控制如下进行：根据如上测定的温度，通过控制手段(未图示)个别控制卤素灯50的输出功率或控制第1气氛FA或第2气氛FB的流量等。
作为制得本发明硅晶片所需的第1手段，优选将培养的硅单晶锭的氧浓度控制在1.1×1018atoms/cm3以下。换言之，优选将本发明硅晶片的晶片主体部的氧浓度控制在1.1×1018atoms/cm3以下。
通过采用这样的方法，在RTP中存在于晶片主体部2的空洞缺陷的内壁氧化膜易被溶解，在晶片表面部1产生的间隙硅(以下称i-Si)扩散至晶片主体部2，进入内壁氧化膜被除去的空洞缺陷，所以可获得该内壁氧化膜被除去，且具有以八面体为基本形状的多面体角部形成曲面状的空洞缺陷的图1所示硅晶片。
这里所说的氧浓度为根据1970-1979年度版Old ASTM给出的换算系数得出的计算值，可通过红外分光光度法或次级离子质量分析装置(SIMS)来测定。
另外，除上述方法外，通过延长最高到达温度T1的规定时间t(秒)，在晶片表面部1产生的i-Si的量增加，大量进入内壁氧化膜被除去的空洞缺陷内，进一步包埋于空洞缺陷的内部，可获得具有由全部该角部形成曲面的球体或椭圆体构成的微小空洞缺陷的图3所示硅晶片。
上述氧浓度在抑制RTP中滑移的产生等保持作为硅晶片的强度的关系方面更优选为0.8×1018atoms/cm3以上。
另外，作为制得本发明硅晶片所需的第2手段，优选在RTP中使用惰性气体作为第1气氛FA，使用氧化性气体作为第2气氛FB，例如在图5所示的热处理程序下进行。
通过采用这样的方法，在硅晶片背面W2一侧产生大量的i-Si，这些i-Si扩散至晶片表面一侧W1，通过i-Si该促进存在于晶片主体部2的空洞缺陷内壁氧化膜的溶解，因而以八面体为基本形状的多面体接近在能量上稳定的球形，而且包埋其内部，所以可获得图1所示的硅晶片。
另外，通过延长最高到达温度T1的规定时间t(秒)，在晶片背面W2一侧产生的i-Si大量扩散至晶片主体部2，大量进入内壁氧化膜被除去的空洞缺陷内，进一步包埋于接近球形的空洞缺陷中，可获得具有由全部该角部形成曲面的球体或椭圆体构成的微小空洞缺陷的图3所示硅晶片。
此外，作为制得本发明硅晶片所需的第3手段，优选在RTP中使用氧化性气体作为第1气氛FA和第2气氛FB，例如在图5所示的热处理程序下进行热处理。
通过采用这样的方法，在硅晶片表面、背面产生大量的i-Si，通过这些i-Si促进存在于晶片主体部2的空洞缺陷内壁氧化膜的溶解，并且以八面体为基本形状的多面体接近在能量上稳定的球形，而且包埋其内部，所以可获得图1所示的硅晶片。
另外，通过延长最高到达温度T1的规定时间t(秒)，在晶片表面、背面大量产生的i-Si大量扩散至晶片主体部2，大量进入内壁氧化膜被除去的空洞缺陷内，进一步包埋接近球形的空隙内部，可获得具有由全部该角部形成曲面的球体或椭圆体构成的微小空洞缺陷的图3所示硅晶片。
需要说明的是，当采用此第3手段时，存在空洞缺陷残存于硅晶片的极表面(例如距晶片表面1μm以内)的情况。此时，通过在RTP后研磨硅晶片表面可获得本发明的如图1、3所示的硅晶片。
上述RTP中的最高到达温度T1优选为1300℃以上且硅的熔点以下。
当上述最高到达温度T1不足1300℃时，难以提高形成设备活性区域的晶片表面部的空洞缺陷的消除能力。
另一方面，当上述最高到达温度T1超过硅熔点时，热处理的硅晶片最终熔化，故不优选。
需要说明的是，从作为RTP装置的装置寿命的观点出发，上述最高到达温度T1的上限值更优选为1380℃以下。
另外，在上述RTP中使用的惰性气体优选为氩气，氧化性气体优选为氧气。
当使用氮气作为上述惰性气体时，在RTP中晶片表面形成氮化膜，为除去此氮化膜，必须重新增加蚀刻工序等，工序增加，故不优选。另外，由于氢气与作为第2气氛FB使用的氧的混合气有爆炸的危险性，故不优选使用。另外，氨类气体因晶片表面部的空洞缺陷的消除能力降低而不优选。
升温速度ΔTu优选为10℃/秒以上且150℃/秒以下。
当上述升温速度ΔTu不足10℃/秒时，不仅存在生产能力差的问题，氧扩散至基板内部达到饱和浓度的区域增大，所以内壁氧化膜的消失不充分的区域增加，故不优选。另一方面，当上述升温速度ΔTu超过150℃/秒时，存在不耐受过于急剧的温度变化，在硅晶片上产生滑移的问题。
另外，降温速度ΔTd优选为10℃/秒以上且150℃/秒以下。
当上述降温速度ΔTd不足10℃/秒时，存在生产能力差的问题。另一方面，当上述降温速度ΔTd超过150℃/秒时，存在不耐受过于急剧的温度变化，在硅晶片上产生滑移的问题。
接着，对本发明第1实施方式的热处理方法进行说明。适用于本发明第1实施方式的热处理方法的RTP如下：对经镜面研磨的硅晶片采用图4所示的RTP装置10，向硅晶片的形成半导体设备的表面W1一侧所毗邻的第1空间20a内供给惰性气体作为第1气氛FA，向硅晶片背面W2一侧所毗邻的第2空间20b内供给氧化性气体作为第2气氛FB，例如通过图5所示的热处理程序在1300℃以上且1400℃以下的最高到达温度下进行。
更具体而言，将经镜面研磨的晶片W设置于保持在温度T0(例如600℃)的反应管20内，向晶片W的形成半导体设备的表面W1一侧所毗邻的第1空间20a内供给惰性气体，向晶片W背面W2一侧所毗邻的第2空间20b内供给氧化性气体，在以规定的升温速度ΔTu(℃/秒)从温度T0(℃)急速升温至作为最高到达温度T1(℃)的1300℃以上且1400℃以下后，在最高到达温度T1(℃)下保持规定时间t(秒)，以规定的降温速度ΔTd(℃/秒)从该最高到达温度T1(℃)急速冷却至将晶片W取出反应管20外的温度(例如温度T0(℃))。
需要说明的是，当使用图4所示的RTP装置10时，上述温度T0、T1可通过设置于晶片保持部30下方的放射温度计(未图示)来测定。需要说明的是，当在晶片W的径向方向设置有多个放射温度计时也可取其平均温度。
这样，根据本发明硅晶片的第1实施方式的热处理方法，由于具备上述方式，所以即使在采用作为以秒为单位的热处理的RTP时，也可在设备活性区域的极表面及表层部区域大幅减少空洞缺陷。因此，实施过本发明的热处理的硅晶片可大大有助于设备加工中的成品率的提高。
接着，对可获得本效果的机制进行说明。图7为用于说明通过本发明硅晶片的第1实施方式的热处理方法减少空洞缺陷的机制的晶片截面图。
在本发明的RTP中，若分别向晶片表面W1一侧供给惰性气体(在图7中为氩)、向背面W2一侧供给氧化性气体(未图示)(图7(a))，则存在于设备活性区域D的空洞缺陷的内壁氧化膜溶解，在设备活性区域D的极表面Da氧从晶片表面向外扩散。需要说明的是，通过向晶片背面W2一侧供给氧化性气体，在晶片背面W2一侧产生大量i-Si。需要说明的是，由于i-Si在硅内的扩散速度快，所以大量i-Si从晶片背面W2一侧扩散至表面W1一侧。另外，通过在晶片表面W1一侧也供给惰性气体，在极表面Da内产生i-Si(图7(b))。因此，可分别通过在极表面Da产生的i-Si大幅减少存在于极表面Da的空洞缺陷，通过从晶片W背面W2一侧扩散的i-Si大幅减少存在于设备活性区域D表层部Db存在的空洞缺陷(图7(c))。
需要说明的是，当向晶片表面W1一侧供给氧化性气体时，由于设备活性区域极表面的固溶氧浓度增加，所以导致空洞缺陷的内壁氧化膜难以溶解，存在空洞缺陷未被消除而残存的情况。
图8为用于说明向晶片表面W1一侧供给氧化性气体时空洞缺陷残存于设备活性区域极表面的机制的晶片截面图。
在RTP中，若向晶片表面W1一侧供给氧化性气体(在图8中为氧)(图8(a))，则由于气氛中的氧向晶片内扩散，所以晶片表面形成氧化膜(SiO2)，与此同时设备活性区域D的极表面Da的固溶氧浓度增加。需要说明的是，存在于极表面Da的空洞缺陷虽然存在若干内壁氧化膜溶解的情况，但无法完全溶解，残存于空洞缺陷内。另一方面，在设备活性区域D的表层部Db中，由于未出现因氧向内扩散导致的固溶氧浓度增加，所以存在于表层部Db内的空洞缺陷的内壁氧化膜溶解(图8(b))。因此，在极表面Da中，由于内壁氧化膜残存于空洞缺陷内，所以因氧向内扩散而产生的i-Si无法进入该空洞缺陷内，结果导致在极表面Da中残存空洞缺陷(图8(c))。
需要说明的是，当不向晶片背面W2一侧供给氧化性气体时，仅凭供给晶片表面W1一侧的稀薄气氛，在晶片表面W1一侧产生的i-Si的量少，所以存在以下情况：可通过作为所谓秒单位的短时间的热处理的RTP消除该空洞缺陷的区域仅形成设备活性区域的极表面；在比该极表面更下层的表层部存在以下情况：空洞缺陷的消除能力降低，导致空洞缺陷未被消除而残存。
图9为用于说明当不向晶片背面W2一侧供给氧化性气体时空洞缺陷残存于设备活性区域表层部的机制的晶片截面图。
在RTP中，当向晶片表面W1一侧供给惰性气体(在图9中为氩)，向背面W2一侧供给氧化性气体时(图9(a))，存在于设备活性区域D的空洞缺陷的内壁氧化膜溶解，在晶片极表面Da中氧从晶片表面向外扩散，但不向晶片背面W2一侧供给氧化性气体，所以晶片内产生的i-Si的量少，而且仅在晶片表面W1一侧产生(图9(b))。因此，在极表面Da中虽然可消除空洞缺陷，但在表层部Db中由于i-Si的量少，所以无法消除空洞缺陷，空洞缺陷(也包含内壁氧化膜溶解的空洞缺陷)残存(图9(c))。
需要说明的是，当供给第1空间20a内的气氛为氢时，供给第2空间20b内的氧化性气体(例如氧)与氢气的混合有爆炸的危险性，故不优选。
另外，当供给第1空间20a或上述第2空间20b内的气氛为氮时，在RTP中晶片W的表面最终形成氮化膜，为除去此氮化膜，必须重新进行蚀刻工序等，制备工序增加，故不优选。
供给上述第1空间20a内的惰性气体优选使用氩。另外，供给上述第2空间20b内的氧化性气体优选使用氧。
上述最高到达温度T1设定为1300℃以上且1400℃以下。通过设定为这样的温度条件，可提高设备活性区域的空洞缺陷的消除能力。
当上述最高到达温度T1不足1300℃时，设备活性区域的空洞缺陷的消除能力降低，故不优选。当上述最高到达温度T1超过1400℃时，由于接近硅的熔点，所以硅晶片发生热变形，产生滑移等，故不优选。
从作为上述RTP装置的装置寿命的观点出发，更优选将上述最高到达温度的上限值设定为1380℃以下。
上述氧化性气体的氧分压优选为20％以上且100％以下。通过设定为这样的氧分压条件，可使晶片内产生大量的i-Si，所以可提高设备活性区域表层部的空洞缺陷的消除能力。需要说明的是，当上述氧分压不足20％时，由于晶片内形成的i-Si的量少，所以难以提高该表层部的空洞缺陷的消除能力。
上述惰性气体优选为不含氧的100％氩气，上述氧化性气体优选为100％氧气。通过设定为这样的构成，可进一步在设备活性区域的极表面和表层部区域大幅减少空洞缺陷。
上述RTP后的硅晶片背面一侧形成有的氧化膜厚度优选为15nm以上。由于通过设定为这样的氧化膜膜厚，可使晶片内产生大量的i-Si，所以可提高设备活性区域极表面的空洞缺陷的消除能力。
上述最高到达温度T1(℃)下的保持时间(t)优选为1秒以上且15秒以下。通过具备这样的构成，可在设备活性区域的极表面和表层部区域大幅减少空洞缺陷，而且可大幅提高生产能力。需要说明的是，当上述保持时间(t)不足1秒时，由于保持时间(t)短，所以存在不减少设备活性区域空洞缺陷的可能性，故不优选。
接着，对本方面硅晶片的第2实施方式的热处理方法进行说明。第2实施方式的热处理方法的热处理程序为，将经镜面研磨的晶片W设置于在温度T0(例如600℃)下保持的图4所示RTP装置10的反应管20内，向晶片W的形成半导体设备的表面W1一侧所毗邻的第1空间20a内供给第1气氛FA，向与上述晶片W表面W1相对的背面W2一侧所毗邻的第2空间20b内供给第2气氛FB。
接着，以规定的升温速度ΔTu(℃/秒)从温度T0(℃)急速升温至作为最高到达温度的第1温度T1(℃)(第1步骤)，然后于上述第1温度T1(℃)下保持规定时间t(秒)(第2步骤)，最后以规定的降温速度ΔTd(℃/秒)从上述第1温度T1(℃)急速冷却至第2温度(例如温度T0(℃))(第3步骤)。需要说明的是，温度T0、T1为当图1所示的RTP装置10的反应管20内设置有晶片W时，通过设置于晶片保持部30下方的未图示的放射温度计测定的温度(当在晶片W的径向方向设置有多个放射温度计时为其平均温度)。
本发明硅晶片的第2实施方式的热处理方法为至少在以下的条件下进行RTP：上述第1步骤中分别供给惰性气体作为第1气氛FA、氧化性气体作为第2气氛FB，并且将上述第2空间20b的内压设定为与上述第1空间20a的内压相比为负压、即设定为低压力。这是为了不使第2气氛FB流入第1空间20a的缘故。
上述负压的调整可通过调整第2排出口28相对于第1排出口26的排出压力设定值来进行。这样，通过将第2气氛FB设定为氧化性气体，可抑制如上述图11所示作为滑移产生原因的晶片的弯曲量。即，通过氧化晶片W的背面W2一侧，在背面W2一侧生成比表面W1厚膜厚的硅氧化膜的同时急速加热，可利用硅与硅氧化膜的热膨胀量之差抑制硅晶片的弯曲量。例如，1000℃下硅的热膨胀系数为4.4×10-6(1/K)，与之相对的是，氧化膜的热膨胀系数小，为5.0×10- 7(1/K)，所以若在晶片W的背面W2形成厚膜厚的氧化膜，则可抑制晶片W的弯曲量。
另外，通过将上述第1气氛FA设定为惰性气体，并且使上述第2空间20b的内压与上述第1空间20a的内压相比处于负压状态，不使上述氧化性气体折回第1空间20a内，从而可减少晶片表面W1附近的COP等结晶缺陷。
需要说明的是，当不使上述第2空间20b的内压与上述第1空间20a的内压相比处于负压状态，上述氧化性气体折回第1空间20a内时，导致在晶片W的表面W1也形成厚膜厚的氧化膜。此时，由于导致晶片W的表面、背面形成厚膜厚的氧化膜，所以导致难以获得利用上述硅与硅氧化膜的热膨胀量之差的弯曲量抑制效果。此外，若最终在晶片W的表面W1一侧形成厚膜厚的氧化膜，则晶片表面附近的COP内壁氧化膜的溶解等受到抑制，结果导致难以在晶片表面附近减少COP等结晶缺陷。
需要说明的是，由于当上述第1气氛FA为氧化性气体时，在晶片W的表面W1一侧形成厚膜厚的氧化膜，所以与上述情况一样难以有效抑制晶片W产生滑移，而且难以减少晶片表面附近的COP等结晶缺陷。
另外，由于当作为上述第2气氛FB使用氧化性气体以外的气体时，在晶片W的背面W2不形成氧化膜，所以难以有效抑制滑移的产生。
作为上述惰性气体，优选使用氩气。另外，作为上述氧化性气体，优选使用氧100％的氧气或氧气与氦气的混合气。
需要说明的是，上述第2空间20b优选在将晶片W保持在基座32上时不形成实质上的闭锁空间。即，在图4中优选具备在空间上连接第1空间20a和第2空间20b的连接部60。通过采用具备这种构成的RTP装置，在上述条件下进行RTP，可更有效的抑制滑移的产生。
假设当使用第2空间20b以保持晶片W的状态形成闭锁空间的RTP装置时，如上所述，若在第2空间20b的内压与第1空间20a的内压相比为负压的条件下进行RTP，则基座20上保持有的晶片W在压力低的第2空间20b的方向产生应力，导致晶片W进一步弯曲，使晶片W的弯曲量增加，难以有效抑制滑移的产生。
上述负压优选为-500Pa以下。即，优选与上述第1空间20a的内压相比使上述第2空间20b的内压处于-500Pa以下的负压状态。此负压的调整如上所述通过将第2排出口28相对于第1排出口26的排出压力设定值调整为-500Pa以下来进行。通过控制在这样的负压范围，可更显著地有效抑制滑移的产生，并且可在构成设备活性区域的晶片表面附近减少COP等结晶缺陷。
当上述负压超过-500Pa时，导致供给上述第2空间20b的氧化性气体折回第1空间20a内，因而难以抑制RTP中晶片W产生滑移，而且难以减少晶片表面附近的COP等结晶缺陷。
上述负压优选为-700Pa以上且-500Pa以下。当上述负压不足-700Pa时，供给第1空间20a内的惰性气体难以向晶片W的表面W1方向供给，因而导致减少晶片表面附近的COP等结晶缺陷的效果降低，故不优选。
上述升温速度ΔTu为例如10℃/秒以上且150℃/秒以下。
上述第1温度T1(℃)优选为1300℃以上且硅的熔点以下。当上述第1温度T1(℃)不足1300℃时，减少硅晶片表面附近的COP等结晶缺陷的效果小，故不优选。当上述第1温度T1(℃)超过硅的熔点时，自然而然导致晶片W溶解，故不优选。
另外，从作为RTP装置的寿命的观点出发，上述第1温度T1(℃)更优选为1300℃以上且1380℃以下。
保持上述第1温度T1(℃)的保持时间t为例如1秒以上且60秒以下。
上述降温速度ΔTd为例如10℃/秒以上且150℃/秒以下。
实施例
以下根据实施例对本发明进行更具体地说明，但本发明不受下列实施例限制。
[实施例1]
对于将通过CZ法在V-丰富区域培养的硅单晶锭切片制得的硅晶片(直径300mm、厚775μm、氧浓度1.1×1018atoms/cm3)，使用图4所示的RTP装置，按照图5所示的热处理程序，将第1气氛FA设定为100％氩，将第2气氛FB设定为100％氧，以升温速度ΔTu：30℃/秒、最高到达温度T1：1350℃、降温速度ΔTd：30℃/秒、最高到达温度T1的保持时间t：5秒进行RTP处理。
然后，在采用激光散射法评价晶片表面部(距晶片表面深至5μm)是否产生空洞缺陷的同时，在通过研削加工及研磨加工除去表层后采用透射型电子显微镜观察晶片主体部(距表面深度超过5μm的区域)的空洞缺陷。
结果确认制得的硅晶片为晶片表面部是不存在空洞缺陷的无缺陷区域，晶片主体部由以八面体为基本形状的多面体构成，上述多面体的角部为曲面状，并且存在大量内壁氧化膜被除去的空洞缺陷。
[实施例2]
对于将通过CZ法在V-丰富区域培养的硅单晶锭切片制得的硅晶片(直径300mm、厚775mm、氧浓度1.1atoms/cm3)，将最高到达温度T1的保持时间t设定为15秒，除此之外按照与实施例1相同的方法进行RTP处理。
然后，按照与实施例1相同的方法观察晶片表面部是否产生空洞缺陷及晶片主体部的空洞缺陷。
结果确认制得的硅晶片为晶片表面部是不存在空洞缺陷的无缺陷区域，晶片主体部由以八面体为基本形状的多面体构成，为全部上述多面体的角部形成曲面状的球体或椭圆体，并且存在大量内壁氧化膜被除去的空洞缺陷。此外，空洞缺陷的尺寸比实施例1小。
[比较例1]
对于将通过CZ法在V-丰富区域培养的硅单晶锭切片制得的硅晶片(直径300mm、厚775mm、氧浓度1.1atoms/cm3)，将第2气氛FB设定为100％氩，除此之外按照与实施例1相同的方法进行RTP处理。
然后，按照与实施例1相同的方法观察晶片表面部是否产生空洞缺陷及晶片主体部的空洞缺陷。
结果确认晶片表面部为不存在空洞缺陷的无缺陷区域，但晶片主体部存在大量内壁氧化膜未被除去的空洞缺陷。
[实施例3、比较例2～6]
对于通过CZ法控制V/G(V：提晶速度，G：单晶内的提拉轴方向的温度梯度)来培养具有空孔型点缺陷支配性地存在的区域的硅单晶锭，然后从空孔型点缺陷支配性地存在的区域切片制得的双面经镜面研磨的晶片(直径300mm、厚775mm)，使用图4所示的RTP装置10，进行RTP处理。此时，改变第1气氛FA、第2气氛FB的气体种类，最高到达温度T1，及保持时间t(秒)，按照图5所示的热处理程序进行RTP处理。需要说明的是，本试验的其它条件(一定条件)如下所示。·温度T0：600℃·升温速度ΔTu：10℃/秒·降温速度ΔTd：10℃/秒
对于按照以上条件制得的退火晶片(アニ一ルウエ一ハannealedwafer)，通过KLA-Tencor公司制Surfscan-SP2(≥40nm)测定作为设备形成面的晶片表面的LPD(Light Point Defect光点缺陷)。另外，通过对作为设备形成面的晶片表面反复进行研磨，采用同样的方法测定距晶片表面深度方向的LPD分布。
另外，分别对按照各种条件制得的退火晶片进行作为设备形成面的晶片表面的LSTD(5μm)测定，计算出缺陷密度的减少率。此测定通过LSTD(Laser Scattering Tomography Defect激光散射断层缺陷)扫描仪(Raytex Corporation(レイテツクス社)制MO-601)进行。另外，对于晶片背面形成的氧化膜厚度，使用Rudolph ResearchAnalytical Corporation(ルドルフリサ一チアナリテイカル社)制三波长自动椭率计Auto EL IV NIR III，采用椭圆对称法评价晶片表面、背面的中心点。
表1示出本试验的试验条件和LSTD的评价结果，图10示出实施例3及比较例2～6的LPD测定结果图。需要说明的是，图10的纵轴为以该RTP前研磨晶片的设备形成面通过SP2得到的LPD数按100％计时的LPD数(空洞缺陷数)，横轴为根据采用静电电容法(KLA-Tencor公司制AFS)测定的晶片中心厚度计算出的距晶片表面的距离。
[表1]
 第1气氛FA  第2气氛FB   最高到达温度T1(℃)  保持时间t(秒)   LSTD(5μm)减少率(％)
  实施例3   Ar   O2   1350   15   98
  比较例2   Ar   O2   1250   30   85
  比较例3   O2   -   1350   15   89
  比较例4   O2   -   1250   30   70
  比较例5   Ar   -   1350   15   67
  比较例6   Ar   -   1250   30   28
由表1及图10可知，可见在实施例3中制得的退火晶片在设备活性区域的极表面和表层部中空洞缺陷大幅减少。需要说明的是，就在同样的气氛条件下降低最高到达温度T1的比较例2而言，可见空洞缺陷残存。此外，就使用氧作为第1气氛FA的比较例3、4而言，在各种情况下均可见在设备活性区域的极表面上空洞缺陷大量残存的趋势。此外，就未使用氧作为第2气氛FB的比较例5、6而言，虽然设备活性区域极表面的空洞缺陷大幅减少，但可见在更深的表层部空洞缺陷大量残存的趋势。
[实施例4、比较例7～10]
对于通过CZ法控制V/G(V：提晶速度，G：单晶内的提拉轴方向的温度梯度)，培养具有空孔型点缺陷支配性地存在的区域的硅单晶锭，然后从空孔型点缺陷支配性地存在的区域切片制得的双面经镜面研磨的晶片(直径300mm、厚775mm)，使用图4所示的RTP装置10，进行RTP处理。此时，改变第1气氛FA、第2气氛FB的气体种类，并在与第1空间20a的内压相比将第2空间20b的内压调整至负压条件下的同时改变其负压(Pa)，按照图5所示的热处理程序进行RTP处理。需要说明的是，负压的调整通过调整第2气氛排出口28相对于第1气氛排出口26的排出压力设定值来进行。需要说明的是，在本试验中，在图5所示热处理程序的全部步骤中，固定上述变化的气体种类及负压条件来进行。需要说明的是，本试验中的其它条件如下所示。·温度T0：600℃·升温速度ΔTu：50℃/秒·第1温度T1：1350℃·保持时间t：15秒·降温速度ΔTd：50℃/秒
对于按照以上条件制得的退火晶片，采用与实施例3相同的方法评价表面、背面形成的氧化膜厚度。另外，在通过X射线局部图像(Rigaku Corporation(株式会社リガク)制XRT300)评价是否产生滑移的同时，评价是否消除晶片表面附近(深0～5μm)的COP。需要说明的是，COP的评价通过LSTD扫描仪(Raytex Corporation(レイテツクス社)制MO-601)进行评价。表2示出实施例4及比较例7～10的试验条件和评价结果。
[表2]
Figure BPA00001480536000241
由表2可知，可见通过将氩气设定为第1气氛FA，将氧气设定为第2气氛FB，并且将排出压力设定值设定为-500Pa以下，不产生滑移，并且还具有表面附近的COP消除效果。
[实施例5～7、比较例11]
改变上述排出压力设定值(Pa)，除此之外按照与实施例4相同的条件进行RTP处理。对于按照以上条件制得的退火晶片，采用与实施例4相同的方法评价表面、背面形成有的氧化膜厚度、是否产生滑移及是否消除COP。
表3示出实施例5～7及比较例11的试验条件和评价结果。
[表2]
Figure BPA00001480536000242
由表3可知，可见若将氩气设定为第1气氛FA，将氧气设定为第2气氛FB，排出压力设定值超过-700Pa，则虽然不产生滑移，但表面附近的COP未被消除，最终残存。
[比较例12]
在图4所示的RTP装置10中，封闭连接部60，使第2空间20b成为简易的闭锁空间，除此之外按照与实施例4相同的条件进行RTP处理。对于按照以上条件制得的退火晶片，采用与实施例4相同的方法评价表面、背面形成的氧化膜厚度、是否产生滑移及是否消除COP。
表4示出比较例12的试验条件和评价结果。
[表4]
Figure BPA00001480536000251
由表4可知，可见若在RTP装置10中封闭连接部60，使第2空间20b成为简易的闭锁空间，则虽然表面附近的COP被消除，但最终产生滑移。
[实施例8，比较例13、14]
在图5所示的热处理程序中将实施例4所示的气体种类及负压条件仅设定为第1步骤(实施例8)、仅设定为第2步骤(比较例13)、仅设定为第3步骤(比较例14)，在除此之外的各个步骤中将上述负压条件固定为-500P，将第2气氛FB由氧更换为氩，除此之外按照与实施例4相同的条件进行RTP处理。对于按照以上条件制得的退火晶片，采用与实施例4相同的方法评价表面、背面形成有的氧化膜厚度、是否产生滑移及是否消除COP。
表5中示出实施例8及比较例13、14的试验条件和评价结果。
[表5]
Figure BPA00001480536000261
由表5可知，可见至少在第1步骤中，通过适用实施例4所示的气体种类和负压条件，不产生滑移，并且也具有表面附近的COP消除效果。但是，当在第1步骤和第3步骤(比较例13)或第1步骤和第2步骤(比较例14)中使用氩作为第2气氛FB时，虽然表面附近的COP被消除，但可见最终产生滑移。
符号说明
1 晶片表面部
2 晶片主体部
4、5 空洞缺陷
6 内壁氧化膜
10 RTP装置
20 反应管
30 晶片保持部
32 基座
34 旋转体
40 加热部
50 卤素灯
60 连接部

Claims (8)

1.硅晶片，其特征在于，晶片表面部为不存在空洞缺陷的无缺陷区域，比晶片表面部更深的晶片主体部由以八面体为基本形状的多面体构成，上述多面体的角部为曲面状，且存在内壁氧化膜被除去的空洞缺陷。
2.权利要求1的硅晶片，其特征在于，上述空洞缺陷为全部上述多面体的角部形成曲面状的球体或椭圆体。
3.硅晶片的热处理方法，所述方法对通过佐克拉斯基法制备硅晶片进行急速加热·急速冷却热处理，其特征在于，
向上述硅晶片的形成半导体设备的表面一侧所毗邻的第1空间内供给惰性气体，向上述硅晶片的背面一侧所毗邻的第2空间内供给氧化性气体，在1300℃以上且1400℃以下的最高到达温度下进行。
4.权利要求3的硅晶片的热处理方法，其特征在于，上述氧化性气体的氧分压为20％以上且100％以下。
5.权利要求3或4的硅晶片的热处理方法，其特征在于，上述急速加热·急速冷却热处理后的硅晶片背面一侧形成的氧化膜厚度为15nm以上。
6.硅晶片的热处理方法，所述方法对通过佐克拉斯基法制备的硅晶片进行急速加热·急速冷却热处理，其特征在于，
具备：将上述硅晶片急速加热至最高到达温度为止的第1步骤、
于上述最高到达温度保持规定时间的第2步骤和
从上述最高到达温度急速冷却的第3步骤；
至少在以下条件下进行上述第1步骤：向上述硅晶片的形成半导体设备的表面一侧所毗邻的第1空间内供给惰性气体，向上述硅晶片的背面一侧所毗邻的第2空间内供给氧化性气体，且与上述第1空间内的内压相比，上述第2空间内的内压为负压。
7.权利要求6的硅晶片的热处理方法，其特征在于，上述负压为-500Pa以下。
8.权利要求6或7的硅晶片的热处理方法，其特征在于，上述第1空间与上述第2空间在空间上相连接。
CN201080025868.7A 2009-06-03 2010-05-28 硅晶片及硅晶片的热处理方法 Active CN102460658B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009134252A JP5455449B2 (ja) 2009-06-03 2009-06-03 シリコンウェーハの熱処理方法
JP2009-134252 2009-06-03
JP2009153776A JP2011009631A (ja) 2009-06-29 2009-06-29 シリコンウェーハの熱処理方法
JP2009-153776 2009-06-29
JP2009179319A JP2011035129A (ja) 2009-07-31 2009-07-31 シリコンウェーハ
JP2009-179319 2009-07-31
PCT/JP2010/003583 WO2010140323A1 (ja) 2009-06-03 2010-05-28 シリコンウェーハ及びシリコンウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
CN102460658A true CN102460658A (zh) 2012-05-16
CN102460658B CN102460658B (zh) 2016-02-10

Family

ID=43297466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080025868.7A Active CN102460658B (zh) 2009-06-03 2010-05-28 硅晶片及硅晶片的热处理方法

Country Status (4)

Country Link
US (1) US8999864B2 (zh)
KR (1) KR101381537B1 (zh)
CN (1) CN102460658B (zh)
WO (1) WO2010140323A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
TWI523107B (zh) * 2011-09-27 2016-02-21 環球晶圓日本股份有限公司 矽晶圓之熱處理方法
JP5965607B2 (ja) * 2011-10-19 2016-08-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286208A (ja) * 1999-03-31 2000-10-13 Nec Corp 半導体製造装置
JP2002075896A (ja) * 2000-08-25 2002-03-15 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2002110684A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体基板及びその製造方法
US20040102056A1 (en) * 2000-10-25 2004-05-27 Satoshi Tobe Production method for silicon wafer and silicon wafer
CN1940150A (zh) * 2005-09-27 2007-04-04 东芝陶瓷株式会社 硅片的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360769A (en) * 1992-12-17 1994-11-01 Micron Semiconductor, Inc. Method for fabricating hybrid oxides for thinner gate devices
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
US6436846B1 (en) 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
JP2003077851A (ja) 2001-08-28 2003-03-14 Applied Materials Inc 熱処理方法及び装置
DE10205084B4 (de) 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE60224099T2 (de) 2002-04-10 2008-04-03 Memc Electronic Materials, Inc. Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP4552415B2 (ja) 2003-10-14 2010-09-29 信越半導体株式会社 シリコンウエーハの製造方法
JP4854936B2 (ja) 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
EP2144280B1 (en) * 2007-05-02 2010-12-29 Siltronic AG Silicon wafer and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286208A (ja) * 1999-03-31 2000-10-13 Nec Corp 半導体製造装置
JP2002075896A (ja) * 2000-08-25 2002-03-15 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2002110684A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体基板及びその製造方法
US20040102056A1 (en) * 2000-10-25 2004-05-27 Satoshi Tobe Production method for silicon wafer and silicon wafer
CN1940150A (zh) * 2005-09-27 2007-04-04 东芝陶瓷株式会社 硅片的制造方法

Also Published As

Publication number Publication date
KR20120013994A (ko) 2012-02-15
WO2010140323A1 (ja) 2010-12-09
US20120139088A1 (en) 2012-06-07
CN102460658B (zh) 2016-02-10
KR101381537B1 (ko) 2014-04-04
US8999864B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
TWI410539B (zh) 矽晶圓，其製造方法及其熱處理之方法
CN101638807B (zh) 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
EP2722423B1 (en) Method of manufacturing a silicon wafer
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
CN101187058B (zh) 硅半导体晶片及其制造方法
EP1926134B1 (en) Method for manufacturing silicon epitaxial wafers
CN1697130A (zh) 硅晶片以及用于制造硅晶片的方法
CN102396055A (zh) 退火晶片、退火晶片的制造方法以及器件的制造方法
CN102473614B (zh) 硅晶片的热处理方法
CN102460658A (zh) 硅晶片及硅晶片的热处理方法
EP0973190A2 (en) Silicon wafer and method for producing it
JP5590644B2 (ja) シリコンウェーハの熱処理方法
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
JP5396737B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP5512137B2 (ja) シリコンウェーハの熱処理方法
JP5569392B2 (ja) シリコンウェーハの製造方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
CN101792927A (zh) 热处理硅晶片的方法
KR101658892B1 (ko) 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치
JP5531385B2 (ja) 枚葉式熱処理装置のプロセスチャンバーの冷却方法
JP2010228931A (ja) シリコンウェーハおよびその製造方法
JP2010177494A (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2010283076A (ja) シリコンウェーハの熱処理方法
JP2004319653A (ja) シリコンウエハの熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: COVALENT SILICON CORPORATION

Free format text: FORMER OWNER: COVALENT MATERIALS CORP.

Effective date: 20130328

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Niigata Prefecture, Japan

Applicant after: GLOBALWAFERS JAPAN Co.,Ltd.

Address before: Niigata Prefecture, Japan

Applicant before: Crystal silicon Limited by Share Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: COVALENT SILICON CORPORATION TO: GLOBALWAFERS CO., LTD.

TA01 Transfer of patent application right

Effective date of registration: 20130328

Address after: Niigata Prefecture, Japan

Applicant after: Crystal silicon Limited by Share Ltd.

Address before: Tokyo, Japan

Applicant before: Covalent Materials Corp.

C14 Grant of patent or utility model
GR01 Patent grant