JP2010228931A - シリコンウェーハおよびその製造方法 - Google Patents
シリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2010228931A JP2010228931A JP2009075001A JP2009075001A JP2010228931A JP 2010228931 A JP2010228931 A JP 2010228931A JP 2009075001 A JP2009075001 A JP 2009075001A JP 2009075001 A JP2009075001 A JP 2009075001A JP 2010228931 A JP2010228931 A JP 2010228931A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- sec
- heat treatment
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成する引き上げ工程S11と、スライスされたウェーハを鏡面加工する鏡面処理工程S12と、該鏡面処理工程12の前後において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程S3とを有し、製造されたシリコンエピタキシャルウェーハは、急速昇降温熱処理工程S52を有するデバイス製造工程S5に供される。
【選択図】図1
Description
FLA処理に関する技術が以下の文献に開示されている。
しかし、酸素濃度の増大、ボロン濃度の増大は、同時に、上記酸素析出形成を促進する効果がある。したがって、酸素析出形成によるウェーハ変形・反りの発生を抑制しつつ、同時に、プロセス起因のSlip発生を抑制させることは困難であった。
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程と、該鏡面処理工程の前後において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより上記課題を解決した。
本発明において、最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域およびOSF領域を含んで育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程と、該鏡面処理工程の前後において、窒素を含まない非酸化性ガス雰囲気として、処理温度1225℃〜1350℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより上記課題を解決した。
本発明は、前記析出溶解熱処理工程において、処理雰囲気として窒素を含まない非酸化性ガスと3%以上の酸素ガスの混合雰囲気とすることができる。
また、本発明のシリコンウェーハの製造方法は、前記引き上げ工程において、初期酸素濃度Oiが、12.0×1017〜20×1017atoms/cm3 (Old−ASTM)となるように設定されることがある。
また、本発明のシリコンウェーハにおいては、上記のいずれか記載のシリコンウェーハの製造方法により製造されたことができる。
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程と、該鏡面処理工程の前後において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、Grown−in欠陥フリーとして、さらに、析出溶解熱処理工程によって、変形原因となる酸素析出核を溶解することにより、従来のRTA処理に比べて条件が厳しく、最高温度が1050℃〜シリコン融点の範囲、昇降温レートが150℃/sec〜10000℃/sec、500℃/sec〜3000℃/sec、1000℃〜2000℃/secとされ、シリコンウェーハで生じる最大応力が20MPaを超えるような極めて過酷な条件であるデバイス製造プロセス急速昇降温熱処理に供した場合でも、変形が防止できるとともに、同時に、ウェーハ強度低下の原因となるボート傷・搬送傷から発生するスリップ伸展をも防止可能なシリコンウェーハを提供可能とすることができる。
FLA、LSAにおいては、haloの不純物濃度分布特性維持、接合リークの低減、ゲート・リークの抑制、ソース・ドレインの寄生抵抗の低減、ゲートの空乏化も抑制を実現可能な処理条件が選択される。
この結果、オーバーレイエラー(Overlay Error )すなわち、デバイス製造における急速昇降温工程前後でおこなわれるフォトリソ工程でパターンの重ね合わせがずれてしまうという事態が生じる。
本発明において「Grown−in欠陥フリー」とは、COP欠陥や転位クラスタなどの結晶育成に伴って生る可能性のある全ての欠陥が排除されること、OSF領域を排除可能で、Pv領域、Pi領域であることを意味する。
このV/Gの値が高い値から低い値と変化するのに対応して、上述したV領域、OSF領域、Pv領域、Pi領域、I領域の順となる。
このV/Gの値は、引き上げ炉上部におけるホットゾーンの構造等、各実機によって異なるが、COP密度、OSF密度、BMD密度、LSTD密度又はFPD、ライトエッチング欠陥密度などを測定することによって、判別可能である。
また、本発明において、「LPD密度」とは、レーザ光散乱式パーティクルカウンター(SP1(surfscan SP1):KLA−Tencor社製)を用いて検出される0.1μmサイズ以上の欠陥の密度である。
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域およびOSF領域を含んで育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程と、該鏡面処理工程の前後において、窒素を含まない非酸化性ガス雰囲気として、処理温度1225℃〜1350℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、析出溶解熱処理工程において、OSFを含まない状態に比べて高い温度条件とすることで、ウェーハ変形発生防止とスリップ発生防止とを同時に可能とすることができる。
図1は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートである。
この製造条件設定工程S0においては、ウェーハ準備工程S1における操業条件として引き上げ時に制御するパラメーターとなる引き上げ速度Vと固液界面からの温度国倍Gとの非、V/Gの値、シリコンウェーハ(基板)の酸素濃度Oi、ドーパント濃度などが設定される。
そして、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ種結晶Tを引き上げることにより、シリコン単結晶6を形成できるようになっている。
半径方向の幅Wは例えば50mm、逆円錐台面である内面の垂直方向に対する傾きθは例えば21°、熱遮蔽体7の下端の融液面からの高さH1は例えば60mmとする。
また、磁場供給装置9から供給される磁場は、水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、2000〜4000G(0.2T〜0.4T)、より好ましくは2500〜3500G(0.25T〜0.35T)とされ、磁場中心高さが融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定される。
次に、CZ炉内を水素含有物質と不活性ガスとの混合ガスからなる水素含有雰囲気とし、雰囲気圧力を1.3〜13.3kPa(10〜100torr)とし、雰囲気ガス中における水素含有物質の濃度が水素ガス換算分圧で40〜400Pa程度になるように調整する。水素含有物質として水素ガスを選択した場合には、水素ガス分圧を40〜400Paとすればよい。このときの水素ガスの濃度は0.3%〜31%の範囲になる。
なお、水素ガスを含有しない不活性ガスのみの雰囲気とすることもできる。
次に、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ結晶引き上げを行う。
この場合の引き上げ条件としては、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/mm)としたときの比V/G(mm2/分・℃)を0.22〜0.15程度に制御し、VをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度である0.65〜0.42〜0.33mm/分に制御する、といった条件を例示できる。
同時に、図8に示すような支持されているウェーハWのエッジ部分でスリップ転位が発生することを防止して、ウェーハの強度が低下することも防止できる。
また、第一傾斜面W11と周縁端Wtとの間には、これらを接続する第一曲面W13が表面最外周Wutに設けられている。また、第二傾斜面W12と周縁端Wtとの間には、これらを接続する第二曲面W14が裏面最外周部Wrtに設けられている。第一曲面W13の曲率半径R1の範囲は80μmから250μmの範囲が好ましく、第二曲面W14の曲率半径R2の範囲は100μmから300μmの範囲が好ましい。
このシリコンウェーハに、析出溶解熱処理工程S3の条件を表にRTA条件として示すように設定し、RTA処理をおこなった。
・デバイス製造工程における処理模擬
1step; 850℃ 30分
2step; 1000℃ 30分
3step; 1000℃ 60分
4step; 850℃ 30分
(いずれも昇降温速度は5℃/min)
この結果を表にRTA炉応力負荷試験結果(BMD起因Slip発生)として示す。
ここで、BMD密度の測定は、上記デバイスシミュレーション後に1000℃/16hrの顕在化熱処理後のライトエッチング2μm後に実施した。
・縦型炉熱応力試験条件
700℃から1150℃までの昇温レートを8℃/minとして1150℃に60min保持し、1.5℃/minの降温レートで700℃まで冷却した。
○;スリップ長0.5〜2mm
△;スリップ長2〜5mm
×;スリップ長5〜10mm
Claims (5)
- 最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程と、該鏡面処理工程の前後において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することを特徴とするシリコンウェーハの製造方法。 - 最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域およびOSF領域を含んで育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程と、該鏡面処理工程の前後において、窒素を含まない非酸化性ガス雰囲気として、処理温度1225℃〜1350℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することを特徴とするシリコンウェーハの製造方法。 - 前記析出溶解熱処理工程において、処理雰囲気として窒素を含まない非酸化性ガスと3%以上の酸素ガスの混合雰囲気とすることを特徴とする請求項1または2記載のシリコンウェーハの製造方法。
- 前記引き上げ工程において、初期酸素濃度Oiが、12.0×1017〜20×1017atoms/cm3 (Old−ASTM)となるように設定されることを特徴とする請求項1から3のいずれか記載のシリコンウェーハの製造方法。
- 請求項1から4のいずれか記載のシリコンウェーハの製造方法により製造されたことを特徴とするシリコンウェーハ。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075001A JP5504667B2 (ja) | 2009-03-25 | 2009-03-25 | シリコンウェーハおよびその製造方法 |
KR1020117025002A KR101389058B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
PCT/JP2010/002117 WO2010109873A1 (ja) | 2009-03-25 | 2010-03-25 | シリコンウェーハおよびその製造方法 |
KR1020147011599A KR101507360B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
KR1020137013027A KR101422713B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
US13/258,962 US8890291B2 (en) | 2009-03-25 | 2010-03-25 | Silicon wafer and manufacturing method thereof |
EP10755675.5A EP2412849B1 (en) | 2009-03-25 | 2010-03-25 | Silicon wafer and method for manufacturing same |
EP14151040.4A EP2722423B1 (en) | 2009-03-25 | 2010-03-25 | Method of manufacturing a silicon wafer |
US14/518,594 US9243345B2 (en) | 2009-03-25 | 2014-10-20 | Silicon wafer and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075001A JP5504667B2 (ja) | 2009-03-25 | 2009-03-25 | シリコンウェーハおよびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014055515A Division JP5660237B2 (ja) | 2014-03-18 | 2014-03-18 | シリコンウェーハの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010228931A true JP2010228931A (ja) | 2010-10-14 |
JP2010228931A5 JP2010228931A5 (ja) | 2012-03-01 |
JP5504667B2 JP5504667B2 (ja) | 2014-05-28 |
Family
ID=43045110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009075001A Active JP5504667B2 (ja) | 2009-03-25 | 2009-03-25 | シリコンウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5504667B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150103209A (ko) | 2013-04-03 | 2015-09-09 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼 및 그의 제조 방법 |
KR20190040328A (ko) | 2016-10-13 | 2019-04-17 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031150A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ |
WO2007100158A1 (ja) * | 2006-03-03 | 2007-09-07 | Niigata University | CZ法によるSi単結晶インゴットの製造方法 |
JP2008028355A (ja) * | 2006-06-20 | 2008-02-07 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ |
JP2008066357A (ja) * | 2006-09-05 | 2008-03-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
JP2008150283A (ja) * | 2007-12-14 | 2008-07-03 | Sumco Corp | エピタキシャルウェーハの製造方法 |
-
2009
- 2009-03-25 JP JP2009075001A patent/JP5504667B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031150A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ |
WO2007100158A1 (ja) * | 2006-03-03 | 2007-09-07 | Niigata University | CZ法によるSi単結晶インゴットの製造方法 |
JP2008028355A (ja) * | 2006-06-20 | 2008-02-07 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ |
JP2008066357A (ja) * | 2006-09-05 | 2008-03-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
JP2008150283A (ja) * | 2007-12-14 | 2008-07-03 | Sumco Corp | エピタキシャルウェーハの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150103209A (ko) | 2013-04-03 | 2015-09-09 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼 및 그의 제조 방법 |
US9412622B2 (en) | 2013-04-03 | 2016-08-09 | Sumco Corporation | Epitaxial silicon wafer and method for manufacturing same |
KR20190040328A (ko) | 2016-10-13 | 2019-04-17 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 |
DE112017005226T5 (de) | 2016-10-13 | 2019-07-18 | Sumco Corporation | Verfahren zum Polieren eines Siliciumwafers, Verfahren zur Herstellung eines Siliciumwafers, sowie Siliciumwafer |
Also Published As
Publication number | Publication date |
---|---|
JP5504667B2 (ja) | 2014-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9243345B2 (en) | Silicon wafer and manufacturing method thereof | |
TWI420599B (zh) | 矽晶圓之製造方法 | |
US8920560B2 (en) | Method for manufacturing epitaxial wafer | |
KR20100014191A (ko) | 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법 | |
JP2010040587A (ja) | シリコンウェーハの製造方法 | |
US20110156215A1 (en) | Silicone Wafer and Production Method Therefor | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
JP5504664B2 (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
JP5542383B2 (ja) | シリコンウェーハの熱処理方法 | |
JP2002145697A (ja) | 単結晶シリコンウェーハ、インゴット及びその製造方法 | |
JP5613994B2 (ja) | シリコンウェーハおよびその製造方法 | |
TWI382469B (zh) | 矽晶圓及其製造方法 | |
JP5504667B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP5590644B2 (ja) | シリコンウェーハの熱処理方法 | |
JP2010228925A (ja) | シリコンウェーハおよびその製造方法 | |
JP2010040588A (ja) | シリコンウェーハ | |
JP5944643B2 (ja) | シリコンウェーハの熱処理方法 | |
JP5660237B2 (ja) | シリコンウェーハの製造方法 | |
WO2010140323A1 (ja) | シリコンウェーハ及びシリコンウェーハの熱処理方法 | |
JP5583053B2 (ja) | シリコンウェーハの熱処理方法 | |
JP2010177495A (ja) | シリコンウェーハの熱処理方法 | |
JP5811218B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010177494A (ja) | シリコンウェーハの熱処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5504667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |