KR20120013994A - 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법 - Google Patents

실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법 Download PDF

Info

Publication number
KR20120013994A
KR20120013994A KR1020117027499A KR20117027499A KR20120013994A KR 20120013994 A KR20120013994 A KR 20120013994A KR 1020117027499 A KR1020117027499 A KR 1020117027499A KR 20117027499 A KR20117027499 A KR 20117027499A KR 20120013994 A KR20120013994 A KR 20120013994A
Authority
KR
South Korea
Prior art keywords
wafer
silicon wafer
space
heat treatment
gas
Prior art date
Application number
KR1020117027499A
Other languages
English (en)
Other versions
KR101381537B1 (ko
Inventor
다케시 센다
히로미치 이소가이
에이지 도요다
고지 아라키
다츠히코 아오키
하루오 스도
고지 이즈노메
스스무 마에다
가즈히코 가시마
히로유키 사이토
Original Assignee
코바렌트 마테리얼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009134252A external-priority patent/JP5455449B2/ja
Priority claimed from JP2009153776A external-priority patent/JP2011009631A/ja
Priority claimed from JP2009179319A external-priority patent/JP2011035129A/ja
Application filed by 코바렌트 마테리얼 가부시키가이샤 filed Critical 코바렌트 마테리얼 가부시키가이샤
Publication of KR20120013994A publication Critical patent/KR20120013994A/ko
Application granted granted Critical
Publication of KR101381537B1 publication Critical patent/KR101381537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

웨이퍼 벌크부에 존재하는 보이드 결함이 디바이스 프로세스에서의 오염원이나 슬립의 발생원이 되는 것이 억제된 실리콘 웨이퍼, 및 RTP를 실시할 때, 디바이스 활성 영역이 되는 웨이퍼의 표면 근방에서, COP 등의 결정 결함을 저감시킬 수 있는 실리콘 웨이퍼의 열처리 방법을 제공한다. CZ법에 의해 제조한 실리콘 웨이퍼에 대하여 RTP를 실시할 때, 제1 공간(20a) 내에 그리고 제2 공간(20b) 내에 공급하는 가스나 공간 내의 내압, 최고 도달 온도(T1) 등을 정해진 값으로 한 실리콘 웨이퍼의 열처리 방법에 의해, 웨이퍼 표면부(1)는 보이드 결함이 존재하지 않는 무결함 영역이며, 웨이퍼 표면부(1)보다 깊은 웨이퍼 벌크부(2)는 팔면체를 기본 형상으로 하는 다면체로 구성되고, 상기 다면체의 코너부가 곡면형이며, 내벽 산화막이 제거된 보이드 결함(4)이 존재하는 실리콘 웨이퍼를 제공한다.

Description

실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법{SILICON WAFER AND METHOD FOR HEAT-TREATING SILICON WAFER}
본 발명은 반도체 디바이스 형성용 기판으로서 적합하게 이용되는 실리콘 웨이퍼(이하, 단순히, 웨이퍼라고도 함), 및 초크랄스키법(이하, CZ법이라고 함)으로 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에 대하여 열처리를 행하는 실리콘 웨이퍼의 열처리 방법에 관한 것이다.
최근, 반도체 디바이스의 고집적도화 및 디자인 룰의 초미세화가 진행되고, 이에 따라, 그 기판으로서 사용되는 실리콘 웨이퍼에서도, 디바이스 활성 영역이 되는 웨이퍼의 표면 근방(특히, 웨이퍼 표면에서부터 깊이 5 ㎛까지의 영역: 이하, 표면부라고도 함)에, COP(Crystal Originated Particle) 등의 보이드 결함이 존재하지 않을 것이 요구되고 있다.
일반적으로, CZ법으로 육성한 실리콘 단결정 잉곳을 슬라이스하여, 경면 연마한 상태의 실리콘 웨이퍼는 COP 등의 보이드 결함이 존재하지만, 이들 실리콘 웨이퍼에 대하여, 종형 열처리로(爐) 등을 이용하여, 예컨대 Ar 가스 분위기 하에, 1100℃ 이상의 온도에서 30분 이상 열처리를 행함으로써, 디바이스 활성 영역에서의 COP 등의 보이드 결함을 소멸시키는 것이 가능하다(예컨대, 특허문헌 1).
또한, 이러한 보이드 결함이 존재하지 않는 실리콘 웨이퍼는, 예컨대 CZ법으로 실리콘 단결정 잉곳을 육성할 때에, V/G(V: 인상 속도, G: 온도 구배)를 제어하여, 전면(全面)에 무결함 영역을 갖는 실리콘 단결정 잉곳을 끌어올리고, 이것을 슬라이스함으로써 제조할 수 있다(예컨대, 특허문헌 2).
그러나, 특허문헌 2에 기재된 방법은 V/G의 근소한 변동에 의해 보이드 결함이 발생하는 경우가 있으며, 그 제어는 매우 어렵다. 또한, V/G를 제어하여 무결함 영역을 끌어올리는 경우는, 일반적으로 인상 속도 V를 저속으로 할 필요가 있기 때문에, 실리콘 단결정 육성에 있어서의 생산성을 저하시키는 것이었다.
그 때문에, 인상 속도 V의 고속화가 가능한 공공(空孔)형 점 결함이 우세한 영역(이하, V-리치 영역이라고 함)을 갖는 실리콘 단결정 잉곳을 육성하고, 이 단결정 잉곳을 슬라이스하여 제작한 실리콘 웨이퍼에, HF 처리에 의해 웨이퍼 표면부에 존재하는 보이드 결함의 내벽 산화막을 제거하는 내벽 산화막 제거 공정을 거친 후, 그 실리콘 웨이퍼에 급속 가열?급속 냉각 열처리(Rapid Thermal Process; 이하, RTP라고도 함)를 행함으로써, 디바이스가 제작되는 웨이퍼 표면부를 무결함층으로 하는 방법도 제안되어 있다(예컨대, 특허문헌 3).
한편, 웨이퍼 표면부보다 깊은 영역(특히, 웨이퍼 표면에서부터 깊이 5 ㎛보다 깊은 영역: 이하, 웨이퍼 벌크부라고 함)에 BMD(Bulk Micro Defect)가 고밀도로 존재하는 실리콘 웨이퍼는 디바이스 프로세스 시에 혼입되는 금속 불순물 등에 대한 겟터링 능력을 갖고 있다.
이 때문에, 웨이퍼 벌크부에 빈 구멍을 과도하게 잔류시키고, 산소 석출핵을 형성하기 위해서, 예컨대 질소 또는 불활성 분위기 하에서 RTP를 실시하여, 냉각 속도를 제어하는 방법도 제안되어 있다(예컨대, 특허문헌 4, 5).
또한, RTP를 실시할 때, 산소 분위기를 이용하여 정해진 무결함 영역 깊이에 대응하는 정해진 열산화막을 형성하는 방법(예컨대, 특허문헌 6)이나, 실리콘 웨이퍼의 표면측에 아르곤을 주로 한 가스를, 그리고 이면측에 질소를 주로 한 가스를 각각 공급하여 RTP를 실시하는 방법(예컨대, 특허문헌 7) 등이 알려져 있다.
이러한 RTP를 실시하기 위한 장치로서는, 예컨대 기판이 수용되는 챔버와, 상기 챔버 내에 설치되며, 기판의 엣지부를 지지하는 링 프레임을 갖는 기판 지지부와, 상기 기판을 가열하는 가열부와, 상기 기판 지지부에 기판이 지지되었을 때에, 그 기판에 있어서의 반도체 장치가 형성되는 면의 이면측에 형성되는 실질적으로 폐지된 폐공간에, 분자 중에 산소 원자를 포함하는 제1 가스와, 희석 가스로서의 제2 가스를 함유하는 개질용 가스를 공급하는 개질용 가스 공급부를 구비한 것이 유효하다(예컨대, 특허문헌 8).
일본 특허 공개 2006-4983호 공보 일본 특허 공개 평8-330316호 공보 일본 특허 공개 2005-123241호 공보 일본 특허 공표 2007-534579호 공보 일본 특허 공표 2005-522879호 공보 일본 특허 공개 2000-91259호 공보 일본 특허 공개 2001-308101호 공보 일본 특허 공개 2003-77851호 공보
그러나, 특허문헌 1에 기재된 열처리 방법은 열처리 시간이 장시간이기 때문에 생산성이 나쁘고, 또한, 장시간의 열처리이기 때문에, 웨이퍼 표면에서부터 산소가 외방 확산되어, 디바이스 활성 영역의 고체 용융 산소 농도를 크게 저하시켜 버리기 때문에, 디바이스 프로세스에서 생기는 손상이나 왜곡의 인가에 의해서 발생하는 전위의 신장을 억제하기가 어렵다.
또한, 상기 특허문헌 3에 기재된 방법에 따르면, 디바이스 활성 영역이 되는 웨이퍼 표면부에 무결함층을 형성할 수 있지만, 특허문헌 3에는, 상기 웨이퍼 표면부보다 깊은 웨이퍼 벌크부에서의 보이드 결함의 소멸 등에 대해서는 일절 기재되어 있지 않아, 고려된 것이 아니다.
또한, 상기 특허문헌 4, 5에 기재된 방법에 따르면, 웨이퍼 벌크부의 산소 석출핵 형성의 균일화를 도모할 수 있지만, 상기 특허문헌 4, 5에도, 웨이퍼 벌크부에서의 보이드 결함의 소멸 등에 대해서는 일절 기재되어 있지 않아, 고려된 것이 아니다.
보이드 결함은 도 6에 도시하는 바와 같이, 일반적으로 팔면체를 기본 형상으로 하는 다면체로 구성되고, 그 내부에는 내벽 산화막이 존재한다. 이러한 보이드 결함이 웨이퍼 벌크부에 많이 존재하면, 보이드 결함 자체가 디바이스 프로세스에 있어서의 오염원이 될 가능성이 있다.
더욱이, 상기 보이드 결함은 팔면체 형상을 갖고 있기 때문에, 그 뾰족한 코너부(3)에는 왜곡이 집중하여, 슬립 등을 일으키기 쉽다고 하는 성질을 갖고 있다고 생각된다.
상기 보이드 결함이 오염원이 되는 것에 대한 대책으로서는, 특허문헌 4, 5에 기재되어 있는 바와 같이, 웨이퍼 벌크부에 BMD를 고밀도로 형성시키는 것도 생각할 수 있지만, BMD를 형성시키기 위해서는, 웨이퍼 벌크부에 빈 구멍이 많이 존재할 것, 산소 농도가 높을 것 등의 일정한 조건이 필요하여, 제조적인 관점에서 생각하면 제약을 받는 것이었다. 더욱이, BMD를 고밀도로 형성하는 경우에는, 그 BMD가 슬립의 발생원이 될 가능성이 있기 때문에 바람직하지 못하다.
또한, 특허문헌 6에 기재된 열처리 방법은 분위기 속의 산소가 웨이퍼 표면에 내방 확산되기 때문에, 디바이스 활성 영역의 웨이퍼 극표면에 있어서의 고체 용융 산소 농도가 증가한다. 이에, 이 웨이퍼 극표면에서는, 보이드 결함의 내벽 산화막이 용해되기 어렵기 때문에, 보이드 결함이 소멸하지 않고서 잔존해 버리는 경우가 있다. 이 경우에는, 그 RTP 후에, 웨이퍼 극표면을 제거하기 위해서, 재차 경면 연마를 할 필요가 생기기 때문에 생산성이 저하된다고 하는 문제가 있다.
한편, 특허문헌 7에 기재된 열처리 방법은 아르곤을 주로 한 가스를 이용하기 때문에, 디바이스 활성 영역의 웨이퍼 극표면의 고체 용융 산소 농도는 증가하지 않는다. 따라서, 이 경우에는, 보이드 결함의 내벽 산화막이 용해되기 쉽기 때문에, 그 웨이퍼 극표면의 보이드 결함을 소멸할 수 있다. 그러나, 아르곤 가스는 산소 분위기와 비교하여, 내벽 산화막이 용해된 보이드 결함을 소멸시키기 위해서 필요한 격자간 실리콘(이하, i-Si라고 함)의 발생량이 적기 때문에, 초 단위라는 단시간의 열처리인 RTP로 그 상기 보이드 결함을 소멸할 수 있는 영역은 디바이스 활성 영역의 웨이퍼 극표면에만 제한되는 경우가 있어, 그 웨이퍼 극표면보다도 하층의 디바이스 활성 영역(이하, 표층부라고 함)에서는, 보이드 결함의 소멸력이 저하되어, 보이드 결함이 소멸되지 않고서 잔존해 버리는 경우가 있다. 이 경우에는 디바이스 프로세스의 수율이 저하된다고 하는 문제가 있다.
한편, 특허문헌 8에 기재된 바와 같은 RTP 장치를 이용하는 경우, 실리콘 웨이퍼는, 예컨대 SiC 등으로 구성되는 서셉터 상에, 그 이면의 외주부(웨이퍼 외주단에서부터 약 1?2 ㎜의 영역)를 링 형상으로 유지하여 지지한다. 이 경우, 유지된 웨이퍼는 RTP 시에 중력 및 열팽창의 영향으로 웨이퍼 중심부가 사발 모양으로 휘어, 탄성 변형된다(도 11). 이러한 경우, 웨이퍼(W) 이면의 외주부를 유지하는 링 형상의 서셉터(7)의 내주측의 단부(7a)에 웨이퍼 자중(自重) 응력이 집중되어, 특히, 1000℃ 이상의 온도대에서 슬립이 웨이퍼에 도입되기 쉽다고 하는 문제가 있다.
이러한 슬립의 도입을 억제하기 위해서는, 웨이퍼의 휘어짐량을 저감시켜, 자중 응력을 효율적으로 분산시킬 필요가 있다. 그 하나의 방법으로서, 웨이퍼 이면의 전면에서 유지할 수 있는 서셉터를 사용하는 방법을 생각할 수 있지만, 이러한 경우에는, 웨이퍼와 서셉터의 접촉흔이 웨이퍼 이면의 전면에서 발생한다고 하는 문제가 있다. 이러한 접촉흔은 1 ㎛ 정도의 고저차를 갖는 경우가 있어, 반도체 디바이스가 형성되는 웨이퍼의 표면측의 국부적인 평탄도를 악화시키는 요인이 되기 때문에 바람직하지 못하다.
본 발명은 전술한 사정에 감안하여 이루어진 것으로, 웨이퍼 벌크부에 존재하는 보이드 결함이 디바이스 프로세스에서 오염원이 되는 것이 억제되고, 또한, 슬립의 발생원이 되는 것도 억제된 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
또한, 본 발명은 초 단위의 열처리인 급속 가열?급속 냉각 열처리를 이용한 경우라도, 디바이스 활성 영역의 극표면 및 표층부의 영역에 있어서 보이드 결함을 크게 저감시킬 수 있는 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 목적으로 한다.
더욱이, 본 발명은 실리콘 웨이퍼에 대하여 급속 가열?급속 냉각 열처리를 행할 때, 실리콘 웨이퍼 이면의 외주부를 링 형상으로 유지하는 서셉터를 이용하더라도, 슬립의 도입을 효과적으로 억제할 수 있고, 또한, 디바이스 활성 영역이 되는 웨이퍼의 표면 근방에서, COP 등의 결정 결함을 저감시킬 수 있는 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 실리콘 웨이퍼에 있어서, 웨이퍼 표면부는 보이드 결함이 존재하지않는 무결함 영역이며, 웨이퍼 표면부보다 깊은 웨이퍼 벌크부는 팔면체를 기본 형상으로 하는 다면체로 구성되고, 상기 다면체의 코너부가 곡면형이며, 내벽 산화막이 제거된 보이드 결함이 존재하는 것을 특징으로 한다.
이러한 실리콘 웨이퍼를 이용하면, 웨이퍼 벌크부에 존재하는 보이드 결함이 디바이스 프로세스에서 오염원이 되는 것을 억제할 수 있고, 또한 슬립의 발생원이 되는 것도 억제할 수 있다.
상기 보이드 결함은 상기 다면체의 코너부 전부가 곡면형으로 된 구체 또는 타원체인 것이 바람직하다.
이러한 실리콘 웨이퍼를 이용하면, 확실하게 웨이퍼 벌크부에 존재하는 보이드 결함이 슬립의 발생원이 되는 것을 억제할 수 있다.
또한, 본 발명에 따른 실리콘 웨이퍼의 제1 양태의 열처리 방법은 CZ법에 의해 제조한 실리콘 웨이퍼에 대하여 급속 가열?급속 냉각 열처리를 행하는 실리콘 웨이퍼의 열처리 방법으로서, 상기 실리콘 웨이퍼의 반도체 디바이스가 형성되는 표면측이 접하는 제1 공간 내에 불활성 가스를 공급하고, 상기 실리콘 웨이퍼의 이면측이 접하는 제2 공간 내에 산화성 가스를 공급하여, 1300℃ 이상 1400℃ 이하의 최고 도달 온도에서 RTP를 실시하는 것을 특징으로 한다.
상기 산화성 가스에 있어서의 산소 분압은 20% 이상 100% 이하인 것이 바람직하다.
상기 RTP 후의 실리콘 웨이퍼에 있어서의 이면측에 형성된 산화막의 두께는 15 nm 이상인 것이 바람직하다.
또한, 본 발명에 따른 실리콘 웨이퍼의 제2 양태의 열처리 방법은 CZ법에 의해 제조한 실리콘 웨이퍼에 대하여 급속 가열?급속 냉각 열처리를 행하는 실리콘 웨이퍼의 열처리 방법으로서, 상기 실리콘 웨이퍼를 최고 도달 온도까지 급속 가열하는 제1 단계와, 상기 최고 도달 온도에서 정해진 시간 유지하는 제2 단계와, 상기 최고 도달 온도에서 급속 냉각하는 제3 단계를 포함하고, 적어도 상기 제1 단계를, 상기 실리콘 웨이퍼의 반도체 디바이스가 형성되는 표면측이 접하는 제1 공간 내에 불활성 가스를 공급하고, 상기 실리콘 웨이퍼의 이면측이 접하는 제2 공간 내에 산화성 가스를 공급하고, 또한, 상기 제2 공간의 내압이 상기 제1 공간의 내압보다 부압인 조건 하에서 행하는 것을 특징으로 한다. 이러한 방법을 이용함으로써, 실리콘 웨이퍼에 대하여 RTP를 실시할 때, 실리콘 웨이퍼 이면의 외주부를 링 형상으로 유지하는 서셉터를 이용하더라도, 슬립의 도입을 효과적으로 억제할 수 있고, 또한, 디바이스 활성 영역이 되는 웨이퍼의 표면 근방에서, COP 등의 결정 결함을 저감시킬 수 있다.
상기 부압은 -500 Pa 이하인 것이 바람직하다. 이러한 부압의 범위로 함으로써, 보다 현저하게 슬립의 도입을 효과적으로 억제할 수 있고, 또한, 디바이스 활성 영역이 되는 웨이퍼의 표면 근방에서, COP 등의 결정 결함을 저감시킬 수 있다.
상기 제1 공간과 상기 제2 공간은 공간적으로 연결되는 것이 바람직하다.
이러한 구성을 갖는 RTP 장치를 이용하여, 전술한 조건 하에서 RTP를 실시함으로써, 슬립의 도입을 보다 효과적으로 억제할 수 있다.
본 발명에 따르면, 웨이퍼 벌크부에 존재하는 보이드 결함이 디바이스 프로세스에서 오염원이 되는 것이 억제되고, 또한, 슬립의 발생원이 되는 것도 억제된 실리콘 웨이퍼를 제공할 수 있다.
따라서, 본 발명에 따른 실리콘 웨이퍼는 디바이스 프로세스의 수율 향상에 크게 기여할 수 있는 것이다.
또한, 본 발명에 따른 실리콘 웨이퍼의 제1 양태의 열처리 방법에 의하면, 초 단위의 열처리인 RTP를 이용한 경우라도, 디바이스 활성 영역의 웨이퍼 극표면 및 표층부의 영역에 있어서 보이드 결함을 크게 저감시킬 수 있는 실리콘 웨이퍼의 열처리 방법을 제공할 수 있다.
따라서, 본 발명에 따른 제1 양태의 열처리를 행한 실리콘 웨이퍼는 디바이스 프로세스의 수율 향상에 크게 기여하는 것이다.
또한, 본 발명에 따른 실리콘 웨이퍼의 제2 양태의 열처리 방법에 의하면, 실리콘 웨이퍼에 대하여 RTP를 실시할 때, 실리콘 웨이퍼 이면의 외주부를 링 형상으로 유지하는 서셉터를 이용하더라도, 슬립의 도입을 효과적으로 억제할 수 있고, 또한, 디바이스 활성 영역이 되는 웨이퍼의 표면 근방에서, COP 등의 결정 결함을 저감시킬 수 있는 실리콘 웨이퍼의 열처리 방법을 제공할 수 있다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 일례를 도시하는 개략 단면도이다.
도 2는 종래의 실리콘 웨이퍼의 개략 단면도이다.
도 3은 본 발명에 따른 실리콘 웨이퍼의 다른 일례를 도시하는 개략 단면도이다.
도 4는 본 발명에 따른 실리콘 웨이퍼를 얻기 위해서 또 본 발명의 실리콘 웨이퍼의 열처리 방법에 이용되는 RTP 장치(챔버부)의 개요를 도시하는 단면도이다.
도 5는 본 발명에 따른 실리콘 웨이퍼를 얻기 위해서 또 본 발명에 따른 열처리 방법의 RTP에 있어서의 열처리 시퀀스의 일례를 설명하기 위한 개념도이다.
도 6은 보이드 결함의 기본 구조를 도시하는 사시도이다.
도 7은 본 발명에 따른 실리콘 웨이퍼의 제1 양태의 열처리 방법에 의해 보이드 결함이 저감되는 메카니즘을 설명하기 위한 웨이퍼 단면도이다.
도 8은 웨이퍼의 표면(W1)측에 산화성 가스를 공급한 경우에 있어서, 디바이스 활성 영역의 극표면에 보이드 결함이 잔존하는 메카니즘을 설명하기 위한 웨이퍼 단면도이다.
도 9는 웨이퍼의 이면(W2)측에 산화성 가스를 공급하지 않는 경우에 있어서, 디바이스 활성 영역의 표층부에 보이드 결함이 잔존하는 메카니즘을 설명하기 위한 웨이퍼 단면도이다.
도 10은 실시예 3 및 비교예 2?6에 있어서의 LPD 측정의 결과도이다.
도 11은 종래의 RTP 장치 내의 웨이퍼를 유지하는 웨이퍼 유지부의 양태를 도시하는 단면도이다.
이하, 본 발명에 관해서 도면을 참조하여 보다 상세하게 설명한다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 일례를 도시하는 개략 단면도이다.
본 발명에 따른 실리콘 웨이퍼에 있어서, 도 1에 도시하는 바와 같이, 웨이퍼 표면부(1), 구체적으로는, 웨이퍼 표면에서부터 깊이 5 ㎛까지의 영역은 보이드 결함이 존재하지 않는 무결함 영역이며, 상기 웨이퍼 표면부(1)보다 깊은 웨이퍼 벌크부(2), 구체적으로는, 웨이퍼 표면에서부터 깊이 5 ㎛보다 깊은 영역은 팔면체를 기본 형상으로 하는 다면체로 구성되고, 상기 다면체의 코너부가 곡면형이며, 내벽 산화막이 제거된 보이드 결함(4)이 존재하는 것을 특징으로 한다.
한편, 도 2에 종래의 실리콘 웨이퍼의 개략 단면도를 도시한다.
CZ법에 의해 제조된 V-리치 영역을 갖는 실리콘 단결정 잉곳에서 슬라이스하여 얻어진 실리콘 웨이퍼에 열처리를 실시하여, 웨이퍼 표면부(1)를 무결함층으로 한 종래의 웨이퍼는 웨이퍼 벌크부(2)에 포함되는 산소가 상기 열처리에서 외방 확산되기 어렵기 때문에, 웨이퍼 벌크(2) 내에 존재하는 보이드 결함(5)의 내벽 산화막(6)은 용해되지 않고서 잔존한다.
이러한 내벽 산화막(6)은 보이드 결함(5) 주위의 금속 불순물을 받아들이는 성질을 갖고 있기 때문에, 이러한 보이드 결함(5)이 웨이퍼 벌크부(2)에 많이 존재하면, 보이드 결함(5) 자체가 디바이스 프로세스의 오염원이 될 가능성이 있다.
본 발명에 따른 실리콘 웨이퍼는 이러한 내벽 산화막이 제거되기 때문에, 웨이퍼 벌크부에 존재하는 보이드 결함이 디바이스 프로세스에서 오염원이 되는 것이 억제된 것이다.
또한, 도 1에 도시하는 보이드 결함(4)은 팔면체를 기본 형상으로 하는 다면체의 코너부(도 6에서 부호 3)가 곡면형인 점에 특징을 갖는다.
즉, 본 발명에 따른 실리콘 웨이퍼는 이와 같이 보이드 결함(4)의 뾰족한 코너부가 곡면형으로 되어 있기 때문에, 이들 보이드 결함(4)이 슬립의 발생원이 되는 것도 억제된 것이다.
따라서, 본 발명에 따른 실리콘 웨이퍼는 디바이스 프로세스의 수율 향상에 크게 기여할 수 있는 것이다.
도 3은 본 발명에 따른 실리콘 웨이퍼의 다른 일례를 도시하는 개략 단면도이다.
상기 보이드 결함(4)은 도 3에 도시하는 바와 같이, 상기 다면체의 코너부 전부가 곡면형으로 된 구체 또는 타원체인 것이 바람직하다.
이러한 실리콘 웨이퍼를 이용하면, 확실하게 웨이퍼 벌크부에 존재하는 보이드 결함이 슬립의 발생원이 되는 것을 억제할 수 있다.
이러한 웨이퍼 벌크부(2)에 존재하는 보이드 결함(4)은 웨이퍼 표면부(1)에서부터 웨이퍼 벌크부(2)까지 연삭 가공 및 연마 가공을 실시하여, 투과형 전자 현미경에 의해서 그 형태를 평가할 수 있다.
이어서, 본 발명에 따른 실리콘 웨이퍼를 제조하는 방법, 및 본 발명에 따른 실리콘 웨이퍼의 열처리 방법에 관해서 설명한다.
상기와 같은 본 발명에 따른 실리콘 웨이퍼는 CZ법에 의해 제조한 실리콘 단결정 잉곳을 슬라이스하여 얻어진 웨이퍼에 RTP를 실시함으로써 제조할 수 있다.
또한, 본 발명에 따른 실리콘 웨이퍼의 열처리 방법은 CZ법에 의해 육성한 실리콘 단결정 잉곳을 슬라이스 등의 가공을 실시하여 제조한 실리콘 웨이퍼에 대하여, RTP를 실시한다.
CZ법은 주지된 방법이며, 구체적으로는, 석영 도가니에 충전된 다결정 실리콘을 가열하여 실리콘 융액으로 만들고, 이 실리콘 융액의 액면에 종결정을 접촉시켜, 종결정과 석영 도가니를 회전시키면서 종결정을 끌어올리고, 원하는 직경까지 직경 확장하여 직동부(直胴部)를 형성하고, 그 후, 실리콘 융액으로부터 분리함으로써, 실리콘 단결정 잉곳을 육성한다.
이 때, V/G(V: 인상 속도, G: 온도 구배)를 제어하여, V-리치 영역을 갖는 실리콘 단결정 잉곳을 육성한다.
그리고, 상기에 의해 얻어진 실리콘 단결정 잉곳을 내주 날 블레이드 또는 와이어톱 등에 의해 웨이퍼형으로 슬라이스한 후, 외주부의 모따기, 랩핑, 에칭, 경면 연마 등의 가공을 실시하여, 실리콘 웨이퍼를 얻는다.
상기 RTP는 상기한 바와 같은 식으로 얻어진 경면 연마된 실리콘 웨이퍼에, 예컨대 도 4에 도시하는 바와 같은 RTP 장치에 의해 적합하게 실시될 수 있다.
도 4에 도시하는 RTP 장치(10)는 웨이퍼(W)를 수용하는 반응관(20)과, 상기 반응관(20) 내에 배치되며, 상기 웨이퍼(W)가 적재되는 웨이퍼 유지부(30)와, 상기 웨이퍼(W)를 광조사에 의해 가열하는 복수의 할로겐 램프(50)를 구비한다.
한편, 웨이퍼(W)가 웨이퍼 유지부(30)에 유지된 상태에서는, 반응관(20)의 내벽과 웨이퍼(W)의 반도체 디바이스가 형성되는 표면(W1)측으로 둘러싸인 공간인 제1 공간(20a)과, 반응관(20)의 내벽과 웨이퍼(W)의 이면(W2)측으로 둘러싸인 공간인 제2 공간(20b)이 형성된다.
상기 반응관(20)은 상기 웨이퍼(W)의 반도체 디바이스가 형성되는 표면(W1)측의 제1 공간(20a)에 제1 분위기 가스(FA)(도면에서 실선 화살표)를 공급하는 가스 공급구(22)와, 상기 제1 공간(20a)으로부터 가스를 배출하는 가스 배출구(26)와, 상기 웨이퍼(W)의 이면(W2)측의 제2 공간(20b)에 제2 분위기 가스(FB)(도면에서 점선 화살표)를 공급하는 가스 공급구(24)와, 상기 제2 공간(20b)으로부터 가스를 배출하는 가스 배출구(28)를 구비한다. 반응관(20)은 예컨대 석영으로 구성되어 있다.
웨이퍼 유지부(30)는 웨이퍼(W) 이면(W2)의 외주부를 링 형상으로 직접적으로 유지하는 서셉터(32)와, 서셉터(32)를 유지하고, 서셉터(32)를 직경 방향으로 회전시키는 회전체(34)를 구비한다. 서셉터(32) 및 회전체(34)는 예컨대 SiC로 구성되어 있다.
가열부(40)는 웨이퍼 유지부(30) 위쪽의 반응관(20) 밖에 배치되며, 웨이퍼(W)를 표면(W1)측에서부터 가열한다. 가열부(40)는 예컨대 복수의 할로겐 램프(50)로 구성된다.
또한, 반응관(20) 내에 형성된 제1 공간(20a)과 제2 공간(20b)은 연결부(60)에 의해 각각 공간적으로 연결된다.
도 4에 도시하는 RTP 장치(10)를 이용하여 RTP를 실시하는 경우는, 반응관(20)에 설치된 도시하지 않는 웨이퍼 도입구로부터, 웨이퍼(W)를 반응관(20) 안으로 도입하여, 웨이퍼 유지부(30)의 서셉터(32) 상에 링 형상으로 웨이퍼(W)를 유지하고, 제1 공급구(22)로부터 후술하는 제1 분위기 가스(FA)를, 그리고 제2 공급구(24)로부터 후술하는 제2 분위기 가스(FB)를 각각 공급하고, 가열부(40)에 의해서 웨이퍼(W)를 가열함으로써 이루어진다.
이하, 도 4에 도시하는 RTP 장치를 이용한 본 발명에 따른 실리콘 웨이퍼를 얻기 위한 RTP의 일례를 설명한다. 도 5에 그 RTP에 있어서의 열처리 시퀀스의 일례를 도시한다.
도 5에 나타내는 열처리 시퀀스에 있어서, 먼저, 온도(T0)(예컨대, 600℃)로 유지된 반응관(20) 내의 웨이퍼 유지부(30)의 서셉터(32) 상에, 웨이퍼(W) 이면(W2)의 외주부를 배치하여 지지하게 한다. 그리고, 가스 공급구(22)로부터 제1 분위기 가스(FA)를 공급하면서, 가스 배출구(26)로부터 제1 분위기 가스(FA)를 배출시키고[필요에 따라서, 가스 공급구(24)로부터 제2 분위기 가스(FB)를 공급하며, 가스 배출구(28)로부터 제2 분위기 가스(FB)를 배출시키고], 회전체(34)에 의해 서셉터(32)를 회전시키면서, 할로겐 램프(50)로부터의 광조사에 의해 웨이퍼(W)를 최고 도달 온도[T1(℃)]까지 정해진 승온 속도[ΔTu(℃/초)]로 급속 가열한다.
이어서, 상기 최고 도달 온도(T1)를 정해진 시간[t(초)] 유지한다.
그 후, 할로겐 램프(50)로부터의 광 조사를 오프로 하고, 필요에 따라서, 제2 분위기 가스(FB)를 이용하여, 정해진 강온 속도[ΔTd(℃/초)]로 웨이퍼(W)를 급속 냉각한다.
상기 열처리 시퀀스에 있어서의 웨이퍼(W)의 온도 측정은, 예컨대 웨이퍼(W)의 아래쪽에 배치된 방사 온도계(도시하지 않음)에 의해 이루어진다. 또한, 상기 승온 속도 및 강온 속도의 제어는 상기한 바와 같이 하여 측정된 온도에 기초하여 제어 수단(도시하지 않음)에 의해, 할로겐 램프(50)의 개별적인 출력 제어나, 제1 분위기 가스(FA) 또는 제2 분위기 가스(FB)의 유량 제어 등에 의해 이루어진다.
본 발명에 따른 실리콘 웨이퍼를 얻기 위한 제1 수단으로서는, 육성되는 실리콘 단결정 잉곳의 산소 농도를 1.1×1018 atoms/㎤ 이하로 하는 것이 바람직하다. 바꿔 말하면, 본 발명에 따른 실리콘 웨이퍼의 웨이퍼 벌크부의 산소 농도를 1.1×1018 atoms/㎤ 이하로 하는 것이 바람직하다.
이러한 방법을 이용함으로써, RTP에 있어서, 웨이퍼 벌크부(2)에 존재하는 보이드 결함의 내벽 산화막이 용해되기 쉽고, 웨이퍼의 표면부(1)에서 발생한 격자간 실리콘(이하, i-Si라고 함)이 웨이퍼 벌크부(2)까지 확산되어, 내벽 산화막이 제거된 보이드 결함에 들어가기 때문에, 그 내벽 산화막이 제거되고, 또한, 팔면체를 기본 형상으로 하는 다면체의 코너부가 곡면형으로 된 보이드 결함을 갖는 도 1에 도시하는 실리콘 웨이퍼를 얻을 수 있다.
여기서 말하는 산소 농도는 1970-1979년도판 Old ASTM에 의한 환산 계수로부터의 산출치이며, 적외분광법 또는 이차이온질량 분석장치(SIMS)에 의해 측정될 수 있다.
또한, 상기 방법에 더하여, 최고 도달 온도(T1)의 정해진 시간[t(초)]을 길게 함으로써, 웨이퍼의 표면부(1)에서 발생하는 i-Si의 양이 증가하여, 내벽 산화막이 제거된 보이드 결함 안에 많이 들어가, 보이드 결함의 내부를 더욱 메워, 그 코너부 전부가 곡면으로 된 구체 또는 타원체로 구성된 미소한 보이드 결함을 갖는, 도 3에 도시하는 바와 같은 실리콘 웨이퍼를 얻을 수 있다.
상기 산소 농도는 RTP에 있어서의 슬립 발생의 억제 등, 실리콘 웨이퍼로서의 강도를 유지하는 관계상, 0.8×1018 atoms/㎤ 이상인 것이 보다 바람직하다.
또한, 본 발명에 따른 실리콘 웨이퍼를 얻기 위한 제2 수단으로서는, RTP에 있어서, 제1 분위기 가스(FA)로서 불활성 가스를, 그리고 제2 분위기 가스(FB)로서 산화성 가스를 이용하여, 예컨대 도 5에 나타내는 열처리 시퀀스로 행하는 것이 바람직하다.
이러한 방법을 이용함으로써, 웨이퍼 이면(W2)측에 대량의 i-Si가 발생하여, 이들 i-Si가 웨이퍼 표면(W1)측까지 확산되고, 이 i-Si에 의해서 웨이퍼 벌크부(2)에 존재하는 보이드 결함의 내벽 산화막의 용해가 촉진되기 때문에, 팔면체를 기본 형상으로 하는 다면체가 에너지적으로 안정적인 구형에 근접하고, 또한, 그 내부를 메우기 때문에, 도 1에 도시하는 바와 같은 실리콘 웨이퍼를 얻을 수 있다.
또한, 최고 도달 온도(T1)의 정해진 시간[t(초)]를 길게 함으로써, 웨이퍼 이면(W2)측에서 발생한 i-Si가 웨이퍼 벌크부(2)까지 많이 확산되어, 내벽 산화막이 제거된 보이드 결함 안에 많이 들어가, 구형에 가까운 보이드 결함을 더욱 메워, 그 코너부 전부가 곡면으로 된 구체 또는 타원체로 구성된 미소한 보이드 결함을 갖는, 도 3에 도시하는 바와 같은 실리콘 웨이퍼를 얻을 수 있다.
더욱이, 본 발명에 따른 실리콘 웨이퍼를 얻기 위한 제3 수단으로서는, RTP에 있어서, 제1 분위기 가스(FA) 및 제2 분위기 가스(FB)로서 산화성 가스를 이용하고, 예컨대 도 5에 나타내는 열처리 시퀀스로 열처리를 행하는 것이 바람직하다.
이러한 방법을 이용함으로써, 실리콘 웨이퍼의 표리면에서 대량의 i-Si가 발생하여, 이들 i-Si에 의해 웨이퍼 벌크부(2)에 존재하는 보이드 결함의 내벽 산화막의 용해가 촉진되고, 또한, 팔면체를 기본 형상으로 하는 다면체가 에너지적으로 안정적인 구형에 근접하며, 또한, 그 내부를 메우기 때문에, 도 1에 도시하는 실리콘 웨이퍼를 얻을 수 있다.
또, 최고 도달 온도(T1)의 정해진 시간[t(초)]를 길게 함으로써, 웨이퍼 표리면에서 대량으로 발생한 i-Si가 웨이퍼 벌크부(2)까지 많이 확산되어, 내벽 산화막이 제거된 보이드 결함 안에 많이 들어가, 구형에 가까운 보이드 내부를 더욱 메워, 그 코너부 전부가 곡면으로 된 구체 또는 타원체로 구성된 미소한 보이드 결함을 갖는, 도 3에 도시하는 바와 같은 실리콘 웨이퍼를 얻을 수 있다.
한편, 이 제3 수단을 이용할 때에는, 실리콘 웨이퍼의 극표면(예컨대, 웨이퍼 표면에서부터 1 ㎛ 이내)에 보이드 결함이 잔존하는 경우가 있다. 이 경우에는, RTP 후, 실리콘 웨이퍼 표면을 연마함으로써, 본 발명에 따른 도 1, 도 3에 도시하는 바와 같은 실리콘 웨이퍼를 얻을 수 있다.
상기 RTP에 있어서의 최고 도달 온도(T1)는 1300℃ 이상 실리콘의 융점 이하인 것이 바람직하다.
상기 최고 도달 온도(T1)가 1300℃ 미만인 경우에는, 디바이스 활성 영역이 되는 웨이퍼 표면부에서의 보이드 결함의 소멸력을 높이는 것이 어렵다.
한편, 상기 최고 도달 온도(T1)가 실리콘 융점을 넘는 경우에는, 열처리하는 실리콘 웨이퍼가 융해되어 버리기 때문에 바람직하지 못하다.
또, 상기 최고 도달 온도(T1)의 상한치는 RTP 장치로서의 장치 수명의 관점에서, 1380℃ 이하인 것이 보다 바람직하다.
또한, 상기 RTP에서 사용되는 불활성 가스는 아르곤 가스이며, 산화성 가스는 산소인 것이 바람직하다.
상기 불활성 가스로서 질소 가스를 이용하는 경우에는, RTP에서 웨이퍼 표면에 질화막이 형성되고, 이 질화막의 제거를 위해, 새롭게 에칭 공정 등을 늘리지 않으면 안 되어, 공정이 증가하기 때문에 바람직하지 못하다. 또한, 수소 가스는 제2 분위기 가스(FB)로서 사용하는 산소와의 혼합 가스는 폭발 위험성이 있기 때문에, 이용하는 것은 바람직하지 못하다. 또한, 암모니아계 가스는 웨이퍼 표면부에서의 보이드 결함의 소멸력이 저하되기 때문에 바람직하지 못하다.
승온 속도 ΔTu는 10℃/초 이상 150℃/초 이하인 것이 바람직하다.
상기 승온 속도 ΔTu가 10℃/초 미만인 경우에는, 생산성이 뒤떨어진다고 하는 문제가 있을 뿐만 아니라, 산소가 기판 내부까지 확산되어 포화 농도에 달하는 영역이 증대하므로, 내벽 산화막의 소실이 불충분하게 되는 영역이 증가하기 때문에 바람직하지 못하다. 한편, 상기 승온 속도 ΔTu가 150℃/초를 넘는 경우에는, 지나치게 급격한 온도 변화에 견디지 못하고, 실리콘 웨이퍼에 슬립이 발생한다고 하는 문제가 있다.
또한, 강온 속도 ΔTd는 10℃/초 이상 150℃/초 이하인 것이 바람직하다.
상기 강온 속도 ΔTd가 10℃/초 미만인 경우에는, 생산성이 뒤떨어진다고 하는 문제가 있다. 한편, 상기 강온 속도 ΔTd가 150℃/초를 넘는 경우에는, 지나치게 급격한 온도 변화에 견디지 못하고, 실리콘 웨이퍼에 슬립이 발생한다고 하는 문제가 있다.
이어서, 본 발명에 따른 제1 양태의 열처리 방법에 관해서 설명한다. 본 발명에 따른 제1 양태의 열처리 방법에 적용되는 RTP는 경면 연마된 실리콘 웨이퍼에 대하여, 도 4에 도시하는 바와 같은 RTP 장치(10)를 이용하여, 실리콘 웨이퍼의 반도체 디바이스가 형성되는 표면(W1)측이 접하는 제1 공간(20a) 내에 제1 분위기 가스(FA)로서 불활성 가스를 공급하고, 실리콘 웨이퍼의 이면(W2)측이 접하는 제2 공간(20b) 내에 제2 분위기 가스(FB)로서 산화성 가스를 공급하여, 예컨대 도 5에 나타내는 바와 같은 열처리 시퀀스에 의해 1300℃ 이상 1400℃ 이하의 최고 도달 온도에서 실시된다.
보다 구체적으로는, 온도(T0)(예컨대, 600℃)로 유지된 반응관(20) 내에 경면 연마된 웨이퍼(W)를 설치하며, 웨이퍼(W)의 반도체 디바이스가 형성되는 표면(W1)측이 접하는 제1 공간(20a) 내에 불활성 가스를 공급하고, 웨이퍼(W)의 이면(W2)측이 접하는 제2 공간(20b) 내에 산화성 가스를 공급하여, 온도[T0(℃)]에서부터 최고 도달 온도[T1(℃)]인 1300℃ 이상 1400℃ 이하까지 정해진 승온 속도[ΔTu(℃/초)]로 급속 가열한 후, 최고 도달 온도[T1(℃)]에서 정해진 시간[t(초)] 유지하여, 그 최고 도달 온도[T1(℃)]로부터 웨이퍼(W)를 반응관(20) 밖으로 빼내는 온도[예컨대, 온도 T0(℃)]까지 정해진 강온 속도[ΔTd(℃/초)]로 급속 냉각한다.
한편, 전술한 온도(T0, T1)는 도 4에 도시하는 바와 같은 RTP 장치(10)를 이용한 경우는, 웨이퍼 유지부(30)의 아래쪽에 설치된 방사 온도계(도시하지 않음)에 의해 측정할 수 있다. 한편, 그 방사 온도계가 웨이퍼(W)의 직경 방향으로 복수개 배치되어 있는 경우는 그 평균 온도로 할 수도 있다.
이와 같이, 본 발명에 따른 실리콘 웨이퍼의 제1 양태의 열처리 방법에 의하면, 전술한 양태를 갖고 있기 때문에, 초 단위의 열처리인 RTP을 이용한 경우라도, 디바이스 활성 영역의 극표면 및 표층부의 영역에서 보이드 결함을 크게 저감시킬 수 있다. 따라서, 본 발명에 따른 열처리가 실시된 실리콘 웨이퍼는 디바이스 프로세스의 수율 향상에 크게 기여할 수 있다.
이어서, 본 효과를 얻을 수 있는 메카니즘에 관해서 설명한다. 도 7은 본 발명에 따른 실리콘 웨이퍼의 제1 양태의 열처리 방법에 의해 보이드 결함이 저감되는 메카니즘을 설명하기 위한 웨이퍼 단면도이다.
본 발명에 따른 RTP에 있어서, 웨이퍼의 표면(W1)측에 불활성 가스(도 7에서는 아르곤)를, 이면(W2)측에 산화성 가스(도시하지 않음)를 각각 공급하면[도 7의 (a)], 디바이스 활성 영역(D)에 존재하는 보이드 결함의 내벽 산화막이 용해되어, 디바이스 활성 영역(D)의 극표면(Da)에서는 산소가 웨이퍼 표면에서부터 외방 확산된다. 한편, 웨이퍼의 이면(W2)측에 산화성 가스를 공급함으로써, 웨이퍼의 이면(W2)측에서는 복수의 i-Si가 발생한다. 또, i-Si는 실리콘 내에서는 확산 속도가 빠르기 때문에, 웨이퍼의 이면(W2)측에서부터 표면(W1)측까지 복수의 i-Si가 확산된다. 또한, 웨이퍼의 표면(W1)측에 있어서도 불활성 가스를 공급함으로써, 극표면(Da) 내에 i-Si가 발생한다[도 7의 (b)]. 그 때문에, 극표면(Da)에서 발생한 i-Si에 의해서, 극표면(Da)에 존재하는 보이드 결함을, 웨이퍼(W)의 이면(W2)측에서부터 확산된 i-Si에 의해서, 디바이스 활성 영역(D)의 표층부(Db)에 존재하는 보이드 결함을 각각 크게 저감시킬 수 있다[도 7의 (c)].
한편, 웨이퍼의 표면(W1)측에 산화성 가스를 공급한 경우에는, 디바이스 활성 영역의 극표면의 고체 용융 산소 농도가 증가하기 때문에, 보이드 결함의 내벽 산화막이 용해되기 어려워, 보이드 결함이 소멸되지 않고 잔존해 버리는 경우가 있다.
도 8은 웨이퍼의 표면(W1)측에 산화성 가스를 공급한 경우에 있어서, 디바이스 활성 영역의 극표면에 보이드 결함이 잔존하는 메카니즘을 설명하기 위한 웨이퍼 단면도이다.
RTP에 있어서, 웨이퍼의 표면(W1)측에 산화성 가스(도 8에서는 산소)를 공급하면[도 8의 (a)], 분위기 속의 산소가 웨이퍼 내에 내방 확산되기 때문에, 웨이퍼의 표면에 산화막(SiO2)이 형성되고, 디바이스 활성 영역(D)의 극표면(Da)의 고체 용융 산소 농도가 증가한다. 또, 극표면(Da)에 존재하는 보이드 결함에 있어서, 약간이나마 내벽 산화막이 용해되는 경우는 있지만, 완전히는 용해될 수 없고 보이드 결함 내에 잔존한다. 한편, 디바이스 활성 영역(D)의 표층부(Db)에서는, 산소의 내방 확산에 의한 고체 용융 산소 농도의 증가는 일어나지 않기 때문에, 표층부(Db) 내에 존재하는 보이드 결함의 내벽 산화막은 용해된다[도 8의 (b)]. 따라서, 극표면(Da)에서는, 보이드 결함 내에 내벽 산화막이 잔존해 있기 때문에 산소의 내방 확산에 의해 발생하는 i-Si가 그 보이드 결함 내에 들어갈 수 없고, 결과적으로, 극표면(Da)에서는 보이드 결함이 잔존해 버린다고 생각된다[도 8의 (c)].
한편, 웨이퍼의 이면(W2)측에 산화성 가스를 공급하지 않는 경우에는, 웨이퍼의 표면(W1)측에 공급하는 희가스 분위기만으로는, 웨이퍼의 표면(W1)측에 발생하는 i-Si의 양이 적기 때문에, 초 단위라는 단시간의 열처리인 RTP에 의해서 그 보이드 결함을 소멸할 수 있는 영역은 디바이스 활성 영역의 극표면에만 제한되는 경우가 있어, 그 극표면보다도 하층의 표층부에서는, 보이드 결함의 소멸력이 저하되어, 보이드 결함이 소멸되지 않고서 잔존해 버리는 경우가 있다.
도 9는 웨이퍼의 이면(W2)측에 산화성 가스를 공급하지 않는 경우에 있어서, 디바이스 활성 영역의 표층부에 보이드 결함이 잔존하는 메카니즘을 설명하기 위한 웨이퍼 단면도이다.
RTP에 있어서, 웨이퍼의 표면(W1)측에 불활성 가스(도 9에서는 아르곤)를 공급하고, 이면(W2)측에 산화성 가스를 공급하지 않는 경우[도 9의 (a)]는 디바이스 활성 영역(D)에 존재하는 보이드 결함의 내벽 산화막이 용해되어, 웨이퍼의 극표면(Da)에서는 산소가 웨이퍼 표면에서부터 외방 확산되지만, 웨이퍼의 이면(W2)측에 산화성 가스를 공급하지 않기 때문에, 웨이퍼 내에서 발생하는 i-Si의 양이 적고, 또한, 웨이퍼의 표면(W1)측에서만 발생한다[도 9의 (b)]. 따라서, 극표면(Da)에서는, 보이드 결함을 소멸할 수 있지만, 표층부(Db)에서는, i-Si의 양이 적기 때문에, 보이드 결함을 소멸할 수 없어, 보이드 결함(내벽 산화막이 용해된 보이드 결함도 포함함)이 잔존하는 것으로 생각된다[도 9의 (c)].
한편, 제1 공간(20a) 내에 공급하는 분위기 가스가 수소인 경우에는, 제2 공간(20b) 내에 공급하는 산화성 가스(예컨대, 산소)와 수소 가스와의 혼합은 폭발 위험성이 있기 때문에 바람직하지 못하다.
또한, 제1 공간(20a)이나 상기 제2 공간(20b) 내에 공급하는 분위기 가스가 질소인 경우에는, RTP에 있어서 웨이퍼(W)의 표면에 질화막이 형성되어 버려, 그 질화막의 제거를 위해, 새롭게 에칭 공정 등을 실시하지 않으면 안 되어, 제조 공정이 증가하기 때문에 바람직하지 못하다.
상기 제1 공간(20a) 내에 공급하는 불활성 가스는 아르곤이 적합하게 이용된다. 또한, 상기 제2 공간(20b) 내에 공급하는 산화성 가스는 산소가 적합하게 이용된다.
상기 최고 도달 온도(T1)는 1300℃ 이상 1400℃ 이하로 한다. 이러한 온도 조건으로 함으로써, 디바이스 활성 영역에서의 보이드 결함의 소멸력을 높일 수 있다.
상기 최고 도달 온도(T1)가 1300℃ 미만인 경우에는, 디바이스 활성 영역에 서의 보이드 결함의 소멸력이 저하되기 때문에 바람직하지 못하다. 상기 최고 도달 온도(T1)가 1400℃를 넘는 경우에는, 실리콘의 융점에 가깝기에, 실리콘 웨이퍼에 열변형이 생겨, 슬립 등이 발생하기 때문에 바람직하지 못하다.
보다 바람직하게는, 상기 RTP 장치로서의 장치 수명의 관점에서, 상기 최고 도달 온도의 상한치는 1380℃ 이하로 한다.
상기 산화성 가스에 있어서의 산소 분압은 20% 이상 100% 이하인 것이 바람직하다. 이러한 산소 분압 조건으로 함으로써, 웨이퍼 내에 많은 i-Si를 발생시킬 수 있기 때문에, 디바이스 활성 영역의 표층부에서의 보이드 결함의 소멸력을 높일 수 있다. 한편, 상기 산소 분압이 20% 미만인 경우에는, 웨이퍼 내에 형성되는 i-Si의 양이 적기 때문에, 그 표층부에서의 보이드 결함의 소멸력을 높이기가 어렵다.
상기 불활성 가스는 산소를 포함하지 않는 100% 아르곤 가스이며, 상기 산화성 가스는 100% 산소 가스인 것이 보다 바람직하다. 이러한 구성으로 함으로써, 더욱 디바이스 활성 영역의 극표면 및 표층부의 영역에서 보이드 결함을 크게 저감시킬 수 있다.
상기 RTP 후의 실리콘 웨이퍼에 있어서의 이면측에 형성된 산화막의 두께는 15 nm 이상인 것이 바람직하다. 이러한 산화막의 막 두께로 함으로써, 웨이퍼 내에 많은 i-Si를 발생시킬 수 있기 때문에, 디바이스 활성 영역의 극표면에서의 보이드 결함의 소멸력을 높일 수 있다.
상기 최고 도달 온도[T1(℃)]에서의 유지 시간(t)은 1초 이상 15초 이하인 것이 바람직하다. 이러한 구성을 갖춤으로써, 디바이스 활성 영역의 극표면 및 표층부의 영역에서 보이드 결함을 크게 저감시킬 수 있고, 또한, 생산성을 크게 향상시킬 수 있다. 한편, 상기 유지 시간(t)이 1초 미만인 경우에는, 유지 시간(t)이 적으므로, 디바이스 활성 영역에서 보이드 결함이 저감되지 않을 가능성이 있기 때문에 바람직하지 못하다.
이어서, 본 발명에 따른 실리콘 웨이퍼의 제2 양태의 열처리 방법에 관해서 설명한다. 제2 양태의 열처리 방법에 따른 열처리 시퀀스는 온도(T0)(예컨대, 600℃)로 유지된 도 4에 도시하는 바와 같은 RTP 장치(10)의 반응관(20) 내에 경면 연마된 웨이퍼(W)를 설치하고, 웨이퍼(W)의 반도체 디바이스가 형성되는 표면(W1)측이 접하는 제1 공간(20a) 내에 제1 분위기 가스(FA)를 공급하며, 상기 웨이퍼(W)의 표면(W1)에 대향하는 이면(W2)측이 접하는 제2 공간(20b) 내에 제2 분위기 가스(FB)를 공급한다.
이어서, 온도[T0(℃)]에서 최고 도달 온도인 제1 온도[T1(℃)]까지, 정해진 승온 속도[ΔTu(℃/초)]로 급속 가열하고(제1 단계), 그 후, 상기 제1 온도[T1(℃)]에서 정해진 시간[t(초)] 유지하고(제2 단계), 마지막으로, 상기 제1 온도[T1(℃)]에서 제2 온도[예컨대, 온도 T0(℃)]까지 정해진 강온 속도[ΔTd(℃/초)]로 급속 냉각한다(제3 단계). 한편, 온도(T0, T1)는 도 4에 도시하는 바와 같은 RTP 장치(10)의 반응관(20) 내에 웨이퍼(W)를 설치한 경우에 있어서, 웨이퍼 유지부(30)의 아래쪽에 설치된 도시하지 않는 방사 온도계에 의해서 측정된 온도(방사 온도계가 웨이퍼(W)의 직경 방향으로 복수개 배치되어 있는 경우는 그 평균 온도)이다.
본 발명에 따른 실리콘 웨이퍼의 제2 양태의 열처리 방법은, 적어도 상기 제1 단계 시에는, 불활성 가스를 제1 분위기 가스(FA)로서, 그리고 산화성 가스를 제2 분위기 가스(FB ))로서 각각 공급하고, 또한, 상기 제2 공간(20b)의 내압을 상기 제1 공간(20a)의 내압보다 부압의 조건 하에서, 즉 낮은 압력으로 설정하여, RTP를 실시한다. 제2 분위기 가스(FB)가 제1 공간(20a)에 유입되지 않도록 하기 위해서이다.
상기 부압의 조정은 제1 배출구(26)에 대한 제2 배출구(28)의 배출 압력 설정치를 조정함으로써 이루어질 수 있다. 이와 같이, 제2 분위기 가스(FB)를 산화성 가스로 함으로써, 전술한 도 11에 도시하는 바와 같은 슬립의 발생 요인이 되는 웨이퍼의 휘어짐량을 억제할 수 있다. 즉, 웨이퍼(W)의 이면(W2)측을 산화하여, 이면(W2)측에 표면(W1)보다 두꺼운 막 두께의 실리콘 산화막을 성장시키면서 급속 가열함으로써, 실리콘과 실리콘 산화막과의 열팽창량의 차를 이용하여 실리콘 웨이퍼의 휘어짐량을 억제할 수 있다. 예컨대, 1000℃에서의 실리콘의 열팽창 계수는 4.4×10-6(1/K)인 데 대하여, 산화막의 열팽창 계수는 5.0×10-7(1/K)로 작기 때문에, 웨이퍼(W)의 이면(W2)에 두꺼운 막 두께의 산화막이 형성되면, 웨이퍼(W)의 휘어짐량을 억제할 수 있다.
또한, 상기 제1 분위기 가스(FA)를 불활성 가스로 하고, 또한, 상기 제2 공간(20b)의 내압을 상기 제1 공간(20a)의 내압보다 부압 상태로 하여, 상기 산화성 가스를 제1 공간(20a) 내에 흐르지 않게 함으로써, 웨이퍼의 표면(W1) 근방에서의 COP 등의 결정 결함을 저감시킬 수 있다.
한편, 상기 제2 공간(20b)의 내압을 상기 제1 공간(20a)의 내압보다 부압 상태로 하지 않고, 제1 공간(20a) 내에 상기 산화성 가스가 감도는 경우에는, 웨이퍼(W)의 표면(W1)에서도 두꺼운 막 두께의 산화막이 형성되게 된다. 이 경우에는, 웨이퍼(W)의 표리면에 두꺼운 막 두께의 산화막이 형성되기 때문에, 전술한 바와 같은 실리콘과 실리콘 산화막과의 열팽창량의 차를 이용한 휘어짐량의 억제 효과를 얻기가 어렵게 된다. 또한, 웨이퍼(W)의 표면(W1)측에 두꺼운 막 두께의 산화막이 형성되어 버리면, 웨이퍼의 표면 근방에서의 COP의 내벽 산화막의 용해 등이 억제되어, 결과적으로 웨이퍼의 표면 근방에서의 COP 등의 결정 결함을 저감시키기가 어렵게 된다.
또, 상기 제1 분위기 가스(FA)가 산화성 가스인 경우에는, 웨이퍼(W)의 표면(W1)측에 두꺼운 막 두께의 산화막이 형성되기 때문에, 전술한 바와 같이 웨이퍼(W)에의 슬립의 도입을 효과적으로 억제하기가 어렵고, 또한, 웨이퍼의 표면 근방에서의 COP 등의 결정 결함을 저감시키기가 어렵다.
또한, 상기 제2 분위기 가스(FB)로서 산화성 가스 이외의 가스를 이용한 경우에는, 웨이퍼(W)의 이면(W2)에 산화막이 형성되지 않기 때문에, 슬립의 도입을 효과적으로 억제하기가 어렵다.
상기 불활성 가스로서는 아르곤 가스가 적합하게 이용된다. 또한, 상기 산화성 가스로서는, 산소 100%의 산소 가스 또는 산소 가스와 헬륨 가스와의 혼합 가스가 적합하게 이용된다.
한편, 상기 제2 공간(20b)은 웨이퍼(W)를 서셉터(32) 상에 유지했을 때, 실질적인 폐쇄 공간이 되지 않는 것이 바람직하다. 즉, 도 4에 있어서, 제1 공간(20a)과 제2 공간(20b)을 공간적으로 연결하는 연결부(60)를 구비하는 것이 바람직하다. 이러한 구성을 구비한 RTP 장치를 이용하여, 전술한 조건 하에서 RTP를 실시함으로써, 슬립의 도입을 보다 효과적으로 억제할 수 있다.
만일, 제2 공간(20b)이 웨이퍼(W)를 유지한 상태에서 폐쇄 공간이 되는 RTP 장치를 이용한 경우, 전술한 바와 같이 제2 공간(20b)의 내압이 제1 공간(20a)의 내압보다 부압의 조건 하에서, RTP를 실시하면, 서셉터(20) 상에 유지된 웨이퍼(W)는 압력이 낮은 제2 공간(20b)의 방향으로 응력이 발생하여, 웨이퍼(W)가 보다 휘게 되고, 웨이퍼(W)의 휘어짐량이 증가해 버려, 슬립의 도입을 효과적으로 억제하기가 어렵다.
상기 부압은 -500 Pa 이하인 것이 바람직하다. 즉, 상기 제2 공간(20b)의 내압을 상기 제1 공간(20a)의 내압보다 -500 Pa 이하의 부압 상태로 하는 것이 바람직하다. 이 부압의 조정은 전술한 바와 같이, 제1 배출구(26)에 대한 제2 배출구(28)의 배출 압력 설정치를 -500 Pa 이하로 조정함으로써 이루어진다. 이러한 부압의 범위로 함으로써, 보다 현저하게 슬립의 도입을 효과적으로 억제할 수 있고, 또한, 디바이스 활성 영역이 되는 웨이퍼의 표면 근방에서, COP 등의 결정 결함을 저감시킬 수 있다.
상기 부압이 -500 Pa를 넘는 경우에는, 상기 제2 공간(20b)에 공급한 산화성 가스가 제1 공간(20a) 안으로 흐르기 때문에, RTP에서의 웨이퍼(W)의 슬립의 도입을 억제하기가 어렵고, 또한, 웨이퍼의 표면 근방에서의 COP 등의 결정 결함을 저감시키기가 어렵다.
상기 부압은 -700 Pa 이상 -500 Pa 이하인 것이 바람직하다.
상기 부압이 -700 Pa 미만인 경우에는, 제1 공간(20a) 내에 공급한 불활성 가스가 웨이퍼(W)의 표면(W1) 방향으로 공급되기 어렵게 되기 때문에, 웨이퍼의 표면 근방에서의 COP 등의 결정 결함을 저감시키는 효과가 저하되어 버리기 때문에 바람직하지 못하다.
상기 승온 속도 ΔTu는 예컨대 10℃/초 이상 150℃/초 이하이다.
상기 제1 온도[T1(℃)]는 1300℃ 이상 실리콘의 융점 이하인 것이 바람직하다. 상기 제1 온도[T1(℃)]가 1300℃ 미만인 경우에는, 실리콘 웨이퍼의 표면 근방의 COP 등의 결정 결함을 저감시키는 효과가 적기 때문에 바람직하지 못하다. 상기 제1 온도[T1(℃)]가 실리콘의 융점을 넘는 경우에는 당연히 웨이퍼(W)가 용해되어 버리기 때문에 바람직하지 못하다.
또한, RTP 장치로서의 수명의 관점에서, 상기 제1 온도[T1(℃)]는 1300℃ 이상 1380℃ 이하인 것이 보다 바람직하다.
상기 제1 온도[T1(℃)]를 유지하는 유지 시간(t)는 예컨대 1초 이상 60초 이하이다.
상기 강온 속도(ΔTd)는 예컨대 10℃/초 이상 150℃/초 이하이다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은 하기의 실시예에 의해 제한되는 것은 아니다.
[실시예 1]
CZ법으로 V-리치 영역에서 육성한 실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼(직경 300 ㎜, 두께 775 ㎛, 산소 농도 1.1×1018 atoms/㎤)에 대해서, 도 4에 도시하는 바와 같은 RTP 장치를 이용하여, 도 5에 나타내는 바와 같은 열처리 시퀀스로, 제1 분위기 가스(FA)를 100% 아르곤으로 하고, 제2 분위기 가스(FB)를 100% 산소로 하여, 승온 속도(ΔTu): 30℃/초, 최고 도달 온도(T1): 1350℃, 강온 속도(ΔTd): 30℃/초, 최고 도달 온도(T1)의 유지 시간(t): 5초로, RTP 처리를 실시했다.
그 후, 레이저 산란법으로, 웨이퍼 표면부(웨이퍼 표면에서부터 깊이 5 ㎛까지)의 보이드 결함의 발생 유무를 평가하고, 표층을 연삭 가공 및 연마 가공에 의해 제거한 후에 웨이퍼 벌크부(표면에서부터 깊이 5 ㎛보다 깊은 영역)에서의 보이드 결함을 투과형 전자 현미경에 의해 관찰했다.
그 결과, 얻어진 실리콘 웨이퍼에 있어서, 웨이퍼 표면부는 보이드 결함이 존재하지않는 무결함 영역이며, 웨이퍼 벌크부는 팔면체를 기본 형상으로 하는 다면체로 구성되고, 상기 다면체의 코너부가 곡면형이며, 내벽 산화막이 제거된 보이드 결함이 수많이 존재하고 있음이 확인되었다.
[실시예 2]
CZ법에 의해 V-리치 영역에서 육성한 실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼(직경 300 ㎜, 두께 775 ㎛, 산소 농도 1.1×1018 atoms/㎤)에 대해서, 최고 도달 온도(T1)의 유지 시간(t)를 15초로 하고, 그 밖에는 실시예 1과 같은 방법으로 RTP 처리를 실시했다.
그 후, 실시예 1과 같은 방법으로, 웨이퍼 표면부의 보이드 결함의 발생 유무 및 웨이퍼 벌크부에서의 보이드 결함을 관찰했다.
그 결과, 얻어진 실리콘 웨이퍼에 있어서, 웨이퍼 표면부는 보이드 결함이 존재하지않는 무결함 영역이며, 웨이퍼 벌크부는 팔면체를 기본 형상으로 하는 다면체로 구성되고, 상기 다면체의 코너부 전부가 곡면형으로 된 구체 또는 타원체이며, 내벽 산화막이 제거된 보이드 결함이 수많이 존재하고 있음이 확인되었다. 더욱이, 보이드 결함의 사이즈는 실시예 1에 비해서 작았다.
[비교예 1]
CZ법에 의해 V-리치 영역에서 육성한 실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼(직경 300 ㎜, 두께 775 ㎛, 산소 농도 1.1×1018 atoms/㎤)에 대해서, 제2 분위기 가스(FB)를 100% 아르곤으로 하고, 그 밖에는 실시예 1과 같은 식의 방법으로 RTP 처리를 실시했다.
그 후, 실시예 1과 같은 식의 방법으로, 웨이퍼 표면부의 보이드 결함의 발생 유무 및 웨이퍼 벌크부에서의 보이드 결함을 관찰했다.
그 결과, 웨이퍼 표면부는 보이드 결함이 존재하지 않는 무결함 영역이었지만, 웨이퍼 벌크부는 내벽 산화막이 제거되지 않은 보이드 결함이 수많이 존재하고 있음이 확인되었다.
[실시예 3, 비교예 2?6]
CZ법에 의해 v/G(v: 인상 속도, G: 단결정 내의 인상 축 방향의 온도 구배)를 제어하여 공공형 점 결함이 지배적으로 존재하는 영역을 갖는 실리콘 단결정 잉곳을 육성하고, 그 후, 공공형 점 결함이 지배적으로 존재하는 영역으로부터 슬라이스하여 얻어진 양면이 경면 연마된 웨이퍼(직경 300 ㎜, 두께 775 ㎛)에 대해서, 도 4에 도시하는 바와 같은 RTP 장치(10)를 이용하여, RTP 처리를 실시했다. 이때, 제1 분위기 가스(FA), 제2 분위기 가스(FB)의 가스 종류, 최고 도달 온도(T1) 및 유지 시간[t(초)]을 변화시켜, 도 5에 나타내는 바와 같은 열처리 시퀀스로 RTP 처리를 실시했다. 한편, 본 시험에 있어서의 그 밖의 조건(일정 조건)은 하기와 같다. ?온도(T0): 600℃ ?승온 속도(ΔTu): 10℃/초 ?강온 속도(ΔTd): 10℃/초
이상의 조건으로 얻어진 어닐링 웨이퍼에 대하여, 디바이스 형성면인 웨이퍼 표면의 LPD(Light Point Defect)를, KLA-Tencor사 제조 Surfscan-SP2(≥40 nm)로 측정했다. 또한, 디바이스 형성면인 웨이퍼 표면에 대하여 반복 연마를 실시함으로써, 동일한 방법으로 웨이퍼의 표면으로부터 깊이 방향의 LPD 분포를 측정했다.
또한, 각각의 조건으로 얻어진 각 어닐링 웨이퍼에 대하여, 디바이스 형성면인 웨이퍼 표면의 LSTD(5 ㎛)를 측정하여, 결함 밀도의 감소율을 산출했다. 이 측정은 LSTD(Laser Scattering Tomography Defect) 스캐너(Raytex사 제조 MO-601)로 이루어졌다. 또한, 웨이퍼의 이면에 형성되는 산화막 두께를 Rudolph　Research Analytical사 제조 삼파장 자동 엘립소미터 Auto EL IV NIR III를 사용하여, 엘립소메트리법으로 웨이퍼 표리면의 중심점을 평가했다.
표 1에 본 시험의 시험 조건 및 LSTD의 평가 결과를, 도 10에 실시예 3 및 비교예 2?6의 LPD 측정의 결과도를 각각 나타낸다. 한편, 도 10의 종축은 그 RTP 전의 연마 웨이퍼의 디바이스 형성면에 있어서의 SP2에 의한 LPD수를 100%로 했을 때의 LPD수(보이드 결함수)이며, 횡축은 정전 용량법(KLA-Tencor사 제조 AFS)으로 측정한 웨이퍼 중심 두께로부터 산출되는 웨이퍼 표면으로부터의 거리이다.
Figure pct00001
표 1 및 도 10으로부터 알 수 있는 바와 같이, 실시예 3에서 얻어진 어닐링 웨이퍼는 디바이스 활성 영역의 극표면 및 표층부에 있어서 보이드 결함이 크게 저감되었음이 확인된다. 한편, 동일한 분위기 가스 조건으로, 최고 도달 온도(T1)를 낮게 한 비교예 2에서는, 보이드 결함이 잔존하는 것이 확인된다. 또한, 제1 분위기 가스(FA)로서 산소를 이용한 비교예 3, 4에서는, 어느 경우도 디바이스 활성 영역의 극표면에 있어서 보이드 결함이 많이 잔존하는 경향이 확인된다. 또한, 제2 분위기 가스(FB)로서 산소를 이용하지 않는 비교예 5, 6에서는, 디바이스 활성 영역의 극표면의 보이드 결함은 크게 저감되지만, 보다 깊은 표층부에서는 보이드 결함이 많이 잔존하는 경향이 확인된다.
[실시예 4, 비교예 7?10]
CZ법에 의해 v/G(v: 인상 속도, G: 단결정 내의 인상 축 방향의 온도 구배)를 제어하여 공공형 점 결함이 지배적으로 존재하는 영역을 갖는 실리콘 단결정 잉곳을 육성하고, 그 후, 공공형 점 결함이 지배적으로 존재하는 영역으로부터 슬라이스하여 얻어진 양면이 경면 연마된 웨이퍼(직경 300 ㎜, 두께 775 ㎛)에 대해서, 도 4에 도시하는 바와 같은 RTP 장치(10)를 이용하여, RTP 처리를 실시했다. 이때, 제1 분위기 가스(FA), 제2 분위기 가스(FB)의 가스 종류, 및 제2 공간(20b)의 내압을 제1 공간(20a)의 내압보다도 부압의 조건 하에 조정하면서, 그 부압(Pa)을 변화시켜, 도 5에 나타내는 바와 같은 열처리 시퀀스로 RTP 처리를 실시했다. 한편, 부압의 조정은 제1 분위기 가스 배출구(26)에 대한 제2 분위기 가스 배출구(28)의 배출 압력 설정치를 조정함으로써 이루어졌다. 또, 본 시험에서는, 도 5에 나타내는 열처리 시퀀스의 전체 단계에서, 상기 변화시킨 가스의 종류 및 부압의 조건을 일정하게 하였다. 한편, 본 시험에서의 그 밖의 조건은 하기와 같다. ?온도(T0): 600℃ ?승온 속도(ΔTu): 50℃/초 ?제1 온도(T1): 1350℃ ?유지 시간(t): 15초 ?강온 속도(ΔTd): 50℃/초
이상의 조건으로 얻어진 어닐링 웨이퍼에 대하여, 표리면에 형성되는 산화막 두께를 실시예 3과 같은 방법으로 평가했다. 또한, X선 토포그래피(Rigaku사 제조 XRT300)에 의해 슬립의 발생 유무를 평가하는 동시에, 웨이퍼 표면 근방(깊이 0?5 ㎛)에서의 COP의 소멸 유무를 평가했다. 한편, COP의 평가는 LSTD 스캐너(Raytex사 제조 MO-601)로 평가했다. 표 2에 실시예 4 및 비교예 7?10의 시험 조건 및 평가 결과를 나타낸다.
Figure pct00002
표 2로부터 알 수 있는 바와 같이, 아르곤 가스를 제1 분위기 가스(FA)로 하고, 산소 가스를 제2 분위기 가스(FB)로 하고, 또한, 배출 압력 설정치를 -500 Pa 이하로 함으로써, 슬립의 발생이 없고, 또한, 표면 근방에서의 COP의 소멸 효과도 갖는 것이 확인된다.
[실시예 5?7, 비교예 11]
상기 배출 압력 설정치(Pa)를 변화시키고, 그 밖에는 실시예 4와 같은 조건으로 RTP 처리를 실시했다. 이상의 조건으로 얻어진 어닐링 웨이퍼에 대하여, 실시예 4와 같은 방법으로, 표리면에 형성되는 산화막 두께, 슬립의 발생 유무 및 COP의 소멸 유무를 평가했다.
표 3에 실시예 5?7 및 비교예 11의 시험 조건 및 평가 결과를 나타낸다.
Figure pct00003
표 3으로부터 알 수 있는 바와 같이, 아르곤 가스를 제1 분위기 가스(FA)로 하고, 산소 가스를 제2 분위기 가스(FB)로 하며, 배출 압력 설정치가 -700 Pa를 넘으면, 슬립의 발생은 없지만, 표면 근방에서의 COP가 소멸되지 않고, 잔존해 버리는 것이 확인된다.
[비교예 12]
도 4에 도시하는 바와 같은 RTP 장치(10)에 있어서, 연결부(60)를 밀봉하여, 제2 공간(20b)을 간이적인 폐쇄 공간으로 하고, 그 밖에는 실시예 4와 같은 조건으로 RTP 처리를 실시했다. 이상의 조건으로 얻어진 어닐링 웨이퍼에 대하여, 실시예 4와 같은 방법으로, 표리면에 형성되는 산화막 두께, 슬립의 발생 유무 및 COP의 소멸 유무를 평가했다.
표 4에 비교예 12의 시험 조건 및 평가 결과를 나타낸다.
Figure pct00004
표 4로부터 알 수 있는 바와 같이, RTP 장치(10)에 있어서, 연결부(60)를 밀봉하여, 제2 공간(20b)을 간이적인 폐쇄 공간으로 하면, 표면 근방에서의 COP가 소멸되지만, 슬립이 발생해 버리는 것이 확인된다.
[실시예 8, 비교예 13, 14]
실시예 4에 나타내는 가스의 종류 및 부압의 조건을, 도 5에 나타내는 열처리 시퀀스 중, 제1 단계만(실시예 8), 제2 단계만(비교예 13), 제3 단계만으로 하고(비교예 14), 그 이외의 각각의 단계에서는, 상기 부압의 조건을 -500 Pa로 일정하게 하고, 제2 분위기 가스(FB)를 산소에서 아르곤으로 전환하고, 그 밖에는 실시예 4와 같은 조건으로 RTP 처리를 실시했다. 이상의 조건으로 얻어진 어닐링 웨이퍼에 대하여, 실시예 4와 같은 방법으로, 표리면에 형성되는 산화막 두께, 슬립의 발생 유무 및 COP의 소멸 유무를 평가했다.
표 5에 실시예 8 및 비교예 13, 14의 시험 조건 및 평가 결과를 나타낸다.
Figure pct00005
표 5로부터 알 수 있는 바와 같이, 적어도 제1 단계에 있어서, 실시예 4에 나타내는 가스의 종류 및 부압의 조건을 적용함으로써, 슬립의 발생이 없고, 또한, 표면 근방에서의 COP의 소멸 효과도 갖는 것이 확인된다. 단, 제1 단계 및 제3 단계(비교예 13), 또는 제1 단계 및 제2 단계(비교예 14)에 있어서, 제2 분위기 가스(FB)로서 아르곤을 이용한 경우에는, 표면 근방에서의 COP가 소멸되지만, 슬립이 발생해 버리는 것이 확인된다.
1: 웨이퍼 표면부 2: 웨이퍼 벌크부
4, 5: 보이드 결함 6: 내벽 산화막
10: RTP 장치 20: 반응관
30: 웨이퍼 유지부 32: 서셉터
34: 회전체 40: 가열부
50: 할로겐 램프 60: 연결부

Claims (8)

  1. 웨이퍼 표면부는 보이드 결함이 존재하지 않는 무결함 영역이며, 웨이퍼 표면부보다 깊은 웨이퍼 벌크부는 팔면체를 기본 형상으로 하는 다면체로 구성되고, 상기 다면체의 코너부가 곡면형이며, 내벽 산화막이 제거된 보이드 결함이 존재하는 것을 특징으로 하는 실리콘 웨이퍼.
  2. 제1항에 있어서, 상기 보이드 결함은 상기 다면체의 코너부 전부가 곡면형으로 된 구체 또는 타원체인 것을 특징으로 하는 실리콘 웨이퍼.
  3. 초크랄스키법에 의해 제조한 실리콘 웨이퍼에 대하여 급속 가열?급속 냉각 열처리를 행하는 실리콘 웨이퍼의 열처리 방법에 있어서,
    상기 실리콘 웨이퍼의 반도체 디바이스가 형성되는 표면측이 접하는 제1 공간 내에 불활성 가스를 공급하고, 상기 실리콘 웨이퍼의 이면측이 접하는 제2 공간 내에 산화성 가스를 공급하여, 1300℃ 이상 1400℃ 이하의 최고 도달 온도에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  4. 제3항에 있어서, 상기 산화성 가스에서의 산소 분압은 20% 이상 100% 이하인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  5. 제3항 또는 제4항에 있어서, 상기 급속 가열?급속 냉각 열처리 후의 실리콘 웨이퍼에서의 이면측에 형성된 산화막의 두께는 15 nm 이상인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  6. 초크랄스키법에 의해 제조한 실리콘 웨이퍼에 대하여 급속 가열?급속 냉각 열처리를 행하는 실리콘 웨이퍼의 열처리 방법에 있어서,
    상기 실리콘 웨이퍼를 최고 도달 온도까지 급속 가열하는 제1 단계와,
    상기 최고 도달 온도에서 정해진 시간 유지하는 제2 단계와,
    상기 최고 도달 온도에서 급속 냉각하는 제3 단계
    를 포함하고,
    적어도 상기 제1 단계를, 상기 실리콘 웨이퍼의 반도체 디바이스가 형성되는 표면측이 접하는 제1 공간 내에 불활성 가스를 공급하고, 상기 실리콘 웨이퍼의 이면측이 접하는 제2 공간 내에 산화성 가스를 공급하며, 상기 제2 공간의 내압이 상기 제1 공간의 내압보다 부압의 조건 하에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  7. 제6항에 있어서, 상기 부압은 -500 Pa 이하인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  8. 제6항 또는 제7항에 있어서, 상기 제1 공간과 상기 제2 공간은 공간적으로 연결되는 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
KR1020117027499A 2009-06-03 2010-05-28 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법 KR101381537B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009134252A JP5455449B2 (ja) 2009-06-03 2009-06-03 シリコンウェーハの熱処理方法
JPJP-P-2009-134252 2009-06-03
JPJP-P-2009-153776 2009-06-29
JP2009153776A JP2011009631A (ja) 2009-06-29 2009-06-29 シリコンウェーハの熱処理方法
JPJP-P-2009-179319 2009-07-31
JP2009179319A JP2011035129A (ja) 2009-07-31 2009-07-31 シリコンウェーハ
PCT/JP2010/003583 WO2010140323A1 (ja) 2009-06-03 2010-05-28 シリコンウェーハ及びシリコンウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
KR20120013994A true KR20120013994A (ko) 2012-02-15
KR101381537B1 KR101381537B1 (ko) 2014-04-04

Family

ID=43297466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027499A KR101381537B1 (ko) 2009-06-03 2010-05-28 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법

Country Status (4)

Country Link
US (1) US8999864B2 (ko)
KR (1) KR101381537B1 (ko)
CN (1) CN102460658B (ko)
WO (1) WO2010140323A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
TWI523107B (zh) * 2011-09-27 2016-02-21 環球晶圓日本股份有限公司 矽晶圓之熱處理方法
JP5965607B2 (ja) * 2011-10-19 2016-08-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360769A (en) * 1992-12-17 1994-11-01 Micron Semiconductor, Inc. Method for fabricating hybrid oxides for thinner gate devices
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
US6436846B1 (en) 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP3376951B2 (ja) * 1999-03-31 2003-02-17 日本電気株式会社 半導体製造装置
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP3690256B2 (ja) * 2000-08-25 2005-08-31 三菱住友シリコン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2002110684A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体基板及びその製造方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2003077851A (ja) 2001-08-28 2003-03-14 Applied Materials Inc 熱処理方法及び装置
DE10205084B4 (de) 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
EP1493179B1 (en) 2002-04-10 2007-12-12 MEMC Electronic Materials, Inc. Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP4552415B2 (ja) 2003-10-14 2010-09-29 信越半導体株式会社 シリコンウエーハの製造方法
JP4854936B2 (ja) 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
CN1940150A (zh) * 2005-09-27 2007-04-04 东芝陶瓷株式会社 硅片的制造方法
JP5256195B2 (ja) * 2007-05-02 2013-08-07 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法

Also Published As

Publication number Publication date
KR101381537B1 (ko) 2014-04-04
CN102460658A (zh) 2012-05-16
US20120139088A1 (en) 2012-06-07
US8999864B2 (en) 2015-04-07
CN102460658B (zh) 2016-02-10
WO2010140323A1 (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
EP2412849B1 (en) Silicon wafer and method for manufacturing same
US7977219B2 (en) Manufacturing method for silicon wafer
TWI410539B (zh) 矽晶圓，其製造方法及其熱處理之方法
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
KR101381537B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법
JP2011171377A (ja) シリコンウェーハの製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
JP5512137B2 (ja) シリコンウェーハの熱処理方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP5641533B2 (ja) シリコンウェーハの熱処理方法
JP5410769B2 (ja) シリコンウェーハの熱処理方法
JP5504667B2 (ja) シリコンウェーハおよびその製造方法
JP5455449B2 (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2011035129A (ja) シリコンウェーハ
JP5660237B2 (ja) シリコンウェーハの製造方法
JP2010199411A (ja) シリコンウェーハの熱処理方法
JP2011009631A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 6