JP2002110684A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JP2002110684A JP2002110684A JP2000293934A JP2000293934A JP2002110684A JP 2002110684 A JP2002110684 A JP 2002110684A JP 2000293934 A JP2000293934 A JP 2000293934A JP 2000293934 A JP2000293934 A JP 2000293934A JP 2002110684 A JP2002110684 A JP 2002110684A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- region
- cavity
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 十分なゲッタリング能力を得ることが可能な
半導体基板及びその製造方法を提供する。 【解決手段】 ゲッタリングサイトとして機能する空洞
が１０8 個／ｃｍ3 以上の密度で含まれる領域３２を半
導体基板内に有する。空洞の大きさは、該空洞の体積と
同じ体積を有する球の直径に換算して１０ｎｍ以上で
０．５μｍ以下となるような大きさであることが好まし
い。
半導体基板及びその製造方法を提供する。 【解決手段】 ゲッタリングサイトとして機能する空洞
が１０8 個／ｃｍ3 以上の密度で含まれる領域３２を半
導体基板内に有する。空洞の大きさは、該空洞の体積と
同じ体積を有する球の直径に換算して１０ｎｍ以上で
０．５μｍ以下となるような大きさであることが好まし
い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板及びそ
の製造方法、特に半導体基板のゲッタリング技術に関す
るものである。
の製造方法、特に半導体基板のゲッタリング技術に関す
るものである。
【０００２】
【従来の技術】従来、金属不純物のゲッタリング手法と
しては、大きく分けて、ＩＧ（Intrinsic Gettering）
とＥＧ（Extrinsic Gettering）がある。
しては、大きく分けて、ＩＧ（Intrinsic Gettering）
とＥＧ（Extrinsic Gettering）がある。
【０００３】ＩＧは、シリコン基板内の酸素析出物をゲ
ッタリングサイトとするものであるが、以下のよう問題
点がある。
ッタリングサイトとするものであるが、以下のよう問題
点がある。
【０００４】まず、デバイス作製工程中の熱処理や基板
中の酸素濃度が不十分であると、酸素析出物が十分に成
長せず、ゲッタリング能力の確保が困難になるという問
題がある。特に、デバイスの微細化に伴い、１０００℃
以上の高温工程を必要とするＬＯＣＯＳプロセスが廃止
される傾向にあるため、工程中の熱処理によって容易に
析出物（ゲッタリングサイト）を確保できるという、Ｉ
Ｇのメリットは薄れつつある。
中の酸素濃度が不十分であると、酸素析出物が十分に成
長せず、ゲッタリング能力の確保が困難になるという問
題がある。特に、デバイスの微細化に伴い、１０００℃
以上の高温工程を必要とするＬＯＣＯＳプロセスが廃止
される傾向にあるため、工程中の熱処理によって容易に
析出物（ゲッタリングサイト）を確保できるという、Ｉ
Ｇのメリットは薄れつつある。
【０００５】また、Ｐ／Ｐ- エピタキシャルウエハや格
子間酸素濃度の低い低［Ｏｉ］基板では、酸素析出が抑
制されてゲッタリング能力確保が困難になるという問題
がある。
子間酸素濃度の低い低［Ｏｉ］基板では、酸素析出が抑
制されてゲッタリング能力確保が困難になるという問題
がある。
【０００６】さらに、ゲッタリングサイトとなる酸素析
出物を増やすと、表層の無欠陥領域が侵食され、素子不
良が起きやすくなるという問題もある。
出物を増やすと、表層の無欠陥領域が侵食され、素子不
良が起きやすくなるという問題もある。
【０００７】ＥＧは、外部、特にウエハ裏面側にゲッタ
リングサイトを設けるものである。特に、ゲッタリング
サイトとしてポリシリコン膜を用いるＢＳＰ（Backside
Poly-Silicon）が使用されることが多い。しかしなが
ら、ＥＧについても、以下のよう問題点がある。
リングサイトを設けるものである。特に、ゲッタリング
サイトとしてポリシリコン膜を用いるＢＳＰ（Backside
Poly-Silicon）が使用されることが多い。しかしなが
ら、ＥＧについても、以下のよう問題点がある。
【０００８】まず、ゲッタリングサイトがデバイス活性
領域から遠いため、金属不純物がゲッタリングサイトま
で十分に拡散することができず、ゲッタリング能力の確
保が困難になるという問題がある。
領域から遠いため、金属不純物がゲッタリングサイトま
で十分に拡散することができず、ゲッタリング能力の確
保が困難になるという問題がある。
【０００９】また、表層の完全性を確保するために１２
００℃程度の高温熱処理をすると、ポリシリコンが変質
してゲッタリング能力が落ちるという問題もある。
００℃程度の高温熱処理をすると、ポリシリコンが変質
してゲッタリング能力が落ちるという問題もある。
【００１０】一方、他のゲッタリング手法にも共通する
一般的な問題点として、ゲッタリング能力と表層領域の
完全性の確保との両立が困難である、ゲッタリング機構
が可逆的であるため不純物が再放出される、といった問
題があげられる。
一般的な問題点として、ゲッタリング能力と表層領域の
完全性の確保との両立が困難である、ゲッタリング機構
が可逆的であるため不純物が再放出される、といった問
題があげられる。
【００１１】さらに、ＳＯＩ基板やエピタキシャルウエ
ハでは、ゲッタリングに関して特有の問題がある。ＳＯ
Ｉ基板では、酸化膜によって金属の移動がブロックされ
る傾向があるため、ＢＳＰやＩＧなどの従来技術では、
十分なゲッタリング能力を確保できないという問題があ
る。また、Ｐ／Ｐ- タイプのエピタキシャルウエハで
は、高温のエピタキシャル工程で酸素析出核が消失して
しまうため、酸素析出が抑制されることが知られてお
り、十分なゲッタリング能力を確保できないという問題
がある。
ハでは、ゲッタリングに関して特有の問題がある。ＳＯ
Ｉ基板では、酸化膜によって金属の移動がブロックされ
る傾向があるため、ＢＳＰやＩＧなどの従来技術では、
十分なゲッタリング能力を確保できないという問題があ
る。また、Ｐ／Ｐ- タイプのエピタキシャルウエハで
は、高温のエピタキシャル工程で酸素析出核が消失して
しまうため、酸素析出が抑制されることが知られてお
り、十分なゲッタリング能力を確保できないという問題
がある。
【００１２】
【発明が解決しようとする課題】このように、酸素析出
物やポリシリコン膜をゲッタリングサイトとして用いる
従来技術では、十分なゲッタリング能力を確保すること
は必ずしも容易ではなかった。
物やポリシリコン膜をゲッタリングサイトとして用いる
従来技術では、十分なゲッタリング能力を確保すること
は必ずしも容易ではなかった。
【００１３】本発明は、上記従来の課題に対してなされ
たものであり、十分なゲッタリング能力を得ることが可
能な半導体基板及びその製造方法を提供することを目的
としている。
たものであり、十分なゲッタリング能力を得ることが可
能な半導体基板及びその製造方法を提供することを目的
としている。
【００１４】
【課題を解決するための手段】本発明に係る半導体基板
（特にシリコン基板）は、ゲッタリングサイトとして機
能する空洞が１０8 個／ｃｍ3 以上の密度で含まれる領
域を基板内に有することを特徴とする。
（特にシリコン基板）は、ゲッタリングサイトとして機
能する空洞が１０8 個／ｃｍ3 以上の密度で含まれる領
域を基板内に有することを特徴とする。
【００１５】前記空洞の大きさは、該空洞の体積と同じ
体積を有する球の直径に換算して１０ｎｍ以上で０．５
μｍ以下となるような大きさであることが望ましい。
体積を有する球の直径に換算して１０ｎｍ以上で０．５
μｍ以下となるような大きさであることが望ましい。
【００１６】前記空洞は、その内壁表面に酸化膜等が形
成されておらず、その内壁表面が実質的に前記半導体基
板を構成する半導体自体であることが望ましい。また、
前記空洞は、格子間の原子が欠落した空孔（１ｎｍ以下
のサイズ）等とは異なり、ゲッタリングサイトとして効
果的に金属不純物を取り込める程度の大きさを有するも
のである。
成されておらず、その内壁表面が実質的に前記半導体基
板を構成する半導体自体であることが望ましい。また、
前記空洞は、格子間の原子が欠落した空孔（１ｎｍ以下
のサイズ）等とは異なり、ゲッタリングサイトとして効
果的に金属不純物を取り込める程度の大きさを有するも
のである。
【００１７】一般的に金属不純物は界面に凝集しやすい
ため、基板内に空洞を設けることにより、金属不純物は
空洞の界面に凝集する。空洞の界面に凝集した金属不純
物は、シリサイド等になって空洞の内部を埋めていく。
シリサイドを形成した金属不純物は容易には再放出され
ない（不可逆反応）ため、従来の可逆的なゲッタリング
技術よりも効果的に金属不純物をゲッタリングすること
ができる。
ため、基板内に空洞を設けることにより、金属不純物は
空洞の界面に凝集する。空洞の界面に凝集した金属不純
物は、シリサイド等になって空洞の内部を埋めていく。
シリサイドを形成した金属不純物は容易には再放出され
ない（不可逆反応）ため、従来の可逆的なゲッタリング
技術よりも効果的に金属不純物をゲッタリングすること
ができる。
【００１８】このように、空洞をゲッタリングサイトと
して用いる場合、効果的に金属不純物を取り込むために
は、空洞の密度を高くすることが望ましく、後述するよ
うな観点から、空洞の密度が上記の範囲になるようにす
る。
して用いる場合、効果的に金属不純物を取り込むために
は、空洞の密度を高くすることが望ましく、後述するよ
うな観点から、空洞の密度が上記の範囲になるようにす
る。
【００１９】また、後述するように、空洞が小さすぎて
も逆に大きすぎても、効果的に金属不純物を取り込むこ
とができなくなるため、空洞の大きさを上記の範囲にす
ることが望ましい。
も逆に大きすぎても、効果的に金属不純物を取り込むこ
とができなくなるため、空洞の大きさを上記の範囲にす
ることが望ましい。
【００２０】また、ゲッタリング層の厚さは、ゲッタリ
ング能力が同程度の場合には厚い方が有利であるが、一
般的に厚いゲッタリング層を設けるのは困難である。本
発明では、空洞の密度を上記の範囲にすることにより、
厚いゲッタリング層を設けなくても、十分なゲッタリン
グ能力を確保することが可能である。
ング能力が同程度の場合には厚い方が有利であるが、一
般的に厚いゲッタリング層を設けるのは困難である。本
発明では、空洞の密度を上記の範囲にすることにより、
厚いゲッタリング層を設けなくても、十分なゲッタリン
グ能力を確保することが可能である。
【００２１】前記半導体基板の好ましい態様は以下の通
りである。
りである。
【００２２】（１）前記半導体基板は単結晶半導体基板
であり、前記空洞が１０8 個／ｃｍ 3 以上の密度で含ま
れる領域は、該単結晶半導体基板のデバイス作製面と逆
側の裏面近傍の領域（デバイス作製面よりも裏面に近い
領域）に設けられている。半導体基板の裏面側の領域
は、デバイス製造工程において最終的には研削によって
取り除かれるため、上記の領域にゲッタリングサイトと
なる空洞を設けることが効果的である。
であり、前記空洞が１０8 個／ｃｍ 3 以上の密度で含ま
れる領域は、該単結晶半導体基板のデバイス作製面と逆
側の裏面近傍の領域（デバイス作製面よりも裏面に近い
領域）に設けられている。半導体基板の裏面側の領域
は、デバイス製造工程において最終的には研削によって
取り除かれるため、上記の領域にゲッタリングサイトと
なる空洞を設けることが効果的である。
【００２３】（２）前記半導体基板は、半導体ベース基
板上に絶縁膜を介して半導体層が形成されたＳＯＩ基板
であり、前記空洞が１０8 個／ｃｍ3 以上の密度で含ま
れる領域は、前記半導体ベース基板の前記絶縁膜近傍の
領域（半導体ベース基板の裏面よりも絶縁膜界面に近い
領域）に設けられている。このように、絶縁膜近傍（絶
縁膜直下）の領域に空洞を設けることにより、表層領域
の金属不純物の低減に効果的である。
板上に絶縁膜を介して半導体層が形成されたＳＯＩ基板
であり、前記空洞が１０8 個／ｃｍ3 以上の密度で含ま
れる領域は、前記半導体ベース基板の前記絶縁膜近傍の
領域（半導体ベース基板の裏面よりも絶縁膜界面に近い
領域）に設けられている。このように、絶縁膜近傍（絶
縁膜直下）の領域に空洞を設けることにより、表層領域
の金属不純物の低減に効果的である。
【００２４】（３）前記半導体基板は半導体ベース基板
上にエピタキシャル層が形成されたエピタキシャル基板
であり、前記空洞が１０8 個／ｃｍ3 以上の密度で含ま
れる領域は、前記半導体ベース基板の前記エピタキシャ
ル層近傍の領域（半導体ベース基板の裏面よりもエピタ
キシャル層界面に近い領域）に設けられている。このよ
うに、エピタキシャル層近傍（エピタキシャル層直下）
の領域に空洞を設けることにより、例えばゲッタリング
能力に乏しいＰ／Ｐ- タイプのエピタキシャル基板等で
あっても、十分なゲッタリング能力を確保することがで
きる。
上にエピタキシャル層が形成されたエピタキシャル基板
であり、前記空洞が１０8 個／ｃｍ3 以上の密度で含ま
れる領域は、前記半導体ベース基板の前記エピタキシャ
ル層近傍の領域（半導体ベース基板の裏面よりもエピタ
キシャル層界面に近い領域）に設けられている。このよ
うに、エピタキシャル層近傍（エピタキシャル層直下）
の領域に空洞を設けることにより、例えばゲッタリング
能力に乏しいＰ／Ｐ- タイプのエピタキシャル基板等で
あっても、十分なゲッタリング能力を確保することがで
きる。
【００２５】本発明に係る半導体基板（特にシリコン基
板）の製造方法は、１０8 個／ｃｍ 3 以上の空洞状の欠
陥を有するＣＺ単結晶から得られた第１の半導体基板に
対して非酸化性雰囲気下で熱処理を施すことにより、前
記空洞状の欠陥の内壁に形成されていた酸化膜を消失さ
せて、ゲッタリングサイトとして機能する空洞が１０ 8
個／ｃｍ3 以上の密度で含まれる領域を基板内に有する
第２の半導体基板を作製することを特徴とする。
板）の製造方法は、１０8 個／ｃｍ 3 以上の空洞状の欠
陥を有するＣＺ単結晶から得られた第１の半導体基板に
対して非酸化性雰囲気下で熱処理を施すことにより、前
記空洞状の欠陥の内壁に形成されていた酸化膜を消失さ
せて、ゲッタリングサイトとして機能する空洞が１０ 8
個／ｃｍ3 以上の密度で含まれる領域を基板内に有する
第２の半導体基板を作製することを特徴とする。
【００２６】前記空洞状の欠陥としては、代表的にはＣ
ＯＰと呼ばれる欠陥があげられる。ＣＯＰ（Crystal Or
iginated Particle 又は,Crystal Originated Pit）は
当初、半導体基板表面に現れるピット状の欠陥として知
られていたが、現在ではその実体が、ＣＺ単結晶内部に
存在する、結晶成長時に内包された（Grown-in の）空
洞状の欠陥であることが判明している。以後、このGrow
n-in の空洞状の欠陥をＣＯＰと呼ぶことにする。この
ＣＺ単結晶中に予め存在するＣＯＰを利用することで、
簡単な方法でゲッタリングサイトとしての機能する空洞
を形成することができる。
ＯＰと呼ばれる欠陥があげられる。ＣＯＰ（Crystal Or
iginated Particle 又は,Crystal Originated Pit）は
当初、半導体基板表面に現れるピット状の欠陥として知
られていたが、現在ではその実体が、ＣＺ単結晶内部に
存在する、結晶成長時に内包された（Grown-in の）空
洞状の欠陥であることが判明している。以後、このGrow
n-in の空洞状の欠陥をＣＯＰと呼ぶことにする。この
ＣＺ単結晶中に予め存在するＣＯＰを利用することで、
簡単な方法でゲッタリングサイトとしての機能する空洞
を形成することができる。
【００２７】ＣＺ単結晶基板のＣＯＰは、内壁に酸化膜
が形成された空洞状の欠陥であるが、ゲッタリングサイ
トとして有効であるとの確証は得られていない。しか
し、ＣＺ単結晶基板に対して非酸化性雰囲気下で高温の
熱処理（１０００℃以上が好ましい）を加えると、表層
付近において内壁酸化膜が消失した空洞となり、金属不
純物を取り込むのに適した状態になる。また、高温熱処
理を施すことにより、基板表面における鏡面研磨ダメー
ジが緩和されるとともに、基板表面のＣＯＰが縮小若し
くは消失するため、デバイスが作製される表層の完全性
を確保することができ、ゲッタリング能力と表層完全性
の確保との両立が容易となる。
が形成された空洞状の欠陥であるが、ゲッタリングサイ
トとして有効であるとの確証は得られていない。しか
し、ＣＺ単結晶基板に対して非酸化性雰囲気下で高温の
熱処理（１０００℃以上が好ましい）を加えると、表層
付近において内壁酸化膜が消失した空洞となり、金属不
純物を取り込むのに適した状態になる。また、高温熱処
理を施すことにより、基板表面における鏡面研磨ダメー
ジが緩和されるとともに、基板表面のＣＯＰが縮小若し
くは消失するため、デバイスが作製される表層の完全性
を確保することができ、ゲッタリング能力と表層完全性
の確保との両立が容易となる。
【００２８】また、空洞を１０8 個／ｃｍ3 以上の密度
で含む領域を得るためには、ＣＯＰ密度が１０8 個／ｃ
ｍ3 以上であることが必要であるが、通常のＣＺ単結晶
はこのような高いＣＯＰ密度を有していない。後述する
ような不純物添加及び高速引き上げを組み合わせること
により、１０8 個／ｃｍ3 以上のＣＯＰ密度を有するＣ
Ｚ単結晶を得ることが可能である。このようなＣＯＰ密
度の高い基板では、ＣＯＰのサイズが小さく、ＣＯＰの
形状も板状等の表面積の大きい形状であるため、通常の
ＣＺ単結晶よりも効果的に酸化膜を消失させることが可
能である。
で含む領域を得るためには、ＣＯＰ密度が１０8 個／ｃ
ｍ3 以上であることが必要であるが、通常のＣＺ単結晶
はこのような高いＣＯＰ密度を有していない。後述する
ような不純物添加及び高速引き上げを組み合わせること
により、１０8 個／ｃｍ3 以上のＣＯＰ密度を有するＣ
Ｚ単結晶を得ることが可能である。このようなＣＯＰ密
度の高い基板では、ＣＯＰのサイズが小さく、ＣＯＰの
形状も板状等の表面積の大きい形状であるため、通常の
ＣＺ単結晶よりも効果的に酸化膜を消失させることが可
能である。
【００２９】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
参照して説明する。
【００３０】（実施形態１）図１は、シリコンのアニー
ルウエハ（ＣＺウエハに対し、水素雰囲気下又はアルゴ
ン雰囲気下において、１２００℃で１時間の熱処理を加
えたもの）に対してＣｕを強制汚染し、さらに１０００
℃で１時間、窒素雰囲気下において拡散熱処理を加えた
ときの、ウエハ表面における汚染金属の残留率（表層残
留率）を、バルク中のＣＯＰ密度に対してプロットした
ものである。実施例の高ＣＯＰ密度のウエハは、窒素添
加及び高速引き上げの条件を組み合わせて作製したもの
であり、比較例は通常の方法で作成したアニールウエハ
である。酸素析出物によるゲッタリング効果を除くため
に、１×１０18原子／ｃｍ3 以下の低［Ｏｉ］基板（窒
素添加ウエハでは、８〜９×１０17原子／ｃｍ3 ）を用
いた。
ルウエハ（ＣＺウエハに対し、水素雰囲気下又はアルゴ
ン雰囲気下において、１２００℃で１時間の熱処理を加
えたもの）に対してＣｕを強制汚染し、さらに１０００
℃で１時間、窒素雰囲気下において拡散熱処理を加えた
ときの、ウエハ表面における汚染金属の残留率（表層残
留率）を、バルク中のＣＯＰ密度に対してプロットした
ものである。実施例の高ＣＯＰ密度のウエハは、窒素添
加及び高速引き上げの条件を組み合わせて作製したもの
であり、比較例は通常の方法で作成したアニールウエハ
である。酸素析出物によるゲッタリング効果を除くため
に、１×１０18原子／ｃｍ3 以下の低［Ｏｉ］基板（窒
素添加ウエハでは、８〜９×１０17原子／ｃｍ3 ）を用
いた。
【００３１】図１に示すように、汚染金属の表層残留率
は、ＣＯＰ密度が１×１０8 ／ｃｍ 3 を超えると急激に
減り始め、５×１０8 ／ｃｍ3 以上では５０％以下にな
る。なお、ＣＯＰのサイズは、ＣＯＰの密度とある程度
相関があり、通常のアニールウエハ（ＣＯＰ密度が１×
１０6 ／ｃｍ3 程度のサンプル）では直径１００〜２０
０ｎｍ程度、窒素添加アニールウエハ（ＣＯＰ密度が１
×１０8 ／ｃｍ3 程度のサンプル）では直径２０〜８０
ｎｍ程度であった。
は、ＣＯＰ密度が１×１０8 ／ｃｍ 3 を超えると急激に
減り始め、５×１０8 ／ｃｍ3 以上では５０％以下にな
る。なお、ＣＯＰのサイズは、ＣＯＰの密度とある程度
相関があり、通常のアニールウエハ（ＣＯＰ密度が１×
１０6 ／ｃｍ3 程度のサンプル）では直径１００〜２０
０ｎｍ程度、窒素添加アニールウエハ（ＣＯＰ密度が１
×１０8 ／ｃｍ3 程度のサンプル）では直径２０〜８０
ｎｍ程度であった。
【００３２】図２は、本実施形態におけるゲッタリング
機構の概略について示したものである。
機構の概略について示したものである。
【００３３】シリコンウエハ表層の欠陥位置を特定し、
ＴＥＭ観察したところ、図２（ａ）〜図２（ｃ）に示す
ような欠陥が観察された。図２（ａ）及び図２（ｂ）で
は、シリコンウエハ内に空洞１１が残っており、シリコ
ンと空洞との界面に汚染金属（金属不純物）１２が凝集
している。また、汚染金属が凝集した領域の界面の部分
や汚染金属の結晶面に沿った部分に、シリサイド１３が
析出した領域が存在していた。図２（ｃ）は、シリサイ
ド化がさらに進んで状態であり、空洞の内部は完全にシ
リサイド１３で埋まっており、正八面体に近い形状にな
っていた。
ＴＥＭ観察したところ、図２（ａ）〜図２（ｃ）に示す
ような欠陥が観察された。図２（ａ）及び図２（ｂ）で
は、シリコンウエハ内に空洞１１が残っており、シリコ
ンと空洞との界面に汚染金属（金属不純物）１２が凝集
している。また、汚染金属が凝集した領域の界面の部分
や汚染金属の結晶面に沿った部分に、シリサイド１３が
析出した領域が存在していた。図２（ｃ）は、シリサイ
ド化がさらに進んで状態であり、空洞の内部は完全にシ
リサイド１３で埋まっており、正八面体に近い形状にな
っていた。
【００３４】このように、金属不純物が空洞の周辺及び
内部に取り込まれたため、表層残留率が低下したことが
わかる。すなわち、空洞がゲッタリングサイトの役割を
果たしている。
内部に取り込まれたため、表層残留率が低下したことが
わかる。すなわち、空洞がゲッタリングサイトの役割を
果たしている。
【００３５】本実施形態では、ゲッタリングサイトとな
る空洞の役割を果たしているのは、ＣＯＰの内壁酸化膜
が消失したものあるが、空洞はＣＯＰ由来のものに限る
ものではない。人工的に作りこんだ空洞を使用すること
も可能である。このような空洞は、例えば特開平１１−
２６９５１５号公報や特開平１１−７３０７３号公報に
記載された方法等を用いて形成することができる。
る空洞の役割を果たしているのは、ＣＯＰの内壁酸化膜
が消失したものあるが、空洞はＣＯＰ由来のものに限る
ものではない。人工的に作りこんだ空洞を使用すること
も可能である。このような空洞は、例えば特開平１１−
２６９５１５号公報や特開平１１−７３０７３号公報に
記載された方法等を用いて形成することができる。
【００３６】なお、上述した機構では、金属不純物が界
面に凝集し、さらにシリサイドとなって空洞の内部を埋
めていくことから、空洞が小さすぎると金属不純物を取
り込むための最大容量が小さくなる。逆に空洞が大きす
ぎると、最大容量に対する表面積の割合が小さくなるた
め、金属不純物の取り込み効率が悪くなる。また、ウエ
ハの面積（体積）は有限であるため、空洞が大きいと空
洞の密度を増やしにくくなる。このような観点から、空
洞１個のサイズは、１０ｎｍ〜０．５μｍであることが
好ましい。
面に凝集し、さらにシリサイドとなって空洞の内部を埋
めていくことから、空洞が小さすぎると金属不純物を取
り込むための最大容量が小さくなる。逆に空洞が大きす
ぎると、最大容量に対する表面積の割合が小さくなるた
め、金属不純物の取り込み効率が悪くなる。また、ウエ
ハの面積（体積）は有限であるため、空洞が大きいと空
洞の密度を増やしにくくなる。このような観点から、空
洞１個のサイズは、１０ｎｍ〜０．５μｍであることが
好ましい。
【００３７】（実施形態２）図３は、空洞の形成方法の
一例を示したものである。
一例を示したものである。
【００３８】まず、図３（ａ）に示すように、単結晶シ
リコン基板２１の裏面側に柱状の穴（トレンチ２２）を
形成する。このとき、トレンチ２２の深さと開口のサイ
ズによって、空洞が形成される領域の深さと空洞のサイ
ズを制御することができる。空洞の密度は、トレンチの
密度によって制御することができる。トレンチ２２の深
さは例えば２．５μｍとし、開口部のサイズは例えば
０．５μｍ×０．５μｍとする。なお、トレンチのアス
ペクト比を大きくすることで、１本のトレンチで深さ方
向に複数の空洞を形成することも可能である。
リコン基板２１の裏面側に柱状の穴（トレンチ２２）を
形成する。このとき、トレンチ２２の深さと開口のサイ
ズによって、空洞が形成される領域の深さと空洞のサイ
ズを制御することができる。空洞の密度は、トレンチの
密度によって制御することができる。トレンチ２２の深
さは例えば２．５μｍとし、開口部のサイズは例えば
０．５μｍ×０．５μｍとする。なお、トレンチのアス
ペクト比を大きくすることで、１本のトレンチで深さ方
向に複数の空洞を形成することも可能である。
【００３９】次に、図３（ｂ）に示すように、１１００
℃、水素雰囲気下で熱処理を行う。この熱処理により、
シリコンのマイグレーションによってトレンチ２２の開
口が塞がれ、シリコン基板２１の裏面側に空洞２３が形
成される。
℃、水素雰囲気下で熱処理を行う。この熱処理により、
シリコンのマイグレーションによってトレンチ２２の開
口が塞がれ、シリコン基板２１の裏面側に空洞２３が形
成される。
【００４０】本実施形態では、ゲッタリングサイトとな
る空洞２３がシリコン基板２１の表面側（デバイス作製
面側）のデバイス活性層から遠い位置に形成される。そ
のため、デバイス活性領域に悪影響を与えないという利
点と、汚染金属の拡散距離が長くなるという欠点があ
る。
る空洞２３がシリコン基板２１の表面側（デバイス作製
面側）のデバイス活性層から遠い位置に形成される。そ
のため、デバイス活性領域に悪影響を与えないという利
点と、汚染金属の拡散距離が長くなるという欠点があ
る。
【００４１】しかしながら、空洞への析出によるゲッタ
リング機構では、高温の工程で空洞に取り込まれた金属
がシリサイドとなって安定化するため、汚染物の再放出
がない。したがって、ゲッタリングサイトがデバイス活
性層から遠くても、効果的にゲッタリングを行うことが
できる。
リング機構では、高温の工程で空洞に取り込まれた金属
がシリサイドとなって安定化するため、汚染物の再放出
がない。したがって、ゲッタリングサイトがデバイス活
性層から遠くても、効果的にゲッタリングを行うことが
できる。
【００４２】図４は、図３に示したような方法によって
形成された空洞をＳＯＩ基板に適用した例を示したもの
である。
形成された空洞をＳＯＩ基板に適用した例を示したもの
である。
【００４３】まず、図４（ａ）に示すように、単結晶シ
リコン基板２１の表面側（デバイス作製面側）にトレン
チ２２を形成する。トレンチ２２の深さは例えば２μｍ
とし、開口部のサイズは例えば０．４μｍ×０．４μｍ
とする。
リコン基板２１の表面側（デバイス作製面側）にトレン
チ２２を形成する。トレンチ２２の深さは例えば２μｍ
とし、開口部のサイズは例えば０．４μｍ×０．４μｍ
とする。
【００４４】次に、図４（ｂ）に示すように、１１００
℃、水素雰囲気下で熱処理を行う。この熱処理により、
シリコンのマイグレーションによってトレンチ２２の開
口が塞がれ、シリコン基板２１の表面側の深さ１μｍ程
度の領域に空洞２３が形成される。
℃、水素雰囲気下で熱処理を行う。この熱処理により、
シリコンのマイグレーションによってトレンチ２２の開
口が塞がれ、シリコン基板２１の表面側の深さ１μｍ程
度の領域に空洞２３が形成される。
【００４５】次に、図４（ｃ）に示すように、シリコン
基板２１の表面側から酸素をイオン注入し、さらに熱処
理を行うことにより、シリコン基板２１の表面側の内部
に酸化膜（シリコン酸化膜）２４を形成する。
基板２１の表面側から酸素をイオン注入し、さらに熱処
理を行うことにより、シリコン基板２１の表面側の内部
に酸化膜（シリコン酸化膜）２４を形成する。
【００４６】以上の方法により、シリコン基板２１上に
酸化膜２４、その上にシリコン層２１ａを有し、さらに
シリコン基板２１の表面側（デバイス作製面側）に空洞
２３を有する、ＳＩＭＯＸタイプのＳＯＩ基板を作製す
ることができる。
酸化膜２４、その上にシリコン層２１ａを有し、さらに
シリコン基板２１の表面側（デバイス作製面側）に空洞
２３を有する、ＳＩＭＯＸタイプのＳＯＩ基板を作製す
ることができる。
【００４７】また、図４（ｂ）の工程の後に、図４
（ｄ）及び図４（ｅ）の工程を行うことで、貼り合わせ
タイプのＳＯＩ基板を作製することも可能である。ずな
わち、図４（ｄ）に示すように、酸化膜２６が形成され
た単結晶シリコン基板２５を用意し、さらに図４（ｅ）
に示すように、シリコン基板２５を図４（ａ）及び図４
（ｂ）の工程で得られた基板と貼り合わせる。
（ｄ）及び図４（ｅ）の工程を行うことで、貼り合わせ
タイプのＳＯＩ基板を作製することも可能である。ずな
わち、図４（ｄ）に示すように、酸化膜２６が形成され
た単結晶シリコン基板２５を用意し、さらに図４（ｅ）
に示すように、シリコン基板２５を図４（ａ）及び図４
（ｂ）の工程で得られた基板と貼り合わせる。
【００４８】以上の方法により、シリコン基板２１上に
酸化膜２６、その上にシリコン層２５ａを有し、さらに
シリコン基板２１の表面側（デバイス作製面側）に空洞
２３を有する、貼り合わせタイプのＳＯＩ基板を作製す
ることができる。
酸化膜２６、その上にシリコン層２５ａを有し、さらに
シリコン基板２１の表面側（デバイス作製面側）に空洞
２３を有する、貼り合わせタイプのＳＯＩ基板を作製す
ることができる。
【００４９】図５は、図３に示したような方法によって
形成された空洞をエピタキシャル基板に適用した例を示
したものである。
形成された空洞をエピタキシャル基板に適用した例を示
したものである。
【００５０】まず、図５（ａ）に示すように、単結晶シ
リコン基板２１の表面側（デバイス作製面側）にトレン
チ２２を形成する。トレンチ２２の深さは例えば２μｍ
とし、開口部のサイズは例えば０．４μｍ×０．４μｍ
とする。
リコン基板２１の表面側（デバイス作製面側）にトレン
チ２２を形成する。トレンチ２２の深さは例えば２μｍ
とし、開口部のサイズは例えば０．４μｍ×０．４μｍ
とする。
【００５１】次に、図５（ｂ）に示すように、１１００
℃、水素雰囲気下で熱処理を行う。この熱処理により、
シリコンのマイグレーションによってトレンチ２２の開
口が塞がれ、シリコン基板２１の表面側の深さ１μｍ程
度の領域に空洞２３が形成される。
℃、水素雰囲気下で熱処理を行う。この熱処理により、
シリコンのマイグレーションによってトレンチ２２の開
口が塞がれ、シリコン基板２１の表面側の深さ１μｍ程
度の領域に空洞２３が形成される。
【００５２】次に、図５（ｃ）に示すように、シリコン
基板２１上に単結晶シリコンをエピタキシャル成長さ
せ、エピタキシャル層２７を形成する。
基板２１上に単結晶シリコンをエピタキシャル成長さ
せ、エピタキシャル層２７を形成する。
【００５３】以上の方法により、シリコン基板２１上に
エピタキシャル層２７を有し、さらにシリコン基板２１
の表面側（デバイス作製面側）に空洞２３を有する、エ
ピタキシャル基板を作製することができる。
エピタキシャル層２７を有し、さらにシリコン基板２１
の表面側（デバイス作製面側）に空洞２３を有する、エ
ピタキシャル基板を作製することができる。
【００５４】（実施形態３）本実施形態は、空洞の形成
方法の他の例に関するものである。
方法の他の例に関するものである。
【００５５】まず、ＣＯＰ密度の高い（１×１０8 ／ｃ
ｍ3 以上）のＣＺ基板（単結晶シリコン基板）を用意す
る。この高ＣＯＰ密度のＣＺ基板は、単結晶引き上げ時
に窒素を添加することによって作製することができる。
また、引き上げ速度の高速化を組み合せてＣＯＰを高密
度に制御することも可能である。続いて、このようなＣ
ＯＰ密度の高いＣＺ基板に対し、非酸化性雰囲気下（例
えば、水素、アルゴン雰囲気等）において、１０００℃
〜１３００℃で１０分以上の熱処理を施すことにより、
１×１０8 ／ｃｍ3 以上の密度の空洞を有するシリコン
基板を得ることができる。
ｍ3 以上）のＣＺ基板（単結晶シリコン基板）を用意す
る。この高ＣＯＰ密度のＣＺ基板は、単結晶引き上げ時
に窒素を添加することによって作製することができる。
また、引き上げ速度の高速化を組み合せてＣＯＰを高密
度に制御することも可能である。続いて、このようなＣ
ＯＰ密度の高いＣＺ基板に対し、非酸化性雰囲気下（例
えば、水素、アルゴン雰囲気等）において、１０００℃
〜１３００℃で１０分以上の熱処理を施すことにより、
１×１０8 ／ｃｍ3 以上の密度の空洞を有するシリコン
基板を得ることができる。
【００５６】図６は、上述したような空洞を有する単結
晶シリコン基板を形成する原理を示したものである。
晶シリコン基板を形成する原理を示したものである。
【００５７】まず、基板内部には、ＣＺ基板の段階で所
定密度以上のＣＯＰが含まれていることが必要である。
定密度以上のＣＯＰが含まれていることが必要である。
【００５８】このようなＣＺ基板に対して、非酸化性雰
囲気下で熱処理を加えると、基板表層の酸素濃度が低下
するため、ＣＯＰの内壁酸化膜が消失し（段階１）、さ
らにＣＯＰそのものもやがて縮小、消失する（段階
２）。
囲気下で熱処理を加えると、基板表層の酸素濃度が低下
するため、ＣＯＰの内壁酸化膜が消失し（段階１）、さ
らにＣＯＰそのものもやがて縮小、消失する（段階
２）。
【００５９】このような現象は基板表面側から起きるた
め、基板の最表層の領域ではＣＯＰは消失して無欠陥領
域３１となるが、やや深い領域では段階１は起きるもの
の段階２までには至らず、内壁酸化膜の消失したＣＯＰ
の領域３２として残留する。さらに深いバルク中では、
内壁酸化膜の残ったＣＯＰの領域３３となっているが、
熱処理が進むうちにＳｉＯ2 化して、酸素析出物（ＢＭ
Ｄ：Bulk Micro Defects）となる。
め、基板の最表層の領域ではＣＯＰは消失して無欠陥領
域３１となるが、やや深い領域では段階１は起きるもの
の段階２までには至らず、内壁酸化膜の消失したＣＯＰ
の領域３２として残留する。さらに深いバルク中では、
内壁酸化膜の残ったＣＯＰの領域３３となっているが、
熱処理が進むうちにＳｉＯ2 化して、酸素析出物（ＢＭ
Ｄ：Bulk Micro Defects）となる。
【００６０】本実施形態のポイントは領域３２であり、
領域３２に含まれる内壁酸化膜を失ったＣＯＰが、空洞
としてゲッタリング能力を発揮する。
領域３２に含まれる内壁酸化膜を失ったＣＯＰが、空洞
としてゲッタリング能力を発揮する。
【００６１】ＣＺ結晶において、ＣＯＰ密度は一般にそ
のサイズと逆相関を示す。窒素添加の手法によってＣＯ
Ｐ密度を増やした場合、個々のＣＯＰは小さく、また板
状のような比較的安定度の低い形状になる。このような
ＣＯＰは非酸化性雰囲気下での高温熱処理によって消失
しやすいことが知られており、空洞の高密度化と基板表
層完全性の確保はよく両立する。
のサイズと逆相関を示す。窒素添加の手法によってＣＯ
Ｐ密度を増やした場合、個々のＣＯＰは小さく、また板
状のような比較的安定度の低い形状になる。このような
ＣＯＰは非酸化性雰囲気下での高温熱処理によって消失
しやすいことが知られており、空洞の高密度化と基板表
層完全性の確保はよく両立する。
【００６２】図７は、上記事項を示すための図であり、
各サンプル（実施例、比較例１、比較例２）について、
基板表面からの深さとＣＯＰ密度との関係を示したもの
である。各サンプルには、［Ｏｉ］bulk＝１３×１０17
／ｃｍ3 のものを用いた。比較例１には従来法によるサ
ンプル（ＣＯＰ密度が１×１０6 程度の水素アニールウ
エハ）を、比較例２にはＣＯＰ密度が１×１０8 ／ｃｍ
3 よりも低いサンプル（ＣＯＰ密度が１×１０7 ／ｃｍ
3 程度の、窒素添加＋水素アニールウエハ）を用いた。
この図からわかるように、本実施例のサンプルでは、深
い領域までＣＯＰ密度が低減されている。
各サンプル（実施例、比較例１、比較例２）について、
基板表面からの深さとＣＯＰ密度との関係を示したもの
である。各サンプルには、［Ｏｉ］bulk＝１３×１０17
／ｃｍ3 のものを用いた。比較例１には従来法によるサ
ンプル（ＣＯＰ密度が１×１０6 程度の水素アニールウ
エハ）を、比較例２にはＣＯＰ密度が１×１０8 ／ｃｍ
3 よりも低いサンプル（ＣＯＰ密度が１×１０7 ／ｃｍ
3 程度の、窒素添加＋水素アニールウエハ）を用いた。
この図からわかるように、本実施例のサンプルでは、深
い領域までＣＯＰ密度が低減されている。
【００６３】また、領域３２が形成される深さは、基板
の酸素濃度プロファイルにも依存する。
の酸素濃度プロファイルにも依存する。
【００６４】図８は、水素熱処理後の酸素濃度プロファ
イル（計算値）と表層ＣＯＰ密度との相関を示したもの
である。表層ＣＯＰ密度の深さは、研磨ウエハでの評価
結果より得たものである。ＬＳＴＤ（Laser Scattering
Tomography Defects、表層〜３μｍにあるレーザー散
乱体、ここでは表層に残留しているＣＯＰに対応）の評
価結果から、ＣＯＰが消失する領域は酸素濃度がおおよ
そ４×１０17原子／ｃｍ3 以下の領域であることがわか
る。したがって、酸素濃度が４×１０17原子／ｃｍ3 以
下の領域が、図６に示した領域３１に相当する。また、
酸素析出物（ＢＭＤ）が形成されるのは、表層からおお
よそ１０μｍ以上（酸素濃度によって異なる）の領域で
あり、酸素濃度ではおおよそ６×１０17原子／ｃｍ3 以
上の領域に相当する。したがって、酸素濃度が６×１０
17原子／ｃｍ3 以上の領域が、図６に示した領域３３に
相当する。
イル（計算値）と表層ＣＯＰ密度との相関を示したもの
である。表層ＣＯＰ密度の深さは、研磨ウエハでの評価
結果より得たものである。ＬＳＴＤ（Laser Scattering
Tomography Defects、表層〜３μｍにあるレーザー散
乱体、ここでは表層に残留しているＣＯＰに対応）の評
価結果から、ＣＯＰが消失する領域は酸素濃度がおおよ
そ４×１０17原子／ｃｍ3 以下の領域であることがわか
る。したがって、酸素濃度が４×１０17原子／ｃｍ3 以
下の領域が、図６に示した領域３１に相当する。また、
酸素析出物（ＢＭＤ）が形成されるのは、表層からおお
よそ１０μｍ以上（酸素濃度によって異なる）の領域で
あり、酸素濃度ではおおよそ６×１０17原子／ｃｍ3 以
上の領域に相当する。したがって、酸素濃度が６×１０
17原子／ｃｍ3 以上の領域が、図６に示した領域３３に
相当する。
【００６５】図９は、図６に示した領域３２の形成され
る位置の予測方法を、図８に対応させて示したものであ
り、図６に示した領域３２の形成される深さ及び幅は、
酸素濃度プロファイルがおおよそ４×１０17〜６×１０
17／ｃｍ3 となる領域と予測される。
る位置の予測方法を、図８に対応させて示したものであ
り、図６に示した領域３２の形成される深さ及び幅は、
酸素濃度プロファイルがおおよそ４×１０17〜６×１０
17／ｃｍ3 となる領域と予測される。
【００６６】なお、本実施形態の方法によって空洞を形
成した基板を用いた場合にも、第２の実施形態と同様、
ＳＯＩ基板（ＳＩＭＯＸタイプのＳＯＩ基板、貼り合わ
せタイプのＳＯＩ基板）やエピタキシャル基板を作製す
ることが可能である。
成した基板を用いた場合にも、第２の実施形態と同様、
ＳＯＩ基板（ＳＩＭＯＸタイプのＳＯＩ基板、貼り合わ
せタイプのＳＯＩ基板）やエピタキシャル基板を作製す
ることが可能である。
【００６７】次に、各実施形態におけるゲッタリング能
力について示す。
力について示す。
【００６８】図１０は、実施形態２で示した方法によっ
て得られたＳＩＭＯＸタイプのＳＯＩ基板（実施例）
と、従来法によって得られたＳＩＭＯＸタイプのＳＯＩ
基板（比較例）とについて、それぞれの表層の不純物濃
度プロファイルを示したものである。図１０（ａ）、図
１０（ｂ）及び図１０（ｃ）は、それぞれＦｅ、Ｃｕ、
及びＮｉの濃度プロファイルを示している。
て得られたＳＩＭＯＸタイプのＳＯＩ基板（実施例）
と、従来法によって得られたＳＩＭＯＸタイプのＳＯＩ
基板（比較例）とについて、それぞれの表層の不純物濃
度プロファイルを示したものである。図１０（ａ）、図
１０（ｂ）及び図１０（ｃ）は、それぞれＦｅ、Ｃｕ、
及びＮｉの濃度プロファイルを示している。
【００６９】図１１は、実施形態２で示した方法によっ
て得られた貼り合わせタイプのＳＯＩ基板（実施例）
と、従来法によって得られた貼り合わせタイプのＳＯＩ
基板（比較例）とについて、それぞれの表層の不純物濃
度プロファイルを示したものである。図１１（ａ）、図
１１（ｂ）及び図１１（ｃ）は、それぞれＦｅ、Ｃｕ、
及びＮｉの濃度プロファイルを示している。
て得られた貼り合わせタイプのＳＯＩ基板（実施例）
と、従来法によって得られた貼り合わせタイプのＳＯＩ
基板（比較例）とについて、それぞれの表層の不純物濃
度プロファイルを示したものである。図１１（ａ）、図
１１（ｂ）及び図１１（ｃ）は、それぞれＦｅ、Ｃｕ、
及びＮｉの濃度プロファイルを示している。
【００７０】ＳＩＭＯＸ基板（ウエハ）では、イオン注
入時の金属汚染が避けられず、通常、表層の金属不純物
濃度が高いが、実施例の基板では、表層濃度が低減し、
深さ１μｍ付近に形成されたゲッタリング層の濃度が比
較例の基板より高くなっており、ゲッタリング能力の向
上が認められた。
入時の金属汚染が避けられず、通常、表層の金属不純物
濃度が高いが、実施例の基板では、表層濃度が低減し、
深さ１μｍ付近に形成されたゲッタリング層の濃度が比
較例の基板より高くなっており、ゲッタリング能力の向
上が認められた。
【００７１】ＳＩＭＯＸ基板よりは汚染量は少ないが、
貼り合わせタイプのＳＯＩ基板でも高濃度の金属汚染が
見られる。この場合も、実施例の基板では、表層汚染濃
度の低減と、ゲッタリング層付近での金属不純物の濃度
の増加（すなわち、ゲッタリング層が有効に働いてい
る）が認められた。
貼り合わせタイプのＳＯＩ基板でも高濃度の金属汚染が
見られる。この場合も、実施例の基板では、表層汚染濃
度の低減と、ゲッタリング層付近での金属不純物の濃度
の増加（すなわち、ゲッタリング層が有効に働いてい
る）が認められた。
【００７２】図１２〜図１４は、表層の不純物濃度とバ
ルク中の不純物の平均濃度との比率から求めた、ゲッタ
リング効率を示したものである。ゲッタリング効率は、 ゲッタリング効率＝［１−（表層不純物濃度／平均濃
度）］×１００（％） で定義される。表層不純物濃度が高ければ、ゲッタリン
グ効率は負の値になり、不純物が表層に偏析しているこ
とになる。
ルク中の不純物の平均濃度との比率から求めた、ゲッタ
リング効率を示したものである。ゲッタリング効率は、 ゲッタリング効率＝［１−（表層不純物濃度／平均濃
度）］×１００（％） で定義される。表層不純物濃度が高ければ、ゲッタリン
グ効率は負の値になり、不純物が表層に偏析しているこ
とになる。
【００７３】図１２は、ＳＯＩ基板以外の基板につい
て、強制汚染を施し、さらに１０００℃で１時間、窒素
雰囲気下において拡散熱処理を施した後のゲッタリング
効率を示したものである。実施例Ａは実施形態２で示し
た方法によって得られた単結晶基板、実施例Ｂは実施形
態２で示した方法によって得られたエピタキシャル基
板、実施例Ｃは実施形態３で示した方法によって得られ
た単結晶基板、実施例Ｄは実施形態３で示した方法によ
って得られたエピタキシャル基板である。比較例として
は、通常の従来方法によって得られたエピタキシャル基
板を用いた。この図からわかるように、比較例に比べて
実施例では表層の不純物を大幅に低減することができ
る。
て、強制汚染を施し、さらに１０００℃で１時間、窒素
雰囲気下において拡散熱処理を施した後のゲッタリング
効率を示したものである。実施例Ａは実施形態２で示し
た方法によって得られた単結晶基板、実施例Ｂは実施形
態２で示した方法によって得られたエピタキシャル基
板、実施例Ｃは実施形態３で示した方法によって得られ
た単結晶基板、実施例Ｄは実施形態３で示した方法によ
って得られたエピタキシャル基板である。比較例として
は、通常の従来方法によって得られたエピタキシャル基
板を用いた。この図からわかるように、比較例に比べて
実施例では表層の不純物を大幅に低減することができ
る。
【００７４】図１３及び図１４は、ＳＯＩ基板につい
て、表層とバルク中の金属不純物濃度からゲッタリング
効率を求めたものである。
て、表層とバルク中の金属不純物濃度からゲッタリング
効率を求めたものである。
【００７５】図１３は、ＳＩＭＯＸタイプのＳＯＩ基板
について示したものである。実施例Ａは実施形態２で示
した方法によって得られたＳＩＭＯＸ基板、実施例Ｂは
実施形態３で示した方法によって得られたＳＩＭＯＸ基
板であり、比較例としては通常の従来方法によって得ら
れたＳＩＭＯＸ基板を用いた。
について示したものである。実施例Ａは実施形態２で示
した方法によって得られたＳＩＭＯＸ基板、実施例Ｂは
実施形態３で示した方法によって得られたＳＩＭＯＸ基
板であり、比較例としては通常の従来方法によって得ら
れたＳＩＭＯＸ基板を用いた。
【００７６】図１４は、貼り合わせタイプのＳＯＩ基板
について示したものである。実施例Ａは実施形態２で示
した方法によって得られた貼り合わせ基板、実施例Ｂは
実施形態３で示した方法によって得られた貼り合わせ基
板であり、比較例としては通常の従来方法によって得ら
れた貼り合わせ基板を用いた。
について示したものである。実施例Ａは実施形態２で示
した方法によって得られた貼り合わせ基板、実施例Ｂは
実施形態３で示した方法によって得られた貼り合わせ基
板であり、比較例としては通常の従来方法によって得ら
れた貼り合わせ基板を用いた。
【００７７】ＳＯＩ基板では、もともと表層に不純物が
残留する傾向が強いため、表層の不純物を完全に取り去
ることまでは困難であるが、比較例と比べて表層への偏
析の度合いが減っている。
残留する傾向が強いため、表層の不純物を完全に取り去
ることまでは困難であるが、比較例と比べて表層への偏
析の度合いが減っている。
【００７８】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
【００７９】
【発明の効果】本発明によれば、空洞を１０8 個／ｃｍ
3 以上の密度で含む領域を基板内に設けることにより、
ゲッタリング能力を向上させることが可能となる。
3 以上の密度で含む領域を基板内に設けることにより、
ゲッタリング能力を向上させることが可能となる。
【図１】バルク中のＣＯＰ密度と汚染金属の表層残留率
との関係を示した図。
との関係を示した図。
【図２】本発明におけるゲッタリング機構の概略につい
て示した図。
て示した図。
【図３】本発明の第２の実施形態における空洞の形成工
程の一例を示した図。
程の一例を示した図。
【図４】本発明の第２の実施形態における空洞を用いた
ＳＯＩ基板の作製方法の一例を示した図。
ＳＯＩ基板の作製方法の一例を示した図。
【図５】本発明の第２の実施形態における空洞を用いた
エピタキシャル基板の作製方法の一例を示した図。
エピタキシャル基板の作製方法の一例を示した図。
【図６】本発明の第３の実施形態に係り、空洞を有する
シリコン基板を形成する原理を示した図。
シリコン基板を形成する原理を示した図。
【図７】本発明の第３の実施形態に係り、基板表面から
の深さとＣＯＰ密度との関係を示した図。
の深さとＣＯＰ密度との関係を示した図。
【図８】本発明の第３の実施形態に係り、基板表面から
の深さと酸素濃度との関係を示した図。
の深さと酸素濃度との関係を示した図。
【図９】本発明の第３の実施形態に係り、基板表面から
の深さと酸素濃度との関係を模式的に示した図。
の深さと酸素濃度との関係を模式的に示した図。
【図１０】本発明の実施形態に係るＳＩＭＯＸタイプの
ＳＯＩ基板の不純物濃度プロファイルを、比較例と対比
して示した図。
ＳＯＩ基板の不純物濃度プロファイルを、比較例と対比
して示した図。
【図１１】本発明の実施形態に係る貼り合わせタイプの
ＳＯＩ基板の不純物濃度プロファイルを、比較例と対比
して示した図。
ＳＯＩ基板の不純物濃度プロファイルを、比較例と対比
して示した図。
【図１２】本発明の実施形態に係るＳＯＩ基板以外の基
板のゲッタリング効率を、比較例と対比して示した図。
板のゲッタリング効率を、比較例と対比して示した図。
【図１３】本発明の実施形態に係るＳＩＭＯＸタイプの
ＳＯＩ基板のゲッタリング効率を、比較例と対比して示
した図。
ＳＯＩ基板のゲッタリング効率を、比較例と対比して示
した図。
【図１４】本発明の実施形態に係る貼り合わせタイプの
ＳＯＩ基板のゲッタリング効率を、比較例と対比して示
した図。
ＳＯＩ基板のゲッタリング効率を、比較例と対比して示
した図。
１１…空洞 １２…汚染金属 １３…シリサイド ２１…シリコン基板 ２１ａ、２５ａ…シリコン層 ２２…トレンチ ２３…空洞 ２４、２６…酸化膜 ２５…シリコン基板 ２７…エピタキシャル層 ３１…表層無欠陥領域 ３２…内壁酸化膜の消失したＣＯＰの領域 ３３…内壁酸化膜の残ったＣＯＰの領域
Claims (6)
- 【請求項１】ゲッタリングサイトとして機能する空洞が
１０8 個／ｃｍ3 以上の密度で含まれる領域を基板内に
有することを特徴とする半導体基板。 - 【請求項２】前記空洞の大きさは、該空洞の体積と同じ
体積を有する球の直径に換算して１０ｎｍ以上で０．５
μｍ以下となるような大きさであることを特徴とする請
求項１に記載の半導体基板。 - 【請求項３】前記半導体基板は単結晶半導体基板であ
り、前記空洞が１０8 個／ｃｍ3 以上の密度で含まれる
領域は、該単結晶半導体基板のデバイス作製面と逆側の
裏面近傍の領域に設けられていることを特徴とする請求
項１又は２に記載の半導体基板。 - 【請求項４】前記半導体基板は、半導体ベース基板上に
絶縁膜を介して半導体層が形成されたＳＯＩ基板であ
り、前記空洞が１０8 個／ｃｍ3 以上の密度で含まれる
領域は、前記半導体ベース基板の前記絶縁膜近傍の領域
に設けられていることを特徴とする請求項１又は２に記
載の半導体基板。 - 【請求項５】前記半導体基板は半導体ベース基板上にエ
ピタキシャル層が形成されたエピタキシャル基板であ
り、前記空洞が１０8 個／ｃｍ3 以上の密度で含まれる
領域は、前記半導体ベース基板の前記エピタキシャル層
近傍の領域に設けられていることを特徴とする請求項１
又は２に記載の半導体基板。 - 【請求項６】１０8 個／ｃｍ3 以上の空洞状の欠陥を有
するＣＺ単結晶から得られた第１の半導体基板に対して
非酸化性雰囲気下で熱処理を施すことにより、前記空洞
状の欠陥の内壁に形成されていた酸化膜を消失させて、
ゲッタリングサイトとして機能する空洞が１０8 個／ｃ
ｍ3 以上の密度で含まれる領域を基板内に有する第２の
半導体基板を作製することを特徴とする半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293934A JP2002110684A (ja) | 2000-09-27 | 2000-09-27 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293934A JP2002110684A (ja) | 2000-09-27 | 2000-09-27 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110684A true JP2002110684A (ja) | 2002-04-12 |
Family
ID=18776639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293934A Pending JP2002110684A (ja) | 2000-09-27 | 2000-09-27 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110684A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003061012A1 (fr) * | 2002-01-09 | 2003-07-24 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquette soi et plaquette soi |
| JP2007067338A (ja) * | 2005-09-02 | 2007-03-15 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコン基板におけるインターナルゲッタリングの挙動を予測する方法および同挙動を予測するプログラムを記憶した記憶媒体 |
| JP2008028244A (ja) * | 2006-07-24 | 2008-02-07 | Sumco Corp | 貼合せｓｏｉウェーハの製造方法およびその方法により製造された貼合せｓｏｉウェーハ |
| WO2010140323A1 (ja) * | 2009-06-03 | 2010-12-09 | コバレントマテリアル株式会社 | シリコンウェーハ及びシリコンウェーハの熱処理方法 |
| JP2010283076A (ja) * | 2009-06-03 | 2010-12-16 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| JP2011035129A (ja) * | 2009-07-31 | 2011-02-17 | Covalent Materials Corp | シリコンウェーハ |
-
2000
- 2000-09-27 JP JP2000293934A patent/JP2002110684A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003061012A1 (fr) * | 2002-01-09 | 2003-07-24 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquette soi et plaquette soi |
| US7186628B2 (en) | 2002-01-09 | 2007-03-06 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer |
| JP2007067338A (ja) * | 2005-09-02 | 2007-03-15 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコン基板におけるインターナルゲッタリングの挙動を予測する方法および同挙動を予測するプログラムを記憶した記憶媒体 |
| WO2007029385A1 (ja) * | 2005-09-02 | 2007-03-15 | Komatsu Denshi Kinzoku Kabushiki Kaisha | シリコン基板におけるインターナルゲッタリングの挙動を予測する方法および同挙動を予測するプログラムを記憶した記憶媒体 |
| US7920999B2 (en) | 2005-09-02 | 2011-04-05 | Sumco Techxiv Corporation | Method of predicting internal gettering behavior in silicon substrates and storage medium storing program for predicting internal gettering behavior |
| JP2008028244A (ja) * | 2006-07-24 | 2008-02-07 | Sumco Corp | 貼合せｓｏｉウェーハの製造方法およびその方法により製造された貼合せｓｏｉウェーハ |
| JP2010283076A (ja) * | 2009-06-03 | 2010-12-16 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| WO2010140323A1 (ja) * | 2009-06-03 | 2010-12-09 | コバレントマテリアル株式会社 | シリコンウェーハ及びシリコンウェーハの熱処理方法 |
| CN102460658A (zh) * | 2009-06-03 | 2012-05-16 | 科发伦材料株式会社 | 硅晶片及硅晶片的热处理方法 |
| KR101381537B1 (ko) | 2009-06-03 | 2014-04-04 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법 |
| US8999864B2 (en) | 2009-06-03 | 2015-04-07 | Global Wafers Japan Co., Ltd. | Silicon wafer and method for heat-treating silicon wafer |
| CN102460658B (zh) * | 2009-06-03 | 2016-02-10 | 环球晶圆日本股份有限公司 | 硅晶片及硅晶片的热处理方法 |
| JP2011035129A (ja) * | 2009-07-31 | 2011-02-17 | Covalent Materials Corp | シリコンウェーハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103498196B (zh) | 硅晶片的制造方法 | |
| EP1768185A1 (en) | Process for producing simox substrate and simox substrate produced by the process | |
| JP2007318160A (ja) | シリコンウェーハ | |
| JP6115651B2 (ja) | シリコンウェーハの製造方法 | |
| EP2199435A1 (en) | Annealed wafer and method for producing annealed wafer | |
| JP2006261632A (ja) | シリコンウェーハの熱処理方法 | |
| TW201107544A (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| TWI628317B (zh) | 柴氏拉晶法生長單晶矽的方法 | |
| JP2002110684A (ja) | 半導体基板及びその製造方法 | |
| US6291311B2 (en) | Semiconductor device and method for producing same | |
| US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| EP1087042A1 (en) | Silicon wafer | |
| JP2013048137A (ja) | シリコンウェーハの製造方法 | |
| JP4706199B2 (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| WO2021002363A1 (ja) | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 | |
| JPWO2002097892A1 (ja) | Ｓｏｉ基板 | |
| JPH06252154A (ja) | シリコンウェーハ | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JP2012049397A (ja) | シリコンウェーハの製造方法 | |
| JP2021008386A (ja) | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 | |
| JP2002343800A (ja) | シリコン半導体装置及びその製造方法 | |
| TWI855103B (zh) | 摻雜碳之矽單晶晶圓及其製造方法 | |
| JP2002076005A (ja) | シリコン単結晶ウエハ | |
| JP2010040638A (ja) | Ｓｏｉ基板の製造方法 |