KR100758053B1 - 반도체 재료로 제조된 웨이퍼용 고속 어닐링 방법 - Google Patents

반도체 재료로 제조된 웨이퍼용 고속 어닐링 방법 Download PDF

Info

Publication number
KR100758053B1
KR100758053B1 KR1020057005735A KR20057005735A KR100758053B1 KR 100758053 B1 KR100758053 B1 KR 100758053B1 KR 1020057005735 A KR1020057005735 A KR 1020057005735A KR 20057005735 A KR20057005735 A KR 20057005735A KR 100758053 B1 KR100758053 B1 KR 100758053B1
Authority
KR
South Korea
Prior art keywords
temperature
ramp
wafer
low
rta
Prior art date
Application number
KR1020057005735A
Other languages
English (en)
Other versions
KR20050048669A (ko
Inventor
에릭 네이레
크리스토프 말레빌레
뤼도빅 에스카르노
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20050048669A publication Critical patent/KR20050048669A/ko
Application granted granted Critical
Publication of KR100758053B1 publication Critical patent/KR100758053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 반도체 재료 중 선택된 재료의 웨이퍼에 대한 표면 처리 방법에 관한 것으로, 이 웨이퍼는 전달 기술에 의해 수득된 것이며, 이 방법은 고속 어닐링 단계로서, a) 열처리를 초기화하기 위한 제1 온도 상승 경사부, b) 온도를 안정화하기 위한 제1 안정화 정지 상태, c) 제2 온도 상승 경사부를 포함하며, 상기 제2 경사부 동안 온도 상승의 평균 곡선은 로우로 알려진 제1 온도 범위내의 제1 값을 가지고, 다음으로 하이로 알려진 범위내로 상승한다.

Description

반도체 재료로 제조된 웨이퍼용 고속 어닐링 방법{RAPID ANNEALING PROCESS FOR WAFERS IN SEMICONDUCTOR MATERIAL}
본 발명은 마이크로 전자 공학, 광학 및 광전자 공학 응용 분야에서 이용되는 재료의 웨이퍼의 표면 처리에 관한 것이다.
구체적으로, 본 발명과 관련된 웨이퍼는 반도체 재료로 제조된다.
그러므로 본 명세서에 기재된 특정 예는 SOI(Silicon On Insulator)형 웨이퍼에 관한 것이다.
보다 상세하게는 본 발명은 반도체 재료 중에서 선택된 재료로 제조된 웨이퍼에 대한 표면 처리 방법에 관한 것이며, 이 웨이퍼는 전달 기술을 통해 수득되며, 이 방법은 고속 어닐링 단계를 포함하며, 이 어닐링 단계는
Figure 112005017415715-pct00001
가열을 초기화하기 위한 제1 온도 상승 경사부(ramp)
Figure 112005017415715-pct00002
온도를 안정화하기 위한 제1 안정화 정지 상태(halt)
Figure 112005017415715-pct00003
제2 온도 상승 경사부
를 연속적으로 포함한다.
본 발명에 관련된 반도체 재료의 웨이퍼는 전달 기술을 통해 수득되는 웨이퍼로서, 이는 웨이퍼의 일 층(웨이퍼의 전체 또는 일부에 해당함)이 소스 기판으로부터 지지체로 전달되는 것을 의미한다.
"고속 어닐링"은 웨이퍼를 매우 고온(약 1100℃ 또는 그 이상)으로 매우 짧은 시간(수십 초) 처리하는 어닐링을 의미한다.
이러한 유형의 어닐링은 통상 RTA(Rapid Thermal Annealing)로 칭한다.
이는 웨이퍼의 표면을 평활하게 한다.
당해 분야에서 실시되는 RTA의 시간 t에 따른 온도 T의 전개가 도 1에 개략적으로 도시된다.
이 도면은 RTA가 온도 상승 경사부를 포함하여, 웨이퍼가 실온(RT)에서 고온의 어닐링 종료(end-of-annealing) 온도(T2)까지 매우 짧은 시간 RTA 처리를 거치도록 함을 도시한다.
예를 들면, RT는 약 20℃ 내지 500℃ 사이의 범위이고, T2는 약1200℃이다.
이 도면은 RTA가 실제로 2개의 직선형 경사부를 포함하는 것을 도시한다.
Figure 112005017415715-pct00004
웨이퍼를 약 750℃의 온도(T1)로부터 상승하는 제1 경사부와, 다음으로 이 온도로 약 10초의 정지 상태. 이 제1 경사부 및 그 다음의 정지 상태는
Figure 112005017415715-pct00005
가열이 초기화되도록 하고,
Figure 112005017415715-pct00006
RTA 처리된 웨이퍼의 온도 추적이 시작되도록 하고(이 추적 단계는 웨이퍼의 온도를 결정하는 고온계(pyrometer)에 의해 보장되지만, 웨이퍼는 그 재료에 의존하는 특정 온도에서 고온계에 의해 "판독 가능"하게 될 뿐임 - 실리콘 웨이퍼의 경우 이 온도는 약 400℃),
Figure 112005017415715-pct00007
온도가 안정화되도록 한다(이는 보다 특정하게는 정지 상태의 역할임).
Figure 112005017415715-pct00008
초 당 약 50℃의 기울기를 갖는 제2 경사부, 다음으로 약 30초 동안의 정지 상태. 이러한 제2 경사부는 RTA의 중요한 액티브 위상을 구성한다.
종래의 RTA에서는 웨이퍼, 특히 실리콘으로 제조된 웨이퍼(예를 들면, SOI)의 경우에 단점들이 나타난다.
슬립 라인(slip line)으로 알려져 있는 이러한 단점들은 RTA 동안 웨이퍼가 겪게 되는 중요한 열적 제약 때문에 생긴다.
이러한 열적 제약은 특히 매우 고온인 마지막 정지 상태 뿐만 아니라 매우 급격한 온도 상승 경사부에 기인한다.
따라서, 종래의 RTA를 거치게 되는 웨이퍼에는 웨이퍼에 인가되는 열 공급 계획(thermal budget)에 따라 다소간의 슬립 라인이 관측된다.
이러한 슬립 라인은 웨이퍼 전체 표면에 걸쳐 나타나는 경향이고, 어닐링 오븐 내부의 웨이퍼를 지지하는 소자들에 대해 현저하다. 분명하게도, 그러한 슬립 라인은 불편한 구성 요소이다.
본 발명의 목적은 이러한 불편점을 감소하는 것이다.
이러한 목적을 이루기 위해서, 본 발명은 반도체 재료 중에서 선택되는 재료로 제조된 웨이퍼에 대한 표면 처리 방법을 제안하는데, 웨이퍼는 전달 기술을 통해 수득되고, 방법은 고속 어닐링 단계를 포함하며, 이 고속 어닐링 단계는
Figure 112005017415715-pct00009
가열을 초기화하기 위한 제1 온도 상승 경사부
Figure 112005017415715-pct00010
온도를 안정화시키기 위한 제1 안정화 정지 상태
Figure 112005017415715-pct00011
제2 온도 상승 경사부
를 포함하고, 제2 경사부 동안, 평균 온도 상승 곡선은 로우로 알려진 제1 온도 범위내의 제1 값을 가지고, 다음으로 하이로 알려진 온도 범위내에서 증가한다.
여기서, 본 발명에 따른 방법의 바람직하나 제한적이지 않은 특징이 있다.
Figure 112005017415715-pct00012
웨이퍼는 실리콘으로 제조된 웨이퍼이다.
Figure 112005017415715-pct00013
웨이퍼는 SOI 웨이퍼이다.
Figure 112005017415715-pct00014
제1 정지 상태는 약 750℃의 온도에서 발생한다.
Figure 112005017415715-pct00015
저온의 범위는 약 800℃에서 약 1100℃ 이다.
Figure 112005017415715-pct00016
고온의 범위내에서, 온도는 연속적으로 증가한다.
Figure 112005017415715-pct00017
저온의 범위내에서, 온도는 간헐적인 정지 상태를 가지면서 증가한다.
Figure 112005017415715-pct00018
고속 어닐링 단계는 약 1150 내지 1250℃의 온도에서 정지 상태로 종료한다.
Figure 112005017415715-pct00019
제2 경사부는 초당 약 25 내지 50℃의 기울기로 종료한다.
본 발명의 다른 특징, 목표 및 이점은 첨부된 도면(도 1은 종래 기술을 참조로 이미 설명됨)을 참조로 한 아래의 본 발명의 상세한 설명으로부터 더욱 분명해질 것이다.
Figure 112005017415715-pct00020
도 1은 당해 기술 분야에서 실시되는 RTA의 시간 t에 따른 온도 T의 전개를 개략적으로 도시하는 그래프.
Figure 112005017415715-pct00021
도 2a 및 2b는 본 발명에 따른 연속적 방식으로 각각이 수행되는 2개의 RTA 단계 동안의 온도의 전개를 도시하는 그래프.
Figure 112005017415715-pct00022
도 3은 슬립 라인의 수에 대한 특정 온도 범위내에서 RTA 동안 경과된 시간 간격의 길이의 영향을 도시하는 그래프.
이제 도 2a 및 2b를 참조로, 종래 기술에 따라 수행되는 것(도 2a)과 본 발명에 따른 수행되는 것(도 2b)의 2개의 각 RTA 단계에 대한 2개의 온도 상승 동안의 온도의 전개를 도시한다.
도면은 취화(脆化) 영역(embrittlement zone)을 따라 분리되는 전달 공정(SMARTCUT®형 공정)으로부터 제기되는 SOI 웨이퍼의 RTA 어닐링을 참조로 설명된다.
그러나, 본 발명은 어떤 유형의 전달 공정(예를 들면, ELTRAN® 등)을 통해서 얻어진 웨이퍼에도 적용될 수 있으며, 필수적으로 SOI형 구조를 가지는 것은 아니다.
그러므로, 본 발명은 실리콘 웨이퍼 또는 다른 반도체 재료로 제조된 웨이퍼에 적용된다.
도 2a 및 2b의 온도 상승은 전술한 것처럼 2개의 RTA 단계에 대응하며, 이 중 하나(도 2b)는 본 발명에 따라 수행된다.
이들 2개의 온도는 동일한 방식으로 급격히 상승을 시작하는데, 제1 경사부상태(R1)는 온도를 약 750℃까지 이르도록 한다.
제1 상수 온도 정지 상태(약 750℃의 값에서)가 이 제1 경사부 다음에 온다.
두개의 어닐링 단계의 차이는 제1 정지 상태 다음에 오는 제2 온도 상승 경사부에 있다.
실제로, 도 2a의 경사부는 이미 공지된 바에 따르면 실질적으로 직선형이다. 따라서, 제2 경사부는 초당 약 50℃의 상수 기울기를 갖는다.
이러한 종래의 어닐링은 1 내지 30초의 정지 상태로 종료되며, 이 동안 온도는 약 1200 내지 1230℃의 상수값에서 유지된다.
도 2b의 제2 경사부(R2)는 직선형이 아니다.
반대로, 이 제2 경사부는 일반적으로 오목한 형태를 가지며, 이는 일반적으로 이 경사부의 시작(약 750℃)에서의 포인트(P1)에서 만나서 이 경사부의 끝(약 1150-1250℃)에서의 포인트(P2)까지 연결된 직선(점선으로 표시됨) 아래로 연장된다.
보다 상세하게는, 제2 경사부 동안, 온도 상승의 평균 기울기는 로우로 알려진 제1 온도 범위를 갖는 제1 값을 가지며, 다음으로 하이로 알려진 온도 범위까지 증가한다.
다르게 말하면, 이 제2 경사부의 온도 상승 동안, 주어진 온도 상승에 대해, 경사부의 후반 부분(제2 범위) 동안 보다 더 많은 시간이 우선 소비된다(제1 범위).
더욱이, 본 발명의 경우, 이 제2 경사부(R2)는 동일한 온도 차이에 대해 제2 종래 경사부의 온도 상승의 기간 보다 더 큰 온도 상승 기간(
Figure 112005017415715-pct00023
t2)과 연관된다.
이 기간은 포인트(P1)(본 발명에 따른 제2 경사부(R2)의 시작 부분)와 P2(본 발명에 따른 제2 경사부(R2)의 끝 부분) 사이의 시간 차이에 대응한다.
비교를 목적으로, 당해 분야에서 실시되는 것과 같은 제2 종래 경사부(R02)가 본 도면에 또한 도시되어 있다. 이 제2 종래 경사부(R02)는 동일 포인트(P1)에서 시작하나 P2와는 떨어져 있고 시간상 선행하는 P02에서 종료한다.
그러므로, 제2 종래 경사부와 비교할 때, 본 발명에 따른 제2 경사부(R2)는 직선형이 아닐 뿐만 아니라 2개의 연속 범위 사이에서 증가하는 평균 기울기를 가지나, 또한 전반적으로 느린 온도 상승에 대응한다.
보다 상세하게는, 도 2b에서 나타나는 예에서, 제2 경사부는 점진적이고 연속적으로 증가하는 기울기를 가지며, 이 기울기는 아래의 값을 연속적으로 갖는다: 초 당 10-15-25-50℃.
그러므로 도 2b의 제2 경사부는 초당 약 50℃의 최대 기울기로 종료하며, 이는 당해 기술 분야에 따른 RTA 단계의 제2 경사부에 대응한다.
이 경사부의 주 특징은, 약 750℃에서 시작하여 약 1150-1250℃에서 종료하는 이 제2 경사부의 로우 온도 범위에서 웨이퍼에 의해 경과된 시간이 증가되도록 하는 것이다.
문제가 되는 범위는 본 예에서 약 800℃와 약 1100℃ 사이에 존재하는 온도에 대응하는 것으로 인식될 수 있다.
본 발명에 따르면, 제2 경사부의 로우 온도 범위에서 RTA를 거치는 웨이퍼에 의해 경과되는 시간은 증가된다.
로우로 알려진 이 범위에서 실질적으로 소비되는 시간이 종래의 RTA와 비교할 때 증가된다는 측면에서 이 증가는 "절대적"이다.
이 증가는 일반적으로 제2 경사부와 관련이 되는 것으로 간주될 수 있다: 본 발명에 따르면, 이 제2 경사부 동안, 소위 하이 범위("로우" 범위의 온도 보다 더 큰 제2 경사부의 온도에 대응함)에서 경과된 시간에 대한 소위 로우 범위에서 경과된 시간의 비율은 당해 기술 분야에서 실시되는 것과 비교할 때 증가한다.
다시 말하면, 본 발명에 따르면, 제2 경사부의 전체 기간과 비교할 때 제2 경사부의 "낮은" 온도 범위에서는 종래 기술의 선형 경사부를 갖는 어닐링 단계보다 더 많은 시간이 소비된다.
실제로, 제2 경사부 동안, 온도 상승의 평균 기울기는 로우로 알려진 제1 온도 범위내의 제1 값을 가지며, 하이로 알려진 온도 범위에서 증가한다.
"로우" 및 "하이" 온도 범위는 웨이퍼의 재료에 따라 명확하게 정해진다.
더욱이, 상술한 저온 범위와 고온 범위에서 경과된 시간의 비율에 관한 조건이 고려되는 경우에는 본 발명은 다른 "제2 경사부"로 구현되는 것이 가능하다.
예를 들면 이 저온 범위내에서 중간 상수 온도 정지 상태(본 예에서는 800℃와 1100℃ 사이의 온도에서의 정지 상태)를 지정하는 것이 가능하다.
일반적으로, 이 조건이 고려되는 한 제2 경사부는 어떠한 유형이라도 가능하다.
이러한 방식으로 진행될 때 어닐링 이후의 웨이퍼 상의 슬립 라인의 수는 실질적으로 감소된다.
본 출원인은 오븐 내의 웨이퍼의 지지체상에 나타나는 슬립 라인이 상당히 감소되었음을 관측하였다(이 지지체가 분리된 지지 포인트를 가지거나 또는 웨이퍼를 중심으로 연속적인 원형 링 형태이거나 상관없이).
이 효과는 RTA의 종료시에 관측되는 슬립 라인이 "로우"온도 값에 대응하는 웨이퍼의 RTA의 일부 동안 발생되는 결점에 기인한다는 사실에 의해 설명된다.
이 효과는 도 3에 도시되는데, 4개의 각 웨이퍼 상에서 수행되는 RTA의 4개의 조건에 대해 어닐링 이후에 웨이퍼 상에서 생성된 슬립 라인의 수를 표시한다.
4개의 어닐링 단계는 횡좌표에 분포된 일련의 포인트에 대응한다 - 각각의 횡좌표는 어닐링에 대응한다.
이 그래프 아래는 데이터의 라인들이다.
"시간" 데이터 제1 라인은 각각의 어닐링에 대해 제2 경사부의 "로우" 온도의 범위에서 경과된 시간을 표시한다 - 4개의 어닐링 단계는 도 2b의 경우와 유사한 제1 경사부(R1)를 동일하게 갖는다.
"평균" 데이터 제2 라인은 어닐링 이후의 웨이퍼의 집단에서 관측되는 슬립 라인의 수에 대응한다.
"카운트" 데이터 제3 라인은 슬립 라인이 카운트된 웨이퍼의 수를 표시한다(이 수는 두 경우에서 1로 제한됨).
"시간"이 증가하면, 슬립 라인의 수는 감소함이 관측된다.
그 결과는 이하와 같다.
도 3의 예에서, "저온"의 범위는 800℃와 1100℃ 사이에 이른다.
저온 범위에서 경과된 시간(초 단위) 관측된 슬립 라인의 평균 수
7 46.5
14.5 30
19 14
26 6.5
높은 비율(저온 범위에서 경과하는 시간/고온 범위에서 경과하는 시간)에 대응하는 RTA의 제2 점진 경사부의 인가는 그러므로 슬립 라인의 수를 감소하는데 유익하다.

Claims (9)

  1. 반도체 재료 중에서 선택된 재료로 제조된 웨이퍼용 표면 처리 방법에 있어서, 상기 웨이퍼는 전달 기술(transfer technique)을 통해 수득되며, 상기 방법은 고속 어닐링 단계를 포함하고, 상기 어닐링 단계는
    Figure 112006037086644-pct00024
    가열을 개시하기 위한 제1 온도 상승 경사부(ramp)
    Figure 112006037086644-pct00025
    상기 온도를 안정화하기 위한 제1 안정화 정지 상태(halt)
    Figure 112006037086644-pct00026
    제2 온도 상승 경사부
    를 연속적으로 포함하며,
    상기 제2 경사부 동안, 온도 상승의 평균 기울기는 로우로 알려진 제1 온도 범위에서 제1 값을 가지며, 그 다음, 하이로 알려진 온도 범위내에서 증가하는 것을 특징으로 하는 표면 처리 방법.
  2. 제1항에 있어서, 상기 웨이퍼는 실리콘으로 제조된 웨이퍼인 것을 특징으로 하는 표면 처리 방법.
  3. 제2항에 있어서, 상기 웨이퍼는 SOI 웨이퍼인 것을 특징으로 하는 표면 처리 방법.
  4. 제2항 또는 제3항에 있어서, 상기 제1 안정화 정지 상태는 약 750℃의 온도에서 발생하는 것을 특징으로 하는 표면 처리 방법.
  5. 제2항 또는 제3항에 있어서, 상기 로우 온도 범위는 약 800℃ 내지 약 1100℃인 것을 특징으로 하는 표면 처리 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 로우 온도 범위내에서, 상기 온도는 연속적인 방식으로 증가하는 것을 특징으로 하는 표면 처리 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 로우 온도 범위내에서, 상기 온도는 중간에 정지 상태를 가지면서 증가하는 것을 특징으로 하는 표면 처리 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고속 어닐링 단계는 약 1150℃ 내지 1250℃의 온도에서 정지 상태로 종료하는 것을 특징으로 하는 표면 처리 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 경사부는 초당 약 25℃ 내지 50℃의 기울기로 종료하는 것을 특징으로 하는 표면 처리 방법.
KR1020057005735A 2002-10-01 2003-09-26 반도체 재료로 제조된 웨이퍼용 고속 어닐링 방법 KR100758053B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0212120A FR2845202B1 (fr) 2002-10-01 2002-10-01 Procede de recuit rapide de tranches de materiau semiconducteur.
FR0212120 2002-10-01
PCT/IB2003/004590 WO2004032227A1 (en) 2002-10-01 2003-09-26 Rapid annealing process for wafers in semiconductor material

Publications (2)

Publication Number Publication Date
KR20050048669A KR20050048669A (ko) 2005-05-24
KR100758053B1 true KR100758053B1 (ko) 2007-09-11

Family

ID=31985363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005735A KR100758053B1 (ko) 2002-10-01 2003-09-26 반도체 재료로 제조된 웨이퍼용 고속 어닐링 방법

Country Status (9)

Country Link
US (1) US7138344B2 (ko)
EP (1) EP1552553A1 (ko)
JP (1) JP2006501669A (ko)
KR (1) KR100758053B1 (ko)
CN (1) CN100336196C (ko)
AU (1) AU2003267793A1 (ko)
FR (1) FR2845202B1 (ko)
TW (1) TWI278936B (ko)
WO (1) WO2004032227A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
KR100818842B1 (ko) * 2006-12-27 2008-04-01 주식회사 실트론 웨이퍼의 열처리시 슬립을 방지할 수 있는 웨이퍼 지지 핀및 웨이퍼의 열처리 방법
FR2938119B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0119374A1 (fr) * 1983-03-18 1984-09-26 ATELIERS DE CONSTRUCTIONS ELECTRIQUES DE CHARLEROI (ACEC) Société Anonyme Procédé pour le contrôle de la marche d'une machine électrique et dispositif appliquant ce procédé
KR20010013500A (ko) * 1998-04-07 2001-02-26 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체기판의 열처리방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359693A (en) * 1991-07-15 1994-10-25 Ast Elektronik Gmbh Method and apparatus for a rapid thermal processing of delicate components
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3287524B2 (ja) * 1995-03-13 2002-06-04 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
JPH1012626A (ja) * 1996-06-26 1998-01-16 Sony Corp 半導体装置の製造方法
JP3450163B2 (ja) 1997-09-12 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP3478141B2 (ja) * 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0119374A1 (fr) * 1983-03-18 1984-09-26 ATELIERS DE CONSTRUCTIONS ELECTRIQUES DE CHARLEROI (ACEC) Société Anonyme Procédé pour le contrôle de la marche d'une machine électrique et dispositif appliquant ce procédé
KR20010013500A (ko) * 1998-04-07 2001-02-26 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체기판의 열처리방법

Also Published As

Publication number Publication date
EP1552553A1 (en) 2005-07-13
US7138344B2 (en) 2006-11-21
WO2004032227A1 (en) 2004-04-15
US20040106303A1 (en) 2004-06-03
CN1685497A (zh) 2005-10-19
KR20050048669A (ko) 2005-05-24
FR2845202A1 (fr) 2004-04-02
TWI278936B (en) 2007-04-11
CN100336196C (zh) 2007-09-05
FR2845202B1 (fr) 2004-11-05
JP2006501669A (ja) 2006-01-12
AU2003267793A1 (en) 2004-04-23
TW200416894A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
KR100784581B1 (ko) 표면 거칠기 감소 방법
US7585771B2 (en) Method of manufacturing semiconductor device
US6207591B1 (en) Method and equipment for manufacturing semiconductor device
CN101479840B (zh) 晶片平台
KR20130107189A (ko) 테이퍼 영역을 갖는 웨이퍼 홀더
KR100758053B1 (ko) 반도체 재료로 제조된 웨이퍼용 고속 어닐링 방법
JPH10107018A (ja) 半導体ウェーハの熱処理装置
JPS618931A (ja) 半導体装置の製造方法
US20100151696A1 (en) Manufacturing method for semiconductor device and heat treatment apparatus
JP2017147392A (ja) 半導体ウェーハの熱処理方法
KR101725777B1 (ko) 실리콘 단결정 웨이퍼의 열산화막 형성방법
KR100637978B1 (ko) 급속 열처리 방법
US7575986B2 (en) Gate interface relaxation anneal method for wafer processing with post-implant dynamic surface annealing
JP2009021368A (ja) ウエーハ熱処理用治具およびこれを備えた縦型熱処理用ボート
KR100309646B1 (ko) 반도체 기판 특성 개선방법
JPH11214323A (ja) 半導体装置の製造方法及び半導体製造装置
CN100437916C (zh) 半导体器件的制造方法
KR100328753B1 (ko) 오염원소들을게터링하기위한반도체장치제조방법
JPH1012546A (ja) 半導体ウェハの加熱処理方法
JP4949021B2 (ja) 改良された安定化アニール方法
KR100433053B1 (ko) 반도체 소자 제조방법
JP3207146B2 (ja) 半導体装置の製法
US7098148B2 (en) Method for heat treating a semiconductor wafer
KR100687410B1 (ko) 반도체 소자의 게이트 산화막 형성방법
TWI292607B (en) Process for producing a nitrided oxide layer on a silicon semiconductor substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee