JP2017147392A - 半導体ウェーハの熱処理方法 - Google Patents
半導体ウェーハの熱処理方法 Download PDFInfo
- Publication number
- JP2017147392A JP2017147392A JP2016029815A JP2016029815A JP2017147392A JP 2017147392 A JP2017147392 A JP 2017147392A JP 2016029815 A JP2016029815 A JP 2016029815A JP 2016029815 A JP2016029815 A JP 2016029815A JP 2017147392 A JP2017147392 A JP 2017147392A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- wafer
- semiconductor wafer
- temperature
- susceptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 137
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000007789 gas Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 177
- 239000010408 film Substances 0.000 description 25
- 230000000052 comparative effect Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005498 polishing Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる半導体ウェーハの熱処理方法を提供する。
【解決手段】枚葉式の熱処理炉内に、半導体ウェーハを載置可能なサセプタを配設し、該サセプタに載置された半導体ウェーハに熱処理を行う半導体ウェーハの熱処理方法であって、前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法。
【選択図】図１
【解決手段】枚葉式の熱処理炉内に、半導体ウェーハを載置可能なサセプタを配設し、該サセプタに載置された半導体ウェーハに熱処理を行う半導体ウェーハの熱処理方法であって、前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法。
【選択図】図１
Description
本発明は、半導体ウェーハの熱処理方法に関する。
例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜ＳＯＩウェーハの製造方法として、イオン注入したウェーハを接合後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオンや希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層又はイオン注入層とも言う）を形成させた後、該イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離してＳＯＩウェーハとする技術（特許文献１参照）である。必要に応じて、更に熱処理（結合熱処理）を加えて強固に結合したりもする。この段階では、劈開面（剥離面）がＳＯＩ層の表面となり、ＳＯＩ膜厚が薄くてかつ均一性も高いＳＯＩウェーハが比較的容易に得られている。
しかしながら、剥離後のＳＯＩウェーハ表面にはイオン注入によるダメージ層が存在し、また、表面粗さが通常のシリコンウェーハの鏡面に比べて大きなものとなっている。従って、イオン注入剥離法では、このようなダメージ層と表面粗さを除去することが必要になる。
従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨（取り代：１００ｎｍ程度、或いはそれ以上）が行われていた。ところが、ＳＯＩ層に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入と剥離によって達成されたＳＯＩ層の面内膜厚均一性（面内膜厚分布）が悪化してしまうという問題が生じる。具体的には、例えば直径３００ｍｍのシリコン単結晶ウェーハを用いて貼り合わせＳＯＩウェーハをイオン注入剥離法で作製する場合、剥離後のＳＯＩ層表面の平坦化・ダメージ除去をタッチポリッシュのみで行うと、剥離直後のＳＯＩ層の面内膜厚均一性が±１ｎｍであったとしても、タッチポリッシュ後には±６ｎｍ以上に悪化してしまうことが避けられない。
このような問題点を解決する方法として、上記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。例えば、特許文献２では、ボンドウェーハを剥離した後の貼り合わせウェーハに、不活性ガス、水素ガス、或いはこれらの混合ガス雰囲気下で熱処理を施し、その後、熱酸化を行って薄膜の表面に熱酸化膜を形成し、該熱酸化膜を除去すること（すなわち、犠牲酸化処理）により薄膜の厚さを減ずることが記載されている。
更に別の方法として、剥離した後の貼り合わせウェーハに、不活性ガス、水素ガス、或いはこれらの混合ガス雰囲気下での熱処理を施した後、上記薄膜の表面を７０ｎｍ以下の取り代で研磨し、その後、犠牲酸化処理を行うことより薄膜の厚さを減ずることも記載されている。
近年、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）デバイス対応のＳＯＩウェーハに対する品質要求が厳しくなってきている。特に、デバイス活性領域のＳＯＩ層（ＢＯＮＤ層）における膜厚均一性向上が強く要求されている。このような膜厚均一性を向上する方法として、上記のように、ＳＯＩウェーハに高温熱処理を施し表面改質（平坦化）を行った後に研磨加工する技術がある（特許文献２）。
しかしながら、ＳＯＩウェーハの熱処理を高温で行うとスリップ転位（以下、単にスリップと記載する。）が発生しやすい問題が生じていた。スリップは急速な昇温処理や、高温長時間の熱処理を行うと顕在化する特徴がある。スリップの対策には高温熱処理する際の昇温速度の低速化や昇温プロセスを複数ステップに分けることで緩やかに温度上昇させるといったヒートショックによる熱応力を軽減する手段が取られているが、熱処理時間が長くなることで生産性を大きく低下させてしまう問題があり、好ましくはない。
本発明は、上記問題点に鑑みてなされたものであって、高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる半導体ウェーハの熱処理方法を提供することを目的とする。
上記目的を達成するために、本発明では、枚葉式の熱処理炉内に、半導体ウェーハを載置可能なサセプタを配設し、該サセプタに載置された半導体ウェーハに熱処理を行う半導体ウェーハの熱処理方法であって、
前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法を提供する。
前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法を提供する。
このような半導体ウェーハの熱処理方法であれば、高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる。
また、前記半導体ウェーハの前記サセプタからの離間を、前記サセプタに対して前記半導体ウェーハを相対的に上下動させるリフトピンに前記半導体ウェーハを支持させて行うことが好ましい。
このような半導体ウェーハの熱処理方法であれば、専用の離間装置が不要となり簡便である。
また、前記半導体ウェーハをＳＯＩウェーハとすることが好ましい。
ＳＯＩウェーハは、その製造工程において、剥離熱処理や結合熱処理など、少なくとも１回の熱処理を既に受けているので、通常の半導体ウェーハ（未熱処理のウェーハ）に比べてスリップ転位の発生に敏感である（スリップが発生しやすい）ため、本発明の熱処理が特に効果的である。
また、前記熱処理の温度を１１００℃以上とし、前記予備加熱の温度を７００℃以上１１００℃未満とすることが好ましい。
このような半導体ウェーハの熱処理方法であれば、半導体ウェーハの表面改質を達成しつつ、半導体ウェーハのスリップをより抑制できる。
また、前記熱処理を水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことが好ましい。
このような半導体ウェーハの熱処理方法であれば、半導体ウェーハの表面を平坦化する熱処理を好適に行うことができる。
また、前記予備加熱の保持時間を１０秒以上９０秒以下とすることが好ましい。
このような半導体ウェーハの熱処理方法であれば、スリップの抑制効果を維持しつつ、スループットが十分に得られる。
本発明の半導体ウェーハの熱処理方法であれば、高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる。
以下、本発明をより詳細に説明する。
上記のように、半導体ウェーハ、特にＳＯＩウェーハの高温熱処理において、生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる半導体ウェーハの熱処理方法が求められている。この方法は、半導体ウェーハを高温熱処理する工程を含む。高温熱処理する目的としては、半導体ウェーハの表面改質（平坦化）が挙げられる。
半導体ウェーハ、特にＳＯＩウェーハを熱処理する際に、従来は高温熱処理時の昇温速度の低速化や昇温プロセスを複数ステップに分けることで緩やかに温度上昇させるといったヒートショックによる熱応力を軽減する手段を取ることでスリップ抑制をしてきたが、熱処理時間が長くなり、生産性が悪化してしまう問題があった。そこで、本発明の課題は高温熱処理時においても生産性を大きく低下させず、半導体ウェーハ、特にＳＯＩウェーハのスリップを抑制できる半導体ウェーハの熱処理方法を提供することにある。
まず、ＳＯＩウェーハを熱処理するとスリップが発生するメカニズムについて検討し、以下の知見を得た。熱処理炉内に予めあるサセプタは高温加熱された状態にあるため、このサセプタ上に熱処理炉外から搬送されたウェーハを載置すると、ウェーハとサセプタ間の温度差でウェーハの熱変形が生じ、サセプタと接触しているウェーハ外周部ではスリップの起点となるキズが形成され、熱処理時にスリップが発生しやすくなる。そこで、本発明では、サセプタ上にウェーハを載置する前に、熱処理炉内において、例えばリフトピンを用いて中空に保持した状態のウェーハを予備加熱し、ウェーハとサセプタ間の温度差が低減した後に、サセプタ上で高温熱処理することとした。その結果、生産性を大きく低下させず、スリップが抑制されたＳＯＩウェーハの製造が可能となった。
なお、特許文献３には、エピタキシャル成長前の水素熱処理時にウェーハをリフトピン上に支持すること（サセプタと離間させること）が記載されている。しかしながら、特許文献３はシリコンエピタキシャルウェーハの製造方法を開示したものであり、特許文献３の目的はエピタキシャル成長時の裏面凹凸を低減すること、すなわち、膜成長を伴うことに起因する問題点を解決することである。従って、特許文献３には、エピタキシャル成長以外の処理、例えば、本発明のような膜成長を伴わない熱処理、特には半導体ウェーハの剥離面を平坦化する熱処理を行う前にウェーハをサセプタと離間させることは一切開示及び示唆されていない。
以下、本発明の実施の形態について図面を参照して具体的に説明するが、本発明はこれらに限定されるものではない。
まず、図１（ａ）を参照して、本発明の半導体ウェーハの熱処理方法に用いることができる枚葉式の熱処理炉について説明する。枚葉式の熱処理炉１０内には、熱処理炉内に半導体ウェーハ１１を投入（搬送）可能な搬送ブレード１２と、半導体ウェーハ１１を載置可能なサセプタ１３と、サセプタ１３に対して半導体ウェーハ１１を相対的に上下動させることができるリフトピン１４と、半導体ウェーハ１１に熱処理を行うことができるランプ１５とが配設されている。なお、図１（ａ）では、半導体ウェーハ１１がベースウェーハ２１上に埋め込み絶縁膜層２２とＳＯＩ層２３が形成されたＳＯＩウェーハである場合を図示している。
枚葉式の熱処理炉１０としては、急速昇温、高温保持、急速降温するＲＴＡ処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を行うことが可能なランプ加熱方式の枚葉式熱処理炉を用いることができる。
次に、図１（ａ）〜（ｃ）を参照して、本発明の半導体ウェーハの熱処理方法の一例として、ＳＯＩウェーハの熱処理方法を説明するが、本発明はこれに限定されない。本発明は、ＳＯＩウェーハの剥離面を平坦化する熱処理（例えば、１１００℃以上の高温熱処理）において発生するスリップ転位を低減することを目的の一つとしているが、ＳＯＩウェーハに限らず、通常のシリコン単結晶ウェーハ等の半導体ウェーハの熱処理（例えば、表面の欠陥を消滅させる高温熱処理）に適用することもできる。
本発明の熱処理を行う対象の一つであるＳＯＩウェーハは、その製造工程において、剥離熱処理や結合熱処理など、少なくとも１回の熱処理を既に受けているので、通常の半導体ウェーハ（未熱処理のウェーハ）に比べてスリップ転位の発生に敏感である（スリップが発生しやすい）ため、本発明の熱処理が特に効果的である。
まず、枚葉式の熱処理炉１０内に、搬送ブレード１２を用いてＳＯＩウェーハ１１を投入する（図１（ａ））。このとき、リフトピン１４をサセプタ１３に対して相対的に上昇させておく。これにより、ＳＯＩウェーハ１１を搬送ブレード１２から降ろしてリフトピン１４に載置した際に、ＳＯＩウェーハ１１をサセプタ１３から離間させて保持することができる。なお、ＳＯＩウェーハ１１をサセプタ１３から離間させて保持する方法は、リフトピン１４にＳＯＩウェーハ１１を支持させて行う方法に限定されないが、この方法であれば、専用の離間装置が不要となり簡便である。
ＳＯＩウェーハ１１投入時の熱処理炉１０内の雰囲気は特に限定されないが、例えば、水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気とすることができる。
ＳＯＩウェーハ投入時の熱処理炉内の温度は特に限定されないが、例えば、７００℃以上１１００℃未満とすることができる。
次に、後述する熱処理（図１（ｃ））の前に、枚葉式の熱処理炉１０内において、後述する熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱（プリヒート）を行う（図１（ｂ））。本発明では、この予備加熱中は、ＳＯＩウェーハ１１をサセプタ１３から離間させて保持する。
予備加熱は、例えば、ランプ１５によって行うことができる。ランプ１５としては、例えば、ハロゲンランプを用いることができる。
予備加熱は、例えば、水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことができる。
予備加熱の保持温度は特に限定されないが、７００℃以上１１００℃未満とすることが好ましい。予備加熱の温度が７００℃以上であれば半導体ウェーハ１１とサセプタ１３間の温度差を十分小さくすることができる。後述する熱処理の温度（高温保持温度）は１１００℃以上とすることが好ましいため、予備加熱の温度は１１００℃未満とすることが好ましい。
予備加熱の保持時間は特に限定されないが、１０秒以上９０秒以下とすることが好ましい。予備加熱の保持時間が１０秒以上であれば、スリップの抑制効果が十分となる。予備加熱の保持時間が９０秒以下であれば、スループットが十分に得られる。
次に、予備加熱後のＳＯＩウェーハ１１に熱処理を行う（図１（ｃ））。熱処理を行う際には、例えば、リフトピン１４をサセプタ１３に対して相対的に下降させることによって、ＳＯＩウェーハ１１をサセプタ１３に載置する。
熱処理は、例えば、ランプ１５によって行うことができる。すなわち、予備加熱における加熱手段と熱処理における加熱手段を同じとすることができる。
熱処理は、水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことが好ましい。このように、予備加熱における雰囲気と熱処理における雰囲気を同じとすることができる。また、これにより、半導体ウェーハ１１の表面平坦化熱処理を行うことができる。また、特に、イオン注入剥離法で作製されたＳＯＩウェーハの剥離した表面を平坦化する熱処理を行うことができる。
熱処理は、ＲＴＡ処理によって行うことができる。これにより、半導体ウェーハ、特にＳＯＩウェーハの表面改質をより十分に行うことができる。
熱処理の温度（高温保持温度）は特に限定されないが、１１００℃以上とすることが好ましい。熱処理の温度が１１００℃以上であれば、半導体ウェーハ、特にＳＯＩウェーハの表面改質をより十分に行うことができる。熱処理の温度の上限は特に限定されないが、例えば、１３５０℃とすることができる。
熱処理の時間（高温保持時間）は特に限定されないが、例えば、１秒以上３００秒以下とすることができる。
熱処理における昇温速度及び降温速度は特に限定されないが、例えば、１０℃／秒以上５０℃／秒以下とすることができる。
次に、図２を参照して、本発明の半導体ウェーハの熱処理方法をＳＯＩウェーハの製造方法に適用した場合を説明する。この例は絶縁膜形成をボンドウェーハのみに行った例である。このように、本発明をＳＯＩウェーハの製造に適用する場合、すなわち、ＳＯＩウェーハの熱処理方法として、サセプタ上での高温熱処理を行う前に、熱処理炉内においてリフトピン等を用いて中空に保持した状態のウェーハを予備加熱するプロセスを加える場合、スリップ抑制と高い生産性を両立したＳＯＩウェーハを製造できる。
まず、ボンドウェーハを準備する（図２のＳ１１）。ボンドウェーハはシリコン単結晶ウェーハとすることができる。
次に、例えば熱酸化やＣＶＤ等によって、ボンドウェーハに、埋め込み絶縁膜層（埋め込み酸化膜層の場合、ＢＯＸ層とも呼ばれる）となる絶縁膜（例えば、酸化膜）を成長させる（図２のＳ１２）。
次に、上記の絶縁膜の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ内にイオン注入層を形成する（図２のＳ１３）。この際、目標とするＳＯＩ層の厚さを得ることができるように、イオン注入加速電圧を選択する。
次に、ボンドウェーハの貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図２のＳ１４）。
一方、上記とは別に、ベースウェーハを準備する（図２のＳ２１）。ベースウェーハはシリコン単結晶ウェーハとすることができる。
次に、ベースウェーハの表面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図２のＳ２２）。なお、図２のＳ１１〜Ｓ１４と、図２のＳ２１〜Ｓ２２とは並行して進めることができる。
次に、ベースウェーハとボンドウェーハのイオン注入面とが接するように、ベースウェーハを絶縁膜を形成したボンドウェーハと密着させて貼り合わせる（図２のＳ３１）。
次に、イオン注入層に微小気泡層を発生させる熱処理（剥離熱処理）を貼り合わせたウェーハに施し、発生した微小気泡層にて剥離して、ベースウェーハ上に埋め込み絶縁膜層とＳＯＩ層が形成された貼り合わせウェーハを作製する（図２のＳ３２）。
次に、貼り合わせ界面の結合強度を増加させるために貼り合わせウェーハに結合熱処理を施す（図２のＳ３３）。
次に、結合熱処理によって生じた、貼り合わせウェーハ表面の酸化膜を除去する（図２のＳ３４）。上記のようにしてＳＯＩウェーハを作製することができる。
次に、ＳＯＩウェーハの剥離面を平坦化するために、ＳＯＩウェーハに予備加熱及び熱処理（表面改質高温熱処理）を行う（図２のＳ３５及びＳ３６）。この工程の詳細については、上述した通りである。
次に、熱処理後のＳＯＩウェーハを研磨する（図２のＳ３７）。高温熱処理後に研磨を行うので、研磨のみで平坦化を行う場合に比べて研磨の取り代を低減することができる。
次に、研磨後のＳＯＩウェーハに犠牲酸化処理を行ってＳＯＩ層を減厚する（図２のＳ３８）。例えば、バッチ式縦型炉を用いた酸化熱処理により、ＳＯＩ層の表面を熱酸化して酸化膜を形成し、その酸化膜をＨＦを含有する水溶液等で除去することにより、ＳＯＩ層を減厚する。
上記のようにしてＳＯＩウェーハを製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。
（実施例１）
下記表１及び図３に示す温度プロファイル（レシピタイムチャート）にて、下記表１に示すＳＯＩウェーハに対して、予備加熱及び熱処理を行った。図３において、縦軸は熱処理温度（℃）、横軸は経過時間（レシピ経過時間）（秒）である。また、実施例１の温度プロファイルと各温度における工程の詳細と各温度におけるＳＯＩウェーハの位置との関係は図６に示す通りである。なお、図６には、ＳＯＩウェーハを２枚連続で熱処理した場合の温度プロファイルを示している。なお、表１に示すサイクルタイムは、図３〜６に示すようにＳＯＩウェーハ投入時から急速降温終了時までの時間である。
下記表１及び図３に示す温度プロファイル（レシピタイムチャート）にて、下記表１に示すＳＯＩウェーハに対して、予備加熱及び熱処理を行った。図３において、縦軸は熱処理温度（℃）、横軸は経過時間（レシピ経過時間）（秒）である。また、実施例１の温度プロファイルと各温度における工程の詳細と各温度におけるＳＯＩウェーハの位置との関係は図６に示す通りである。なお、図６には、ＳＯＩウェーハを２枚連続で熱処理した場合の温度プロファイルを示している。なお、表１に示すサイクルタイムは、図３〜６に示すようにＳＯＩウェーハ投入時から急速降温終了時までの時間である。
具体的には、まず、ＳＯＩウェーハを炉内温度８５０℃の枚葉式熱処理炉に投入した（図１（ａ））。次に、ＳＯＩウェーハをリフトピンに載置（すなわち、ＳＯＩウェーハをサセプタから離間）しつつ、常圧、１００％水素ガス雰囲気下、８５０℃、３０秒の条件で予備加熱を行った（図１（ｂ））。次に、リフトピンをサセプタに対して相対的に下降させることによって、ＳＯＩウェーハをサセプタに載置した。次に、昇温速度１５℃／秒で１１００℃まで温度を上昇させた。次に、常圧、１００％水素ガス雰囲気下、保持温度１１００℃、高温保持時間１２０秒の条件で熱処理を行った（図１（ｃ））。次に、降温速度１５℃／秒で８５０℃まで温度を下降させた。
（比較例１）
下記表１及び図４に示す温度プロファイルにて、下記表１に示すＳＯＩウェーハに対して、熱処理を行った。具体的には、予備加熱を行わないこと以外は、実施例１と同様の条件で熱処理を行った。すなわち、まず、ＳＯＩウェーハを炉内温度８５０℃の枚葉式熱処理炉に投入し、ＳＯＩウェーハをサセプタに載置した。次に、昇温速度１５℃／秒で１１００℃まで温度を上昇させた。次に、常圧、１００％水素ガス雰囲気下、保持温度１１００℃、高温保持時間１２０秒の条件で熱処理を行った。次に、降温速度１５℃／秒で８５０℃まで温度を下降させた。
下記表１及び図４に示す温度プロファイルにて、下記表１に示すＳＯＩウェーハに対して、熱処理を行った。具体的には、予備加熱を行わないこと以外は、実施例１と同様の条件で熱処理を行った。すなわち、まず、ＳＯＩウェーハを炉内温度８５０℃の枚葉式熱処理炉に投入し、ＳＯＩウェーハをサセプタに載置した。次に、昇温速度１５℃／秒で１１００℃まで温度を上昇させた。次に、常圧、１００％水素ガス雰囲気下、保持温度１１００℃、高温保持時間１２０秒の条件で熱処理を行った。次に、降温速度１５℃／秒で８５０℃まで温度を下降させた。
（比較例２）
下記表１及び図５に示す温度プロファイルにて、下記表１に示すＳＯＩウェーハに対して、熱処理を行った。具体的には、まず、ＳＯＩウェーハを炉内温度８５０℃の枚葉式熱処理炉に投入し、ＳＯＩウェーハをサセプタに載置した。次に、昇温プロセスを２段に分けて昇温を行った。具体的には、昇温速度２℃／秒で１０００℃まで温度を上昇させた後、１０００℃で３０秒保持し、その後、昇温速度２℃／秒で１１００℃まで温度を上昇させた。この昇温後、常圧、１００％水素ガス雰囲気下、保持温度１１００℃、高温保持時間１２０秒の条件で熱処理を行った。その後、降温速度１５℃／秒で８５０℃まで温度を下降させた。
下記表１及び図５に示す温度プロファイルにて、下記表１に示すＳＯＩウェーハに対して、熱処理を行った。具体的には、まず、ＳＯＩウェーハを炉内温度８５０℃の枚葉式熱処理炉に投入し、ＳＯＩウェーハをサセプタに載置した。次に、昇温プロセスを２段に分けて昇温を行った。具体的には、昇温速度２℃／秒で１０００℃まで温度を上昇させた後、１０００℃で３０秒保持し、その後、昇温速度２℃／秒で１１００℃まで温度を上昇させた。この昇温後、常圧、１００％水素ガス雰囲気下、保持温度１１００℃、高温保持時間１２０秒の条件で熱処理を行った。その後、降温速度１５℃／秒で８５０℃まで温度を下降させた。
実施例１、比較例１及び比較例２の結果を表１及び図７に示す。なお、図７は、実施例１、比較例１及び比較例２の熱処理後のＳＯＩウェーハをレーザー表面検査装置で測定した結果を示す図である。
表１及び図７に示すように、実施例１では、高温熱処理時においても生産性を大きく低下させず（サイクルタイムが比較例１の１．１７倍）、スリップが発生しなかった。一方、予備加熱を行わなかった比較例１では、ＳＯＩウェーハの外周部にスリップが発生した。具体的には、ＳＯＩウェーハ１枚当たり、７７個のスリップが検出された。また、スリップの対策のために、昇温速度を小さくするとともに昇温プロセスを複数ステップに分けることで緩やかに温度上昇させた比較例２では、スリップは発生しなかったものの、サイクルタイムが比較例１の１．７７倍に増加し、生産性が大きく低下した。
（実施例２）
予備加熱における保持時間を６０秒とした以外は、実施例１と同様の条件で予備加熱及び熱処理を行った。その結果、実施例２においてもＳＯＩウェーハのスリップが発生しなかった。また、比較例１に対する実施例２のサイクルタイムの相対値は１．３３となり、生産性も維持することができた。
予備加熱における保持時間を６０秒とした以外は、実施例１と同様の条件で予備加熱及び熱処理を行った。その結果、実施例２においてもＳＯＩウェーハのスリップが発生しなかった。また、比較例１に対する実施例２のサイクルタイムの相対値は１．３３となり、生産性も維持することができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…枚葉式の熱処理炉、 １１…半導体ウェーハ（ＳＯＩウェーハ）、
１２…搬送ブレード、 １３…サセプタ、
１４…リフトピン、 １５…ランプ、
２１…ベースウェーハ、 ２２…埋め込み絶縁膜層、
２３…ＳＯＩ層。
１２…搬送ブレード、 １３…サセプタ、
１４…リフトピン、 １５…ランプ、
２１…ベースウェーハ、 ２２…埋め込み絶縁膜層、
２３…ＳＯＩ層。
Claims (6)
- 枚葉式の熱処理炉内に、半導体ウェーハを載置可能なサセプタを配設し、該サセプタに載置された半導体ウェーハに熱処理を行う半導体ウェーハの熱処理方法であって、
前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法。 - 前記半導体ウェーハの前記サセプタからの離間を、前記サセプタに対して前記半導体ウェーハを相対的に上下動させるリフトピンに前記半導体ウェーハを支持させて行うことを特徴とする請求項１に記載の半導体ウェーハの熱処理方法。
- 前記半導体ウェーハをＳＯＩウェーハとすることを特徴とする請求項１又は請求項２に記載の半導体ウェーハの熱処理方法。
- 前記熱処理の温度を１１００℃以上とし、前記予備加熱の温度を７００℃以上１１００℃未満とすることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体ウェーハの熱処理方法。
- 前記熱処理を水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことを特徴とする請求項１から請求項４のいずれか一項に記載の半導体ウェーハの熱処理方法。
- 前記予備加熱の保持時間を１０秒以上９０秒以下とすることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体ウェーハの熱処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016029815A JP6513041B2 (ja) | 2016-02-19 | 2016-02-19 | 半導体ウェーハの熱処理方法 |
| US16/072,541 US10763127B2 (en) | 2016-02-19 | 2017-01-26 | Heat treatment method for semiconductor wafer |
| CN201780011704.0A CN108701593B (zh) | 2016-02-19 | 2017-01-26 | 半导体晶圆的热处理方法 |
| PCT/JP2017/002618 WO2017141652A1 (ja) | 2016-02-19 | 2017-01-26 | 半導体ウェーハの熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016029815A JP6513041B2 (ja) | 2016-02-19 | 2016-02-19 | 半導体ウェーハの熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017147392A true JP2017147392A (ja) | 2017-08-24 |
| JP6513041B2 JP6513041B2 (ja) | 2019-05-15 |
Family
ID=59625738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016029815A Active JP6513041B2 (ja) | 2016-02-19 | 2016-02-19 | 半導体ウェーハの熱処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10763127B2 (ja) |
| JP (1) | JP6513041B2 (ja) |
| CN (1) | CN108701593B (ja) |
| WO (1) | WO2017141652A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| FR3093715B1 (fr) * | 2019-03-15 | 2021-03-05 | Soitec Silicon On Insulator | Dispositif de maintien pour un ensemble à fracturer |
| US11961817B2 (en) * | 2021-02-26 | 2024-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for forming a package structure |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235232A (ja) * | 1988-03-15 | 1989-09-20 | Seiko Epson Corp | 絶縁基板上の半導体膜の加熱法 |
| JPH1197431A (ja) * | 1997-09-19 | 1999-04-09 | Dainippon Screen Mfg Co Ltd | 基板熱処理装置 |
| JP2002217183A (ja) * | 2001-01-22 | 2002-08-02 | Tokyo Electron Ltd | 熱処理装置と熱処理方法 |
| JP2005085993A (ja) * | 2003-09-09 | 2005-03-31 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| JP2006261191A (ja) * | 2005-03-15 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2008166706A (ja) * | 2006-12-14 | 2008-07-17 | Applied Materials Inc | 副処理平面を使用する急速伝導冷却 |
| JP2014175637A (ja) * | 2013-03-13 | 2014-09-22 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6829690B1 (en) * | 2000-05-23 | 2004-12-07 | Navteq North America, Llc | Method and system for accessing spatially organized geographic data in blocks |
| JP2002110688A (ja) * | 2000-09-29 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| JP4703891B2 (ja) * | 2001-06-07 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 薄膜製造方法 |
| CN100454552C (zh) | 2001-07-17 | 2009-01-21 | 信越半导体株式会社 | 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片 |
| WO2003059570A1 (en) * | 2002-01-04 | 2003-07-24 | G.T. Equipment Technologies Inc. | Solar cell stringing machine |
| US7006888B2 (en) * | 2002-01-14 | 2006-02-28 | Applied Materials, Inc. | Semiconductor wafer preheating |
| WO2005001916A1 (ja) | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP5951241B2 (ja) * | 2011-12-07 | 2016-07-13 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法および熱処理装置 |
| US10192770B2 (en) * | 2014-10-03 | 2019-01-29 | Applied Materials, Inc. | Spring-loaded pins for susceptor assembly and processing methods using same |
-
2016
- 2016-02-19 JP JP2016029815A patent/JP6513041B2/ja active Active
-
2017
- 2017-01-26 WO PCT/JP2017/002618 patent/WO2017141652A1/ja active Application Filing
- 2017-01-26 US US16/072,541 patent/US10763127B2/en active Active
- 2017-01-26 CN CN201780011704.0A patent/CN108701593B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235232A (ja) * | 1988-03-15 | 1989-09-20 | Seiko Epson Corp | 絶縁基板上の半導体膜の加熱法 |
| JPH1197431A (ja) * | 1997-09-19 | 1999-04-09 | Dainippon Screen Mfg Co Ltd | 基板熱処理装置 |
| JP2002217183A (ja) * | 2001-01-22 | 2002-08-02 | Tokyo Electron Ltd | 熱処理装置と熱処理方法 |
| JP2005085993A (ja) * | 2003-09-09 | 2005-03-31 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| JP2006261191A (ja) * | 2005-03-15 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2008166706A (ja) * | 2006-12-14 | 2008-07-17 | Applied Materials Inc | 副処理平面を使用する急速伝導冷却 |
| JP2014175637A (ja) * | 2013-03-13 | 2014-09-22 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6513041B2 (ja) | 2019-05-15 |
| WO2017141652A1 (ja) | 2017-08-24 |
| US10763127B2 (en) | 2020-09-01 |
| CN108701593B (zh) | 2023-03-14 |
| US20190035639A1 (en) | 2019-01-31 |
| CN108701593A (zh) | 2018-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4103391B2 (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| US9076840B2 (en) | Method for manufacturing a bonded SOI wafer | |
| JP2013534057A (ja) | Ｓｏｉ基板に仕上げを施す方法 | |
| JP6036732B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP4552856B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP6107709B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| WO2017141652A1 (ja) | 半導体ウェーハの熱処理方法 | |
| US20180122639A1 (en) | Method for manufacturing bonded soi wafer | |
| JP4285244B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP4624812B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| CN109690733B (zh) | 贴合式soi晶圆的制造方法 | |
| WO2009141954A1 (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| JP6086031B2 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP6500845B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2008028415A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| TW202335092A (zh) | 用於將薄層移轉至載體底材之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6513041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |