JP2017147392A - 半導体ウェーハの熱処理方法 - Google Patents

半導体ウェーハの熱処理方法 Download PDF

Info

Publication number
JP2017147392A
JP2017147392A JP2016029815A JP2016029815A JP2017147392A JP 2017147392 A JP2017147392 A JP 2017147392A JP 2016029815 A JP2016029815 A JP 2016029815A JP 2016029815 A JP2016029815 A JP 2016029815A JP 2017147392 A JP2017147392 A JP 2017147392A
Authority
JP
Japan
Prior art keywords
heat treatment
wafer
semiconductor wafer
temperature
susceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016029815A
Other languages
English (en)
Other versions
JP6513041B2 (ja
Inventor
大士 若林
Hiroshi Wakabayashi
大士 若林
美保 二井谷
Miho NIITANI
美保 二井谷
賢二 目黒
Kenji Meguro
賢二 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016029815A priority Critical patent/JP6513041B2/ja
Priority to US16/072,541 priority patent/US10763127B2/en
Priority to CN201780011704.0A priority patent/CN108701593B/zh
Priority to PCT/JP2017/002618 priority patent/WO2017141652A1/ja
Publication of JP2017147392A publication Critical patent/JP2017147392A/ja
Application granted granted Critical
Publication of JP6513041B2 publication Critical patent/JP6513041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる半導体ウェーハの熱処理方法を提供する。
【解決手段】枚葉式の熱処理炉内に、半導体ウェーハを載置可能なサセプタを配設し、該サセプタに載置された半導体ウェーハに熱処理を行う半導体ウェーハの熱処理方法であって、前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法。
【選択図】図1

Description

本発明は、半導体ウェーハの熱処理方法に関する。
例えばSOI(Silicon On Insulator)ウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜SOIウェーハの製造方法として、イオン注入したウェーハを接合後に剥離してSOIウェーハを製造する方法(イオン注入剥離法:スマートカット法(登録商標)とも呼ばれる技術)が注目されている。このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ(ボンドウェーハ)の上面から水素イオンや希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層(封入層又はイオン注入層とも言う)を形成させた後、該イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ(ベースウェーハ)と密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面として一方のウェーハ(ボンドウェーハ)を薄膜状に剥離してSOIウェーハとする技術(特許文献1参照)である。必要に応じて、更に熱処理(結合熱処理)を加えて強固に結合したりもする。この段階では、劈開面(剥離面)がSOI層の表面となり、SOI膜厚が薄くてかつ均一性も高いSOIウェーハが比較的容易に得られている。
しかしながら、剥離後のSOIウェーハ表面にはイオン注入によるダメージ層が存在し、また、表面粗さが通常のシリコンウェーハの鏡面に比べて大きなものとなっている。従って、イオン注入剥離法では、このようなダメージ層と表面粗さを除去することが必要になる。
従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨(取り代:100nm程度、或いはそれ以上)が行われていた。ところが、SOI層に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入と剥離によって達成されたSOI層の面内膜厚均一性(面内膜厚分布)が悪化してしまうという問題が生じる。具体的には、例えば直径300mmのシリコン単結晶ウェーハを用いて貼り合わせSOIウェーハをイオン注入剥離法で作製する場合、剥離後のSOI層表面の平坦化・ダメージ除去をタッチポリッシュのみで行うと、剥離直後のSOI層の面内膜厚均一性が±1nmであったとしても、タッチポリッシュ後には±6nm以上に悪化してしまうことが避けられない。
このような問題点を解決する方法として、上記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。例えば、特許文献2では、ボンドウェーハを剥離した後の貼り合わせウェーハに、不活性ガス、水素ガス、或いはこれらの混合ガス雰囲気下で熱処理を施し、その後、熱酸化を行って薄膜の表面に熱酸化膜を形成し、該熱酸化膜を除去すること(すなわち、犠牲酸化処理)により薄膜の厚さを減ずることが記載されている。
更に別の方法として、剥離した後の貼り合わせウェーハに、不活性ガス、水素ガス、或いはこれらの混合ガス雰囲気下での熱処理を施した後、上記薄膜の表面を70nm以下の取り代で研磨し、その後、犠牲酸化処理を行うことより薄膜の厚さを減ずることも記載されている。
特開平5−211128号公報 国際公開第WO2003/009386号パンフレット 国際公開第WO2005/001916号パンフレット
近年、RF(Radio Frequency:高周波)デバイス対応のSOIウェーハに対する品質要求が厳しくなってきている。特に、デバイス活性領域のSOI層(BOND層)における膜厚均一性向上が強く要求されている。このような膜厚均一性を向上する方法として、上記のように、SOIウェーハに高温熱処理を施し表面改質(平坦化)を行った後に研磨加工する技術がある(特許文献2)。
しかしながら、SOIウェーハの熱処理を高温で行うとスリップ転位(以下、単にスリップと記載する。)が発生しやすい問題が生じていた。スリップは急速な昇温処理や、高温長時間の熱処理を行うと顕在化する特徴がある。スリップの対策には高温熱処理する際の昇温速度の低速化や昇温プロセスを複数ステップに分けることで緩やかに温度上昇させるといったヒートショックによる熱応力を軽減する手段が取られているが、熱処理時間が長くなることで生産性を大きく低下させてしまう問題があり、好ましくはない。
本発明は、上記問題点に鑑みてなされたものであって、高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる半導体ウェーハの熱処理方法を提供することを目的とする。
上記目的を達成するために、本発明では、枚葉式の熱処理炉内に、半導体ウェーハを載置可能なサセプタを配設し、該サセプタに載置された半導体ウェーハに熱処理を行う半導体ウェーハの熱処理方法であって、
前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法を提供する。
このような半導体ウェーハの熱処理方法であれば、高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる。
また、前記半導体ウェーハの前記サセプタからの離間を、前記サセプタに対して前記半導体ウェーハを相対的に上下動させるリフトピンに前記半導体ウェーハを支持させて行うことが好ましい。
このような半導体ウェーハの熱処理方法であれば、専用の離間装置が不要となり簡便である。
また、前記半導体ウェーハをSOIウェーハとすることが好ましい。
SOIウェーハは、その製造工程において、剥離熱処理や結合熱処理など、少なくとも1回の熱処理を既に受けているので、通常の半導体ウェーハ(未熱処理のウェーハ)に比べてスリップ転位の発生に敏感である(スリップが発生しやすい)ため、本発明の熱処理が特に効果的である。
また、前記熱処理の温度を1100℃以上とし、前記予備加熱の温度を700℃以上1100℃未満とすることが好ましい。
このような半導体ウェーハの熱処理方法であれば、半導体ウェーハの表面改質を達成しつつ、半導体ウェーハのスリップをより抑制できる。
また、前記熱処理を水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことが好ましい。
このような半導体ウェーハの熱処理方法であれば、半導体ウェーハの表面を平坦化する熱処理を好適に行うことができる。
また、前記予備加熱の保持時間を10秒以上90秒以下とすることが好ましい。
このような半導体ウェーハの熱処理方法であれば、スリップの抑制効果を維持しつつ、スループットが十分に得られる。
本発明の半導体ウェーハの熱処理方法であれば、高温熱処理時においても生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる。
本発明の半導体ウェーハの熱処理方法の一例を示すフロー図である。 本発明の半導体ウェーハの熱処理方法を適用したSOIウェーハの製造方法の一例を示すフロー図である。 実施例1の温度プロファイルを示すグラフである。 比較例1の温度プロファイルを示すグラフである。 比較例2の温度プロファイルを示すグラフである。 実施例1の温度プロファイルと各温度における工程の詳細と各温度におけるSOIウェーハの位置との関係を示す図である。 実施例1、比較例1及び比較例2の熱処理後のSOIウェーハをレーザー表面検査装置で測定した結果を示す図である。
以下、本発明をより詳細に説明する。
上記のように、半導体ウェーハ、特にSOIウェーハの高温熱処理において、生産性を大きく低下させず、半導体ウェーハのスリップを抑制できる半導体ウェーハの熱処理方法が求められている。この方法は、半導体ウェーハを高温熱処理する工程を含む。高温熱処理する目的としては、半導体ウェーハの表面改質(平坦化)が挙げられる。
半導体ウェーハ、特にSOIウェーハを熱処理する際に、従来は高温熱処理時の昇温速度の低速化や昇温プロセスを複数ステップに分けることで緩やかに温度上昇させるといったヒートショックによる熱応力を軽減する手段を取ることでスリップ抑制をしてきたが、熱処理時間が長くなり、生産性が悪化してしまう問題があった。そこで、本発明の課題は高温熱処理時においても生産性を大きく低下させず、半導体ウェーハ、特にSOIウェーハのスリップを抑制できる半導体ウェーハの熱処理方法を提供することにある。
まず、SOIウェーハを熱処理するとスリップが発生するメカニズムについて検討し、以下の知見を得た。熱処理炉内に予めあるサセプタは高温加熱された状態にあるため、このサセプタ上に熱処理炉外から搬送されたウェーハを載置すると、ウェーハとサセプタ間の温度差でウェーハの熱変形が生じ、サセプタと接触しているウェーハ外周部ではスリップの起点となるキズが形成され、熱処理時にスリップが発生しやすくなる。そこで、本発明では、サセプタ上にウェーハを載置する前に、熱処理炉内において、例えばリフトピンを用いて中空に保持した状態のウェーハを予備加熱し、ウェーハとサセプタ間の温度差が低減した後に、サセプタ上で高温熱処理することとした。その結果、生産性を大きく低下させず、スリップが抑制されたSOIウェーハの製造が可能となった。
なお、特許文献3には、エピタキシャル成長前の水素熱処理時にウェーハをリフトピン上に支持すること(サセプタと離間させること)が記載されている。しかしながら、特許文献3はシリコンエピタキシャルウェーハの製造方法を開示したものであり、特許文献3の目的はエピタキシャル成長時の裏面凹凸を低減すること、すなわち、膜成長を伴うことに起因する問題点を解決することである。従って、特許文献3には、エピタキシャル成長以外の処理、例えば、本発明のような膜成長を伴わない熱処理、特には半導体ウェーハの剥離面を平坦化する熱処理を行う前にウェーハをサセプタと離間させることは一切開示及び示唆されていない。
以下、本発明の実施の形態について図面を参照して具体的に説明するが、本発明はこれらに限定されるものではない。
まず、図1(a)を参照して、本発明の半導体ウェーハの熱処理方法に用いることができる枚葉式の熱処理炉について説明する。枚葉式の熱処理炉10内には、熱処理炉内に半導体ウェーハ11を投入(搬送)可能な搬送ブレード12と、半導体ウェーハ11を載置可能なサセプタ13と、サセプタ13に対して半導体ウェーハ11を相対的に上下動させることができるリフトピン14と、半導体ウェーハ11に熱処理を行うことができるランプ15とが配設されている。なお、図1(a)では、半導体ウェーハ11がベースウェーハ21上に埋め込み絶縁膜層22とSOI層23が形成されたSOIウェーハである場合を図示している。
枚葉式の熱処理炉10としては、急速昇温、高温保持、急速降温するRTA処理(Rapid Thermal Annealing)を行うことが可能なランプ加熱方式の枚葉式熱処理炉を用いることができる。
次に、図1(a)〜(c)を参照して、本発明の半導体ウェーハの熱処理方法の一例として、SOIウェーハの熱処理方法を説明するが、本発明はこれに限定されない。本発明は、SOIウェーハの剥離面を平坦化する熱処理(例えば、1100℃以上の高温熱処理)において発生するスリップ転位を低減することを目的の一つとしているが、SOIウェーハに限らず、通常のシリコン単結晶ウェーハ等の半導体ウェーハの熱処理(例えば、表面の欠陥を消滅させる高温熱処理)に適用することもできる。
本発明の熱処理を行う対象の一つであるSOIウェーハは、その製造工程において、剥離熱処理や結合熱処理など、少なくとも1回の熱処理を既に受けているので、通常の半導体ウェーハ(未熱処理のウェーハ)に比べてスリップ転位の発生に敏感である(スリップが発生しやすい)ため、本発明の熱処理が特に効果的である。
まず、枚葉式の熱処理炉10内に、搬送ブレード12を用いてSOIウェーハ11を投入する(図1(a))。このとき、リフトピン14をサセプタ13に対して相対的に上昇させておく。これにより、SOIウェーハ11を搬送ブレード12から降ろしてリフトピン14に載置した際に、SOIウェーハ11をサセプタ13から離間させて保持することができる。なお、SOIウェーハ11をサセプタ13から離間させて保持する方法は、リフトピン14にSOIウェーハ11を支持させて行う方法に限定されないが、この方法であれば、専用の離間装置が不要となり簡便である。
SOIウェーハ11投入時の熱処理炉10内の雰囲気は特に限定されないが、例えば、水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気とすることができる。
SOIウェーハ投入時の熱処理炉内の温度は特に限定されないが、例えば、700℃以上1100℃未満とすることができる。
次に、後述する熱処理(図1(c))の前に、枚葉式の熱処理炉10内において、後述する熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱(プリヒート)を行う(図1(b))。本発明では、この予備加熱中は、SOIウェーハ11をサセプタ13から離間させて保持する。
予備加熱は、例えば、ランプ15によって行うことができる。ランプ15としては、例えば、ハロゲンランプを用いることができる。
予備加熱は、例えば、水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことができる。
予備加熱の保持温度は特に限定されないが、700℃以上1100℃未満とすることが好ましい。予備加熱の温度が700℃以上であれば半導体ウェーハ11とサセプタ13間の温度差を十分小さくすることができる。後述する熱処理の温度(高温保持温度)は1100℃以上とすることが好ましいため、予備加熱の温度は1100℃未満とすることが好ましい。
予備加熱の保持時間は特に限定されないが、10秒以上90秒以下とすることが好ましい。予備加熱の保持時間が10秒以上であれば、スリップの抑制効果が十分となる。予備加熱の保持時間が90秒以下であれば、スループットが十分に得られる。
次に、予備加熱後のSOIウェーハ11に熱処理を行う(図1(c))。熱処理を行う際には、例えば、リフトピン14をサセプタ13に対して相対的に下降させることによって、SOIウェーハ11をサセプタ13に載置する。
熱処理は、例えば、ランプ15によって行うことができる。すなわち、予備加熱における加熱手段と熱処理における加熱手段を同じとすることができる。
熱処理は、水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことが好ましい。このように、予備加熱における雰囲気と熱処理における雰囲気を同じとすることができる。また、これにより、半導体ウェーハ11の表面平坦化熱処理を行うことができる。また、特に、イオン注入剥離法で作製されたSOIウェーハの剥離した表面を平坦化する熱処理を行うことができる。
熱処理は、RTA処理によって行うことができる。これにより、半導体ウェーハ、特にSOIウェーハの表面改質をより十分に行うことができる。
熱処理の温度(高温保持温度)は特に限定されないが、1100℃以上とすることが好ましい。熱処理の温度が1100℃以上であれば、半導体ウェーハ、特にSOIウェーハの表面改質をより十分に行うことができる。熱処理の温度の上限は特に限定されないが、例えば、1350℃とすることができる。
熱処理の時間(高温保持時間)は特に限定されないが、例えば、1秒以上300秒以下とすることができる。
熱処理における昇温速度及び降温速度は特に限定されないが、例えば、10℃/秒以上50℃/秒以下とすることができる。
次に、図2を参照して、本発明の半導体ウェーハの熱処理方法をSOIウェーハの製造方法に適用した場合を説明する。この例は絶縁膜形成をボンドウェーハのみに行った例である。このように、本発明をSOIウェーハの製造に適用する場合、すなわち、SOIウェーハの熱処理方法として、サセプタ上での高温熱処理を行う前に、熱処理炉内においてリフトピン等を用いて中空に保持した状態のウェーハを予備加熱するプロセスを加える場合、スリップ抑制と高い生産性を両立したSOIウェーハを製造できる。
まず、ボンドウェーハを準備する(図2のS11)。ボンドウェーハはシリコン単結晶ウェーハとすることができる。
次に、例えば熱酸化やCVD等によって、ボンドウェーハに、埋め込み絶縁膜層(埋め込み酸化膜層の場合、BOX層とも呼ばれる)となる絶縁膜(例えば、酸化膜)を成長させる(図2のS12)。
次に、上記の絶縁膜の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ内にイオン注入層を形成する(図2のS13)。この際、目標とするSOI層の厚さを得ることができるように、イオン注入加速電圧を選択する。
次に、ボンドウェーハの貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行う(図2のS14)。
一方、上記とは別に、ベースウェーハを準備する(図2のS21)。ベースウェーハはシリコン単結晶ウェーハとすることができる。
次に、ベースウェーハの表面のパーティクルを除去するために、貼り合わせ前洗浄を行う(図2のS22)。なお、図2のS11〜S14と、図2のS21〜S22とは並行して進めることができる。
次に、ベースウェーハとボンドウェーハのイオン注入面とが接するように、ベースウェーハを絶縁膜を形成したボンドウェーハと密着させて貼り合わせる(図2のS31)。
次に、イオン注入層に微小気泡層を発生させる熱処理(剥離熱処理)を貼り合わせたウェーハに施し、発生した微小気泡層にて剥離して、ベースウェーハ上に埋め込み絶縁膜層とSOI層が形成された貼り合わせウェーハを作製する(図2のS32)。
次に、貼り合わせ界面の結合強度を増加させるために貼り合わせウェーハに結合熱処理を施す(図2のS33)。
次に、結合熱処理によって生じた、貼り合わせウェーハ表面の酸化膜を除去する(図2のS34)。上記のようにしてSOIウェーハを作製することができる。
次に、SOIウェーハの剥離面を平坦化するために、SOIウェーハに予備加熱及び熱処理(表面改質高温熱処理)を行う(図2のS35及びS36)。この工程の詳細については、上述した通りである。
次に、熱処理後のSOIウェーハを研磨する(図2のS37)。高温熱処理後に研磨を行うので、研磨のみで平坦化を行う場合に比べて研磨の取り代を低減することができる。
次に、研磨後のSOIウェーハに犠牲酸化処理を行ってSOI層を減厚する(図2のS38)。例えば、バッチ式縦型炉を用いた酸化熱処理により、SOI層の表面を熱酸化して酸化膜を形成し、その酸化膜をHFを含有する水溶液等で除去することにより、SOI層を減厚する。
上記のようにしてSOIウェーハを製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。
(実施例1)
下記表1及び図3に示す温度プロファイル(レシピタイムチャート)にて、下記表1に示すSOIウェーハに対して、予備加熱及び熱処理を行った。図3において、縦軸は熱処理温度(℃)、横軸は経過時間(レシピ経過時間)(秒)である。また、実施例1の温度プロファイルと各温度における工程の詳細と各温度におけるSOIウェーハの位置との関係は図6に示す通りである。なお、図6には、SOIウェーハを2枚連続で熱処理した場合の温度プロファイルを示している。なお、表1に示すサイクルタイムは、図3〜6に示すようにSOIウェーハ投入時から急速降温終了時までの時間である。
具体的には、まず、SOIウェーハを炉内温度850℃の枚葉式熱処理炉に投入した(図1(a))。次に、SOIウェーハをリフトピンに載置(すなわち、SOIウェーハをサセプタから離間)しつつ、常圧、100%水素ガス雰囲気下、850℃、30秒の条件で予備加熱を行った(図1(b))。次に、リフトピンをサセプタに対して相対的に下降させることによって、SOIウェーハをサセプタに載置した。次に、昇温速度15℃/秒で1100℃まで温度を上昇させた。次に、常圧、100%水素ガス雰囲気下、保持温度1100℃、高温保持時間120秒の条件で熱処理を行った(図1(c))。次に、降温速度15℃/秒で850℃まで温度を下降させた。
(比較例1)
下記表1及び図4に示す温度プロファイルにて、下記表1に示すSOIウェーハに対して、熱処理を行った。具体的には、予備加熱を行わないこと以外は、実施例1と同様の条件で熱処理を行った。すなわち、まず、SOIウェーハを炉内温度850℃の枚葉式熱処理炉に投入し、SOIウェーハをサセプタに載置した。次に、昇温速度15℃/秒で1100℃まで温度を上昇させた。次に、常圧、100%水素ガス雰囲気下、保持温度1100℃、高温保持時間120秒の条件で熱処理を行った。次に、降温速度15℃/秒で850℃まで温度を下降させた。
(比較例2)
下記表1及び図5に示す温度プロファイルにて、下記表1に示すSOIウェーハに対して、熱処理を行った。具体的には、まず、SOIウェーハを炉内温度850℃の枚葉式熱処理炉に投入し、SOIウェーハをサセプタに載置した。次に、昇温プロセスを2段に分けて昇温を行った。具体的には、昇温速度2℃/秒で1000℃まで温度を上昇させた後、1000℃で30秒保持し、その後、昇温速度2℃/秒で1100℃まで温度を上昇させた。この昇温後、常圧、100%水素ガス雰囲気下、保持温度1100℃、高温保持時間120秒の条件で熱処理を行った。その後、降温速度15℃/秒で850℃まで温度を下降させた。
実施例1、比較例1及び比較例2の結果を表1及び図7に示す。なお、図7は、実施例1、比較例1及び比較例2の熱処理後のSOIウェーハをレーザー表面検査装置で測定した結果を示す図である。
表1及び図7に示すように、実施例1では、高温熱処理時においても生産性を大きく低下させず(サイクルタイムが比較例1の1.17倍)、スリップが発生しなかった。一方、予備加熱を行わなかった比較例1では、SOIウェーハの外周部にスリップが発生した。具体的には、SOIウェーハ1枚当たり、77個のスリップが検出された。また、スリップの対策のために、昇温速度を小さくするとともに昇温プロセスを複数ステップに分けることで緩やかに温度上昇させた比較例2では、スリップは発生しなかったものの、サイクルタイムが比較例1の1.77倍に増加し、生産性が大きく低下した。
(実施例2)
予備加熱における保持時間を60秒とした以外は、実施例1と同様の条件で予備加熱及び熱処理を行った。その結果、実施例2においてもSOIウェーハのスリップが発生しなかった。また、比較例1に対する実施例2のサイクルタイムの相対値は1.33となり、生産性も維持することができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…枚葉式の熱処理炉、 11…半導体ウェーハ(SOIウェーハ)、
12…搬送ブレード、 13…サセプタ、
14…リフトピン、 15…ランプ、
21…ベースウェーハ、 22…埋め込み絶縁膜層、
23…SOI層。

Claims (6)

  1. 枚葉式の熱処理炉内に、半導体ウェーハを載置可能なサセプタを配設し、該サセプタに載置された半導体ウェーハに熱処理を行う半導体ウェーハの熱処理方法であって、
    前記熱処理の前に、前記熱処理炉内において、前記熱処理の温度よりも低温の所定温度で所定時間保持する予備加熱を行い、該予備加熱中は、前記半導体ウェーハを前記サセプタから離間させて保持することを特徴とする半導体ウェーハの熱処理方法。
  2. 前記半導体ウェーハの前記サセプタからの離間を、前記サセプタに対して前記半導体ウェーハを相対的に上下動させるリフトピンに前記半導体ウェーハを支持させて行うことを特徴とする請求項1に記載の半導体ウェーハの熱処理方法。
  3. 前記半導体ウェーハをSOIウェーハとすることを特徴とする請求項1又は請求項2に記載の半導体ウェーハの熱処理方法。
  4. 前記熱処理の温度を1100℃以上とし、前記予備加熱の温度を700℃以上1100℃未満とすることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体ウェーハの熱処理方法。
  5. 前記熱処理を水素ガス若しくはアルゴンガス、又は、これらの混合ガス雰囲気で行うことを特徴とする請求項1から請求項4のいずれか一項に記載の半導体ウェーハの熱処理方法。
  6. 前記予備加熱の保持時間を10秒以上90秒以下とすることを特徴とする請求項1から請求項5のいずれか一項に記載の半導体ウェーハの熱処理方法。
JP2016029815A 2016-02-19 2016-02-19 半導体ウェーハの熱処理方法 Active JP6513041B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016029815A JP6513041B2 (ja) 2016-02-19 2016-02-19 半導体ウェーハの熱処理方法
US16/072,541 US10763127B2 (en) 2016-02-19 2017-01-26 Heat treatment method for semiconductor wafer
CN201780011704.0A CN108701593B (zh) 2016-02-19 2017-01-26 半导体晶圆的热处理方法
PCT/JP2017/002618 WO2017141652A1 (ja) 2016-02-19 2017-01-26 半導体ウェーハの熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016029815A JP6513041B2 (ja) 2016-02-19 2016-02-19 半導体ウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
JP2017147392A true JP2017147392A (ja) 2017-08-24
JP6513041B2 JP6513041B2 (ja) 2019-05-15

Family

ID=59625738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016029815A Active JP6513041B2 (ja) 2016-02-19 2016-02-19 半導体ウェーハの熱処理方法

Country Status (4)

Country Link
US (1) US10763127B2 (ja)
JP (1) JP6513041B2 (ja)
CN (1) CN108701593B (ja)
WO (1) WO2017141652A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
FR3093715B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Dispositif de maintien pour un ensemble à fracturer
US11961817B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming a package structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235232A (ja) * 1988-03-15 1989-09-20 Seiko Epson Corp 絶縁基板上の半導体膜の加熱法
JPH1197431A (ja) * 1997-09-19 1999-04-09 Dainippon Screen Mfg Co Ltd 基板熱処理装置
JP2002217183A (ja) * 2001-01-22 2002-08-02 Tokyo Electron Ltd 熱処理装置と熱処理方法
JP2005085993A (ja) * 2003-09-09 2005-03-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2006261191A (ja) * 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008166706A (ja) * 2006-12-14 2008-07-17 Applied Materials Inc 副処理平面を使用する急速伝導冷却
JP2014175637A (ja) * 2013-03-13 2014-09-22 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6829690B1 (en) * 2000-05-23 2004-12-07 Navteq North America, Llc Method and system for accessing spatially organized geographic data in blocks
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
JP4703891B2 (ja) * 2001-06-07 2011-06-15 ルネサスエレクトロニクス株式会社 薄膜製造方法
CN100454552C (zh) 2001-07-17 2009-01-21 信越半导体株式会社 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
WO2003059570A1 (en) * 2002-01-04 2003-07-24 G.T. Equipment Technologies Inc. Solar cell stringing machine
US7006888B2 (en) * 2002-01-14 2006-02-28 Applied Materials, Inc. Semiconductor wafer preheating
WO2005001916A1 (ja) 2003-06-26 2005-01-06 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5951241B2 (ja) * 2011-12-07 2016-07-13 株式会社Screenホールディングス 熱処理方法および熱処理装置
US10192770B2 (en) * 2014-10-03 2019-01-29 Applied Materials, Inc. Spring-loaded pins for susceptor assembly and processing methods using same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235232A (ja) * 1988-03-15 1989-09-20 Seiko Epson Corp 絶縁基板上の半導体膜の加熱法
JPH1197431A (ja) * 1997-09-19 1999-04-09 Dainippon Screen Mfg Co Ltd 基板熱処理装置
JP2002217183A (ja) * 2001-01-22 2002-08-02 Tokyo Electron Ltd 熱処理装置と熱処理方法
JP2005085993A (ja) * 2003-09-09 2005-03-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2006261191A (ja) * 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008166706A (ja) * 2006-12-14 2008-07-17 Applied Materials Inc 副処理平面を使用する急速伝導冷却
JP2014175637A (ja) * 2013-03-13 2014-09-22 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法

Also Published As

Publication number Publication date
JP6513041B2 (ja) 2019-05-15
WO2017141652A1 (ja) 2017-08-24
US10763127B2 (en) 2020-09-01
CN108701593B (zh) 2023-03-14
US20190035639A1 (en) 2019-01-31
CN108701593A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
JP4103391B2 (ja) Soiウエーハの製造方法及びsoiウエーハ
US9076840B2 (en) Method for manufacturing a bonded SOI wafer
JP2013534057A (ja) Soi基板に仕上げを施す方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
JP4552856B2 (ja) Soiウェーハの作製方法
JP6107709B2 (ja) 貼り合わせsoiウェーハの製造方法
WO2017141652A1 (ja) 半導体ウェーハの熱処理方法
US20180122639A1 (en) Method for manufacturing bonded soi wafer
JP4285244B2 (ja) Soiウェーハの作製方法
JP4624812B2 (ja) Soiウエーハの製造方法
CN109690733B (zh) 贴合式soi晶圆的制造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP6086031B2 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP6500845B2 (ja) 貼り合わせウェーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
JP2008028415A (ja) Soiウエーハの製造方法及びsoiウエーハ
TW202335092A (zh) 用於將薄層移轉至載體底材之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R150 Certificate of patent or registration of utility model

Ref document number: 6513041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250