CN108701593A - 半导体晶圆的热处理方法 - Google Patents
半导体晶圆的热处理方法 Download PDFInfo
- Publication number
- CN108701593A CN108701593A CN201780011704.0A CN201780011704A CN108701593A CN 108701593 A CN108701593 A CN 108701593A CN 201780011704 A CN201780011704 A CN 201780011704A CN 108701593 A CN108701593 A CN 108701593A
- Authority
- CN
- China
- Prior art keywords
- heat treatment
- semiconductor crystal
- crystal wafer
- wafer
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 166
- 239000013078 crystal Substances 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 61
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000002360 preparation method Methods 0.000 claims abstract description 25
- 238000000926 separation method Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 230000014759 maintenance of location Effects 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 158
- 239000010408 film Substances 0.000 description 28
- 150000002500 ions Chemical class 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000000227 grinding Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- -1 hydrogen ion Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明是一种半导体晶圆的热处理方法，其在单片式的热处理炉内配设有能够载置半导体晶圆的基座，并对载置于该基座的半导体晶圆进行热处理，其特征在于，在所述热处理前，在所述热处理炉内，进行以比所述热处理的温度低的规定温度保持规定时间的预备加热，在该预备加热中，使所述半导体晶圆从所述基座分离并进行保持。由此，提供一种半导体晶圆的热处理方法，该方法即使在高温热处理时也不会大幅降低生产性，并能够抑制半导体晶圆的滑移。
Description
技术领域
本发明涉及一种半导体晶圆的热处理方法。
背景技术
例如作为SOI(Silicon On Insulator：绝缘体上硅)晶圆的制造方法，特别是作为实现先进集成电路的高性能化的薄膜SOI晶圆的制造方法，将注入了离子的晶圆接合后剥离来制造SOI晶圆的方法(离子注入剥离法：也称为智能剥离法(注册商标)的技术)受到关注。该离子注入剥离法为如下技术：在两张硅晶圆中，至少在一方上形成氧化膜，并且从一方的硅晶圆(接合晶圆)的上表面注入氢离子、稀有气体离子等气体离子，在该晶圆内部形成微小气泡层(也称为封入层或离子注入层)后，使注入了该离子的一方的面隔着氧化膜与另一方的硅晶圆(基体晶圆)紧密结合，之后施加热处理(剥离热处理)，将微小气泡层作为劈开面，将一方的晶圆(接合晶圆)剥离成薄膜状，做成SOI晶圆(参照专利文献1)。根据需要，也会进一步施加热处理(结合热处理)，牢固地进行结合。在该阶段中，劈开面(剥离面)成为SOI层的表面，能够比较容易地获得SOI膜厚较薄且均匀性也较高的SOI晶圆。
然而，剥离后的SOI晶圆表面上存在离子注入所导致的损坏层，且表面粗糙度比通常的硅晶圆的镜面大。因此，在离子注入剥离法中，需要除去这样的损坏层和表面粗糙度。
以往，为了除去该损坏层等，在结合热处理后的最终工序中，进行被称为接触抛光的研磨量极少的镜面研磨(加工余量：100nm左右或其以上)。另外，若对SOI层进行包含机械加工要素的研磨，则会产生如下问题，即，由于研磨的加工余量不均匀，而会导致通过氢离子等的注入和剥离所完成的SOI层的面内膜厚均匀性(面内膜厚分布)恶化。具体而言，在使用例如直径为300mm的单晶硅晶圆以离子注入剥离法制作贴合SOI晶圆的情况下，若仅用接触抛光使剥离后的SOI层表面平坦、除去损坏，则即使刚剥离后的SOI层的面内膜厚均匀性为±1nm，也无法避免在接触抛光后恶化至±6nm以上。
作为解决这样的问题点的方法，出现了替代上述接触抛光而进行高温热处理来改善表面粗糙度的平坦化处理。例如，在专利文献2中记载有如下方法：在惰性气体、氢气或它们的混合气体气氛下对剥离了接合晶圆后的贴合晶圆实施热处理，之后，进行热氧化而在薄膜的表面形成热氧化膜，并通过除去该热氧化膜(即，牺牲氧化处理)来减小薄膜的厚度。
作为其它的方法，也记载有如下的方法：在对剥离后的贴合晶圆实施了惰性气体、氢气或它们的混合气体气氛下的热处理后，以70nm以下的加工余量对上述薄膜的表面进行研磨，之后，通过进行牺牲氧化处理来减小薄膜的厚度。
现有技术文献
专利文献
专利文献1：日本专利公开平5-211128号公报
专利文献2：国际公开第WO2003/009386号单行本
专利文献3：国际公开第WO2005/001916号单行本
发明内容
(一)要解决的技术问题
近年来，针对与RF(Radio Frequency：高频)器件(日语：デバイス)对应的SOI晶圆的品质要求逐渐变得严苛。特别是，被强烈要求提高器件活性区域的SOI层(BOND层)中的膜厚均匀性。作为提高这样的膜厚均匀性的方法，如上所述，有在对SOI晶圆实施高温热处理并进行了表面改良(平坦化)后进行研磨加工的技术(专利文献2)。
然而，若在高温下进行SOI晶圆的热处理，则会产生容易发生滑移位错(以下简称为滑移)的问题。滑移具有若进行急剧的升温处理或长时间高温的热处理则会表面化(日语：顕在化)的特征。作为滑移的对策，可以采用减轻热冲击所导致的热应力的手段，即通过降低高温热处理时的升温速度，或者将升温过程分为多步而使温度平缓地上升，但是存在因热处理时间变长而使生产性大幅下降的问题，并不优选。
本发明鉴于上述问题点而完成，其目的在于，提供一种半导体晶圆的热处理方法，该方法即使在高温热处理时也不会大幅降低生产性，并能够抑制半导体晶圆的滑移。
(二)技术方案
为了实现上述目的，在本发明中，提供一种半导体晶圆的热处理方法，其在单片式(日语：枚葉式)的热处理炉内配设有能够载置半导体晶圆的基座，并对载置于该基座的半导体晶圆进行热处理，其特征在于，
在所述热处理前，在所述热处理炉内，进行以比所述热处理的温度低的规定温度保持规定时间的预备加热，在该预备加热中，使所述半导体晶圆从所述基座分离并进行保持。
根据这样的半导体晶圆的热处理方法，即使在高温热处理时也不会大幅降低生产性，并能够抑制半导体晶圆的滑移。
另外，优选，使所述半导体晶圆被升降销支承来进行所述半导体晶圆从所述基座的分离，其中，所述升降销使所述半导体晶圆相对于所述基座上下移动。
根据这样的半导体晶圆的热处理方法，无需专用的分离装置，较为简便。
另外，优选，所述半导体晶圆为SOI晶圆。
SOI晶圆在其制造工序中已经接受过剥离热处理、结合热处理等至少一次的热处理，因此与通常的半导体晶圆(未热处理的晶圆)相比，对滑移位错的发生为更敏感(容易发生滑移)，因此本发明的热处理特别有效。
另外，优选，将所述热处理的温度设定为1100℃以上，将所述预备加热的温度设定为700℃以上且低于1100℃。
根据这样的半导体晶圆的热处理方法，能够实现半导体晶圆的表面改良，并能够进一步抑制半导体晶圆的滑移。
另外，优选，在氢气或氩气、或者它们的混合气体气氛下进行所述热处理。
根据这样的半导体晶圆的热处理方法，能够适宜地进行使半导体晶圆的表面平坦化的热处理。
另外，优选，将所述预备加热的保持时间设定为10秒以上且90秒以下。
根据这样的半导体晶圆的热处理方法，能够维持滑移的抑制效果，并能够充分地获得生产量。
(三)有益效果
根据本发明的半导体晶圆的热处理方法，即使在高温热处理时也不会大幅降低生产性，并能够抑制半导体晶圆的滑移。
附图说明
图1是表示本发明的半导体晶圆的热处理方法的一例的流程图。
图2是表示适用了本发明的半导体晶圆的热处理方法的SOI晶圆的制造方法的一例的流程图。
图3是表示实施例1的温度分布的曲线图。
图4是表示比较例1的温度分布的曲线图。
图5是表示比较例2的温度分布的曲线图。
图6是表示实施例1的温度分布、各温度下的工序内容、以及各温度下的SOI晶圆的位置的关系的图。
图7是表示用激光表面检查装置对实施例1、比较例1以及比较例2的热处理后的SOI晶圆进行测量的结果的图。
具体实施方式
以下对本发明进行更详细地说明。
如上所述，正在寻求在半导体晶圆、特别是SOI晶圆的高温热处理中不会大幅降低生产性并能够抑制半导体晶圆的滑移的半导体晶圆的热处理方法。该方法包括对半导体晶圆进行高温热处理的工序。作为进行高温热处理的目的，可举出半导体晶圆的表面改良(平坦化)。
在对半导体晶圆、特别是SOI晶圆进行热处理时，以往是通过采用减轻热冲击所导致的热应力的手段来抑制滑移，即通过降低高温热处理时的升温速度，或者将升温过程分为多步而使温度平缓地上升，但是存在因热处理时间变长而使生产性恶化的问题。因此，本发明的技术问题在于，提供一种半导体晶圆的热处理方法，该方法即使在高温热处理时也不会大幅降低生产性，并能够抑制半导体晶圆、特别是SOI晶圆的滑移。
首先，研究在对SOI晶圆进行热处理时发生滑移的机理，获得了以下的见解。由于事先存在于热处理炉内的基座处于被高温加热的状态，因此若将从热处理炉外输送的晶圆载置于该基座上，则会由于晶圆与基座之间的温度差而发生晶圆的热变形，在与基座接触的晶圆外周部会形成作为滑移的起点的损伤，在热处理时容易发生滑移。因此，在本发明中，在将晶圆载置于基座上之前，在热处理炉内，对使用例如升降销保持为悬空状态的晶圆进行预备加热，当晶圆与基座之间的温度差降低后，在基座上进行高温热处理。其结果为，能够制造不会大幅降低生产性并抑制了滑移的SOI晶圆。
此外，在专利文献3中，记载有在外延成长前的氢热处理时将晶圆支承于升降销上的技术(使晶圆与基座分离)。然而，专利文献3公开的是硅外延晶圆的制造方法，专利文献3的目的在于，减少外延成长时的背面凹凸，即，解决伴随膜成长所引起的问题点。因此，在专利文献3中，对于在进行外延成长以外的处理，例如是本发明这样的不伴随膜成长的热处理、特别是使半导体晶圆的剥离面平坦化的热处理之前使晶圆与基座分离，完全没有任何公开以及提示。
以下，参照附图对本发明的实施方式进行具体的说明，但本发明不限于此。
首先，参照图1的(a)，对可以用于本发明的半导体晶圆的热处理方法的单片式的热处理炉进行说明。在单片式的热处理炉10内配设有：能够向热处理炉内投入(输送)半导体晶圆11的传送叶片12、能够载置半导体晶圆11的基座13、能够使半导体晶圆11相对于基座13上下移动的升降销14以及能够对半导体晶圆11进行热处理的灯15。此外，在图1的(a)中，图示了半导体晶圆11是在基体晶圆21上形成有埋入绝缘膜层22和SOI层23的SOI晶圆的情况。
作为单片式的热处理炉10，可以使用能够进行急剧升温、高温保持、急剧降温的RTA处理(Rapid Thermal Annealing：快速热退火)的灯加热方式的单片式热处理炉。
接着，参照图1的(a)～(c)，作为本发明的半导体晶圆的热处理方法的一例，对SOI晶圆的热处理方法进行说明，但本发明不限于此。本发明的目的之一在于，减少在使SOI晶圆的剥离面平坦化的热处理(例如，1100℃以上的高温热处理)中发生的滑移位错，但不限于SOI晶圆，也可以适用于通常的单晶硅晶圆等半导体晶圆的热处理(例如，消灭表面的缺陷的高温热处理)。
作为进行本发明的热处理的对象之一的SOI晶圆，在其制造工序中已经接受过剥离热处理、结合热处理等至少一次的热处理，因此与通常的半导体晶圆(未热处理的晶圆)相比，对滑移位错的发生更为敏感(容易发生滑移)，因此本发明的热处理特别有效。
首先，使用传送叶片12向单片式的热处理炉10内投入SOI晶圆11(图1的(a))。这时，先使升降销14相对于基座13相对地上升。由此，在将SOI晶圆11从传送叶片12卸下而载置于升降销14时，能够使SOI晶圆11从基座13分离并保持。此外，使SOI晶圆11从基座13分离并保持的方法，并不限于将SOI晶圆11支承于升降销14来进行的方法，但该方法无需专用的分离装置，较为简便。
SOI晶圆11投入时的热处理炉10内的气氛并无特别限定，可以为例如氢气或氩气或者它们的混合气体气氛。
SOI晶圆投入时的热处理炉内的温度并无特别限定，可以设定为例如700℃以上且低于1100℃。
接着，在后述的热处理(图1的(c))之前，在单片式的热处理炉10内，进行以比后述的热处理的温度低的规定温度保持规定时间的预备加热(预热)(图1的(b))。在本发明中，在该预备加热中，使SOI晶圆11从基座13分离并保持。
预备加热例如可以通过灯15来进行。作为灯15，例如可以使用卤素灯。
预备加热可以在例如氢气或氩气或者它们的混合气体气氛下进行。
预备加热的保持温度并无特别限定，优选为700℃以上且低于1100℃。预备加热的温度若为700℃以上，则能够充分减小半导体晶圆11与基座13之间的温度差。后述的热处理的温度(高温保持温度)优选为1100℃以上，因此预备加热的温度优选为低于1100℃。
预备加热的保持时间并无特别限定，优选设定为10秒以上且90秒以下。预备加热的保持时间若为10秒以上，则滑移的抑制效果充分。预备加热的保持时间若为90秒以下，则能够充分地获得生产量。
接着，对预备加热后的SOI晶圆11进行热处理(图1的(c))。在进行热处理时，例如，使升降销14相对于基座13相对地下降，从而将SOI晶圆11载置于基座13。
热处理例如可以通过灯15来进行。即，可以使预备加热中的加热手段与热处理中的加热手段相同。
热处理优选在氢气或氩气或者它们的混合气体气氛下进行。这样，可以使预备加热中的气氛与热处理中的气氛相同。另外，由此能够进行半导体晶圆11的表面平坦化热处理。另外，尤其能够进行使以离子注入剥离法制作的SOI晶圆的剥离的表面平坦化的热处理。
热处理可以通过RTA处理进行。由此，能够更充分地进行半导体晶圆、特别是SOI晶圆的表面改良。
热处理的温度(高温保持温度)并无特别限定，优选设定为1100℃以上。热处理的温度若为1100℃以上，则能够更充分地进行半导体晶圆、特别是SOI晶圆的表面改良。热处理的温度的上限并无特别限定，例如可以为1350℃。
热处理的时间(高温保持时间)并无特别限定，例如可以为1秒以上且300秒以下。
热处理中的升温速度以及降温速度并无特别限定，例如可以为10℃/秒以上且50℃/秒以下。
接着，参照图2对将本发明的半导体晶圆的热处理方法适用于SOI晶圆的制造方法的情况进行说明。该例是仅对接合晶圆进行了绝缘膜形成的例子。这样，在将本发明适用于SOI晶圆的制造的情况下，即，作为SOI晶圆的热处理方法，在进行基座上的高温热处理前，添加对在热处理炉内使用升降销等保持为悬空状态的晶圆进行预备加热的工艺过程，在此情况下，能够制造兼顾滑移抑制与较高生产性的SOI晶圆。
首先，准备接合晶圆(图2的S11)。接合晶圆可以为单晶硅晶圆。
接着，通过例如热氧化、CVD等，在接合晶圆上使作为埋入绝缘膜层(在埋入氧化膜层的情况下也称为BOX层)的绝缘膜(例如氧化膜)成长(图2的S12)。
接着，利用离子注入机从上述的绝缘膜的上方注入氢离子和稀有气体离子中的至少一种气体离子，而在接合晶圆内形成离子注入层(图2的S13)。这时，为了能够获得作为目标的SOI层的厚度，选择离子注入加速电压。
接着，为了除去接合晶圆的贴合面的颗粒，进行贴合前清洗(图2的S14)。
另一方面，在上述之外，准备基体晶圆(图2的S21)。基体晶圆可以为单晶硅晶圆。
接着，为了除去基体晶圆的表面的颗粒，进行贴合前清洗(图2的S22)。此外，图2的S11～S14与图2的S21～S22可以同时进行。
接着，以使基体晶圆与接合晶圆的离子注入面相接的方式，使基体晶圆与形成有绝缘膜的接合晶圆紧密结合而贴合(图2的S31)。
接着，对贴合的晶圆实施使离子注入层产生微小气泡层的热处理(剥离热处理)，通过产生的微小气泡层进行剥离，制作在基体晶圆上形成有埋入绝缘膜层和SOI层的贴合晶圆(图2的S32)。
接着，为了增加贴合界面的结合强度，对贴合晶圆实施结合热处理(图2的S33)。
接着，除去因结合热处理而产生的贴合晶圆表面的氧化膜(图2的S34)。如上所述，能够制作SOI晶圆。
接着，为了使SOI晶圆的剥离面平坦化，对SOI晶圆进行预备加热和热处理(表面改良高温热处理)(图2的S35和S36)。该工序的详情如上所述。
接着，对热处理后的SOI晶圆进行研磨(图2的S37)。由于在高温热处理后进行研磨，因此与仅通过研磨进行平坦化时相比，能够降低研磨的加工余量。
接着，对研磨后的SOI晶圆进行牺牲氧化处理来减小SOI层的厚度(图2的S38)。例如，通过使用分批式纵型炉的氧化热处理，式SOI层的表面热氧化而形成氧化膜，并通过用含有HF的水溶液等除去该氧化膜，来减小SOI层的厚度。
如上所述，能够制造SOI晶圆。
实施例
以下，示出实施例和比较例并对本发明进行更具体而言明，但本发明不限于下述的实施例。
(实施例1)
在下述表1和图3所示的温度分布(处置时间图)中，对下述表1所示的SOI晶圆进行了预备加热和热处理。在图3中，纵轴为热处理温度(℃)，横轴为经过时间(处置经过时间)(秒)。另外，实施例1的温度分布、各温度下的工序内容、以及各温度下的SOI晶圆的位置的关系如图6所示。此外，在图6中示出了连续对两张SOI晶圆进行热处理时的温度分布。此外，如图3～6所示，表1所示的周期是从投入SOI晶圆时开始到急剧降温结束时为止的时间。
具体而言，首先，将SOI晶圆投入到炉内温度为850℃的单片式热处理炉(图1的(a))。接着，将SOI晶圆载置于升降销(即，使SOI晶圆从基座分离)，并且在常压、100％氢气气氛下以850℃、30秒的条件进行了预备加热(图1的(b))。接着，使升降销相对于基座相对地下降，从而将SOI晶圆载置于基座。接着，以15℃/秒的升温速度使温度上升至1100℃。接着，在常压、100％氢气气氛下，以保持温度为1100℃、高温保持时间为120秒的条件进行了热处理(图1的(c))。接着，以15℃/秒的降温速度使温度下降至850℃。
(比较例1)
在下述表1以及图4所示的温度分布中，对下述表1所示的SOI晶圆进行了热处理。具体而言，除了不进行预备加热以外，以与实施例1同样的条件进行了热处理。即，首先，将SOI晶圆投入炉内温度为850℃的单片式热处理炉，并将SOI晶圆载置于基座。接着，以15℃/秒的升温速度使温度上升至1100℃。接着，在常压、100％氢气气氛下以保持温度为1100℃、高温保持时间为120秒的条件进行了热处理。接着，以15℃/秒的降温速度使温度下降至850℃。
(比较例2)
在下述表1和图5所示的温度分布中，对下述表1所示的SOI晶圆进行了热处理。具体而言，首先，将SOI晶圆投入炉内温度为850℃的单片式热处理炉，并将SOI晶圆载置于基座。接着，将升温过程分为两步进行了升温。具体而言，在以2℃/秒的升温速度使温度上升至1000℃后，在1000℃下保持30秒，之后，以2℃/秒的升温速度使温度上升至1100℃。在该升温后，在常压、100％氢气气氛下，以保持温度为1100℃、高温保持时间为120秒的条件进行了热处理。之后，以15℃/秒的降温速度使温度下降至850℃。
实施例1、比较例1以及比较例2的结果如表1和图7所示。此外，图7是表示用激光表面检查装置对实施例1、比较例1以及比较例2的热处理后的SOI晶圆进行测量的结果的图。
[表1]
如表1和图7所示，在实施例1中，即使在高温热处理时也未大幅降低生产性(周期为比较例1的1.17倍)，并未发生滑移。另一方面，在未进行预备加热的比较例1中，在SOI晶圆的外周部发生了滑移。具体而言，对一张SOI晶圆检测出了77个滑移。另外，在比较例2中，为了解决滑移而降低升温速度并将升温过程分为多步以使温度平缓地上升，因此在比较例2中，虽未发生滑移，但周期增加为比较例1的1.77倍，生产性大幅下降。
(实施例2)
除了将预备加热中的保持时间设定为60秒以外，以与实施例1同样的条件进行了预备加热和热处理。其结果为，在实施例2中也未发生SOI晶圆的滑移。另外，实施例2相对于比较例1的周期的相对值为1.33，也能够维持生产性。
此外，本发明不限于上述实施方式。上述实施方式仅为例示，任何具有与本发明的权利要求书中记载的技术思想实质相同的结构，并起到同样的作用效果的方案，均包含在本发明的技术的范围内。
Claims (6)
1.一种半导体晶圆的热处理方法，其在单片式的热处理炉内配设有能够载置半导体晶圆的基座，并对载置于该基座的半导体晶圆进行热处理，其特征在于，
在所述热处理前，在所述热处理炉内，进行以比所述热处理的温度低的规定温度保持规定时间的预备加热，在该预备加热中，使所述半导体晶圆从所述基座分离并进行保持。
2.根据权利要求1所述的半导体晶圆的热处理方法，其特征在于，
使所述半导体晶圆被升降销支承来进行所述半导体晶圆从所述基座的分离，其中，所述升降销使所述半导体晶圆相对于所述基座上下移动。
3.根据权利要求1或2所述的半导体晶圆的热处理方法，其特征在于，
所述半导体晶圆为SOI晶圆。
4.根据权利要求1至3中任一项所述的半导体晶圆的热处理方法，其特征在于，
将所述热处理的温度设定为1100℃以上，将所述预备加热的温度设定为700℃以上且低于1100℃。
5.根据权利要求1至4中任一项所述的半导体晶圆的热处理方法，其特征在于，
在氢气或氩气、或者它们的混合气体气氛下进行所述热处理。
6.根据权利要求1至5中任一项所述的半导体晶圆的热处理方法，其特征在于，
将所述预备加热的保持时间设定为10秒以上且90秒以下。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016029815A JP6513041B2 (ja) | 2016-02-19 | 2016-02-19 | 半導体ウェーハの熱処理方法 |
| JP2016-029815 | 2016-02-19 | ||
| PCT/JP2017/002618 WO2017141652A1 (ja) | 2016-02-19 | 2017-01-26 | 半導体ウェーハの熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108701593A true CN108701593A (zh) | 2018-10-23 |
| CN108701593B CN108701593B (zh) | 2023-03-14 |
Family
ID=59625738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780011704.0A Active CN108701593B (zh) | 2016-02-19 | 2017-01-26 | 半导体晶圆的热处理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10763127B2 (zh) |
| JP (1) | JP6513041B2 (zh) |
| CN (1) | CN108701593B (zh) |
| WO (1) | WO2017141652A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| FR3093715B1 (fr) * | 2019-03-15 | 2021-03-05 | Soitec Silicon On Insulator | Dispositif de maintien pour un ensemble à fracturer |
| US11961817B2 (en) * | 2021-02-26 | 2024-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for forming a package structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197431A (ja) * | 1997-09-19 | 1999-04-09 | Dainippon Screen Mfg Co Ltd | 基板熱処理装置 |
| JP2002217183A (ja) * | 2001-01-22 | 2002-08-02 | Tokyo Electron Ltd | 熱処理装置と熱処理方法 |
| JP2005085993A (ja) * | 2003-09-09 | 2005-03-31 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| TW201324618A (zh) * | 2011-12-07 | 2013-06-16 | Dainippon Screen Mfg | 熱處理方法及熱處理裝置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235232A (ja) * | 1988-03-15 | 1989-09-20 | Seiko Epson Corp | 絶縁基板上の半導体膜の加熱法 |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6829690B1 (en) * | 2000-05-23 | 2004-12-07 | Navteq North America, Llc | Method and system for accessing spatially organized geographic data in blocks |
| JP2002110688A (ja) * | 2000-09-29 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| JP4703891B2 (ja) * | 2001-06-07 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 薄膜製造方法 |
| KR100874724B1 (ko) | 2001-07-17 | 2008-12-19 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조방법 |
| US6841728B2 (en) * | 2002-01-04 | 2005-01-11 | G.T. Equipment Technologies, Inc. | Solar cell stringing machine |
| US7006888B2 (en) * | 2002-01-14 | 2006-02-28 | Applied Materials, Inc. | Semiconductor wafer preheating |
| WO2005001916A1 (ja) | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP5084108B2 (ja) * | 2005-03-15 | 2012-11-28 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7378618B1 (en) | 2006-12-14 | 2008-05-27 | Applied Materials, Inc. | Rapid conductive cooling using a secondary process plane |
| JP2014175637A (ja) * | 2013-03-13 | 2014-09-22 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| US10192770B2 (en) * | 2014-10-03 | 2019-01-29 | Applied Materials, Inc. | Spring-loaded pins for susceptor assembly and processing methods using same |
-
2016
- 2016-02-19 JP JP2016029815A patent/JP6513041B2/ja active Active
-
2017
- 2017-01-26 CN CN201780011704.0A patent/CN108701593B/zh active Active
- 2017-01-26 US US16/072,541 patent/US10763127B2/en active Active
- 2017-01-26 WO PCT/JP2017/002618 patent/WO2017141652A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197431A (ja) * | 1997-09-19 | 1999-04-09 | Dainippon Screen Mfg Co Ltd | 基板熱処理装置 |
| JP2002217183A (ja) * | 2001-01-22 | 2002-08-02 | Tokyo Electron Ltd | 熱処理装置と熱処理方法 |
| JP2005085993A (ja) * | 2003-09-09 | 2005-03-31 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| TW201324618A (zh) * | 2011-12-07 | 2013-06-16 | Dainippon Screen Mfg | 熱處理方法及熱處理裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017141652A1 (ja) | 2017-08-24 |
| US10763127B2 (en) | 2020-09-01 |
| JP2017147392A (ja) | 2017-08-24 |
| CN108701593B (zh) | 2023-03-14 |
| US20190035639A1 (en) | 2019-01-31 |
| JP6513041B2 (ja) | 2019-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100454552C (zh) | 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片 | |
| CN104115255B (zh) | 贴合soi晶片的制造方法 | |
| TWI698907B (zh) | 貼合式soi晶圓的製造方法 | |
| CN106062924B (zh) | 贴合式晶圆的制造方法 | |
| CN106062923B (zh) | 贴合式soi晶圆的制造方法 | |
| KR20010101154A (ko) | Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 | |
| CN108701593A (zh) | 半导体晶圆的热处理方法 | |
| US10566196B2 (en) | Method for manufacturing bonded SOI wafer | |
| CN104885190B (zh) | Soi晶圆的制造方法 | |
| EP3308391B1 (en) | Process for the manufacture of a semiconductor element comprising a layer for trapping charges | |
| KR20080060152A (ko) | 접합 웨이퍼의 제조 방법 | |
| KR102019653B1 (ko) | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 | |
| CN111180317A (zh) | 贴合soi晶圆的制造方法 | |
| US20100022066A1 (en) | Method for producing high-resistance simox wafer | |
| CN105264641B (zh) | 贴合晶圆的制造方法 | |
| WO2017217129A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2002246458A (ja) | Ｓｉｍｏｘ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |