CN1153262C - 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺 - Google Patents

具有非均匀少数载流子寿命分布的单晶硅及其形成工艺 Download PDF

Info

Publication number
CN1153262C
CN1153262C CNB998106283A CN99810628A CN1153262C CN 1153262 C CN1153262 C CN 1153262C CN B998106283 A CNB998106283 A CN B998106283A CN 99810628 A CN99810628 A CN 99810628A CN 1153262 C CN1153262 C CN 1153262C
Authority
CN
China
Prior art keywords
silicon section
silicon
front surface
concentration
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998106283A
Other languages
English (en)
Other versions
CN1317149A (zh
Inventor
罗伯特・J・法尔斯特
罗伯特·J·法尔斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1317149A publication Critical patent/CN1317149A/zh
Application granted granted Critical
Publication of CN1153262C publication Critical patent/CN1153262C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种具有非均匀少数载流子寿命分布的单晶硅及其形成工艺。此硅段有一个前表面，一个后表面，与一个在前表面和后表面之间的中心平面。在此工艺中，硅段经受一个热处理以形成晶格空位，这些晶格空位形成在硅段的主体内。然后将此硅段从所述热处理温度冷却，其速率使有些而不是全部晶格空位能扩散至前表面以产生具有一个空位浓度分布的硅段，此分布中峰值密度在中心平面处或其附近且密度通常朝硅段前表面方向减小。然后将铂原子扩散到硅基体内使形成的铂浓度分布基本上取决于晶格空位的浓度分布。

Description

具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
技术领域
本发明一般地涉及一种用于制备具有改善的关断或开通时间及正向压降的高性能硅功率器件的工艺。更具体地说，本发明的工艺涉及通过控制硅段(silicon segment)内复合中心的浓度分布制备包括具有不同的少数载流子寿命的各区域的硅段。
背景技术
对于某些类型固态功率元件例如可控硅或功率二极管的设计者来说，开关速度与关断电荷都是重要的考虑因素。当开关速度提高与关断电荷减少时，器件的效率变高。然而可惜的是，提高一个特定器件的开关速度常常导致关断电荷与正向压降的增加，这个结果起到阻碍器件提高效率的作用。
典型地，在“导通”状态下，功率器件内充满负责承载所要求的大电流的过量载流子。但是，当器件关断时，这类器件将发生问题；更准确地说，问题发生在当不再需要时如何消除这些载流子。已证明少数载流子复合是一个主要的机理，通过它可消除这些过量的载流子。复合进行得越快，功率器件关断时载流子能耗尽得越快，因而器件实际上关断得越快。然而，如果复合速率在器件的整个体积内都高，则当器件导通时要求有较高的电压以支持电流。结果，器件的功率消耗增大并从而使器件的效率降低。因此，器件开关速度的任何改善是以器件效率的降低为代价而达到的。
已知在用杀伤寿命杂质(即复合中心诸如金或铂)掺入半导体器件的技术中，导致当器件关断时复合速率加快，因而也导致开关速度加快。(参看例如V.Temple与F.Holroyd的“为改善关断时间与正向压降之间协调关系的最佳载流子寿命分布”，IEEETransactions on Electron Devices，23版，783-790页(1983))。过去，这种掺杂典型用于器件的大面积，甚至遍及器件的整个体积。这个方法导致器件关断时间的明显缩短。但是伴随此改善的是器件的正向压降增大。当遍及器件的整个体积使用包括电子、中子伽马δ辐射的“杀伤寿命”的替代方法时，得到了类似的结果。
在一个为避免与器件的整体掺杂或整体处理相联系的问题的试验中，提出了局部杀伤寿命的方法。(参看例如Temple et al.的论文，IEEE Transactions on Electron Devices 283-790页。)例如，在一个为控制少数载流子复合中心位置的试验中，对可控硅的局部区域进行了有选择的辐射，或掺杂金，从而缩短器件的一个特殊区域内的少数载流子的寿命。这些方法是有吸引力的，因为至少在理论上它们使能有选择地给一个区域掺入复合中心，从而改善该区域内的开关速度，而留下器件的主体不掺杂，从而防止与器件的整体掺杂或整体处理相联系的大正向压降。
以前，已考虑过最佳化这些复合中心在器件体积内的空间位置。例如在图1A与图1B中所示，Temple et al.证明需要有一个增强复合(即缩短少数载流子寿命)的区域形成在器件内的某个垂直于导通状态下电流流动方向的平面内。但是，如何有选择地制作或控制掺杂剂在器件内位置的实际问题迄今仍被证明是个难题。事实上，Temple et al.指出在器件内局部制作这样一个区域是不易根据实验来实现的，而任何实际应用将包括一个伴随未知的成功机会的广泛的开发程序。
由此可见，继续存在对于一种处理的需要，由此处理可有选择地分布或制作器件内少数载流子复合中心的浓度，使这些中心主要位于一个特殊区域内，而器件的剩余部分基本上没有这类中心。
发明内容
因此，本发明的目的是提供一种适用于制造具有加快的开关速度而不伴随增大正向压降的固态功率器件的单晶硅段；提供这样一种硅段，它含有沿深度不均匀分布的少数载流子复合中心；提供这样一种硅段的处理，在此处理中硅段经受一次初始热处理以便在其中分布空位浓度；及提供这样一种处理，在此处理中填隙铂原子在导致铂浓度分布基本上对应于空位浓度分布的情况下扩散到硅段内。
简言之，本发明涉及这样一种单晶硅段，具有两个基本平行的主表面，其中一个是硅段的前表面而另一个是后表面，一个位于前表面与后表面之间同二者约等距的中心平面，一个连接前表面与后表面的周围边缘，一个包括前表面以下与从前表面向中心平面测量距离D1之间的硅段第一区域的表面层，与一个包括中心平面与第一区域之间的硅段第二区域的主体层，此硅段的特征在于含有不均匀分布的少数载流子复合中心，主体层内的中心浓度大于表面层内的中心浓度，中心的浓度分布为中心的峰值密度在中心平面处或其附近，且浓度从峰值密度位置朝硅段前表面方向减小。
本发明还涉及一种单晶硅段，含有少数载流子复合中心并有两个基本平行的主表面，其中一个是硅段的前表面而另一个是硅段的后表面，一个位于前表面与后表面之间同二者等距的中心平面，复合中心在前表面与后表面之间有不均匀分布：复合中心的最大浓度在前表面与中心平面之间并且比中心平面更接近于前表面的区域内；而复合中心的最小浓度小于在中心平面处的复合中心的浓度，并且复合中心的最小浓度在前表面与最大浓度之间，复合中心的浓度从最小浓度向最大浓度增大并且从最大浓度向中心平面减小。
本发明还涉及一种用于热处理单晶硅段以影响硅段内少数载流子复合中心浓度分布的工艺，此硅段有一个前表面，一个后表面，一个在前表面与后表面之间的中心平面，一个包括前表面与从前表面向中心平面测量距离D之间的硅段区域的表面层，与一个包括中心平面与表面层之间硅段区域的主体层，此工艺包括：在一种气氛中热处理硅段以形成表面层与主体层内的晶格空位；控制热处理硅段的冷却速率以产生具有一个空位浓度分布的硅段，此分布中峰值密度在中心平面处或其附近，且沿硅段前表面方向密度减小；与将铂原子热扩散至冷却的硅段的硅基体内使形成一个取决于空位浓度分布的铂浓度分布。
本发明又涉及一种用于热处理单晶硅段以影响硅段内少数载流子复合中心浓度分布的工艺，此硅段有一个前表面与一个后表面，前表面上只有一层自然氧化层，及一个在前表面与后表面之间的中心平面，此工艺包括：在氮化气氛中热处理硅段的前表面以形成硅段内的晶格空位；控制热处理硅段的冷却速率以产生一个冷却的硅段内的空位浓度分布，其中最大密度在前表面与中心平面之间并且比中心平面更接近于前表面，空位浓度从前表面向最大密度区域增大而从最大密度区域向中心平面减小；与将铂原子热扩散到冷却的硅段的硅基体内使形成取决于空位浓度分布的铂浓度分布。
附图说明
本发明的其它目的与特征部分将一定程度地明确，部分将在下文中指出。
图1A是一个包括单个低寿命区域可控硅的示意图；即一个区域相对于该可控硅结构的其它区域含有较高的少数载流子复合中心浓度。
图1B是一条图1A的可控硅结构中在关断期间的少数载流子复合中心的最佳浓度分布(即少数载流子寿命分布)曲线。
图2是一条根据本发明处理的描绘少数载流子复合中心浓度相对于硅段深度(从硅段的一个表面延伸至另一个表面，但两个表面本身除外)的曲线。
图3是一条铂浓度相对于硅段深度(从一个表面延伸至另一个表面，但两个表面本身除外)的曲线，详细表示出Frank-Turnbull扩散机理占优势与空位浓度通常均匀时铂浓度分布作为处理时间的一个函数。
图4是一条铂浓度相对于硅段深度(从一个表面延伸至另一个表面，但两个表面本身除外)的曲线，详细表示当“踢出”机理占优势与空位浓度分布通常均匀时铂浓度分布作为处理时间的一个函数。
图5是一个描绘本发明工艺的示意图。
图6A至6D是通常描绘铂浓度相对于硅段深度(从一个表面延伸至另一个表面，但两个表面本身除外)的曲线，详细表示由于本发明工艺的不同实施例的结果可获得的各种铂浓度分布。
图7是一条铂浓度相对于硅段深度(从一个表面延伸至另一个表面，但两个表面本身除外)的曲线，详细表示在热退火处理期间如果存在一个增强的氧化层时或只存在一个自然的氧化层时可能得到的不同分布(曲线B与曲线A)。
图8A至8F是通常描绘铂浓度相对于硅段深度(从一个表示延伸至另一个表面，但两个表面本身除外)的曲线，详细表示本发明处理的不同实施例的结果得到的各种不对称的铂浓度分布。
具体实施方式
根据本发明的工艺，一个适用于制作电子功率器件例如可控硅与功率二极管的硅段，可经制作使在硅段的一个或几个特殊区域内包含一个峰值的复合中心浓度，而硅段的剩余部分保持一个相对较低的复合中心浓度。本发明的又一个特征在于以下事实：扩散到硅基体内的铂原子采取基本上对应于空位浓度分布的浓度分布，由此建立一个整个硅段内的复合中心浓度分布。
不依附于任何专门理论，通常认为少数载流子复合寿命与建立半导体带隙内的不连续能级的硅晶格缺陷的密度成反比。这些能级为跨越带隙的过量载流子的复合提供一个能量的“阶石”，因而使发生复合的速率增快。用于表征此速率的典型参数是少数载流子复合寿命τ。一个半导体的少数载流子的基本寿命τ0可由公式(1)表示：
         τ0＝(VthσNT)-1            (1)
式中  Vth是少数载流子的热速度；
      σ是少数载流子复合中心的捕获截面；
      NT是复合中心的浓度。
对于一个给定的半导体，少数载流子寿命公式中唯一的可调节参数是复合中心密度即或浓度。因而，为得到如图1B提出的寿命分布(图中N是存在的载流子数目，N是在导通状态下的平均载流子浓度，N/N是归一化浓度)，要求在硅段的两个表面之间某处的一层材料具有高于两个表面区域的复合中心浓度。一个对这些复合中心希望有的浓度分布表示在图2中。
复合中心可通过多种方法引入半导体，其中最常用的方法是将一种外部元素通常是一种金属扩散到硅材料内。近几年来，在硅功率器件领域内，已认识到很多关于复合中心铂的扩散与掺入机理的知识。至今的经验认为铂不是如同硼或铁各自的情况那样通过典型的替代或填隙扩散机理掺入硅的。相反，认为铂是通过两个可能的机理之一掺入的，据此一个快速扩散、低可溶性的填隙金属物质，通过同固有的点缺陷即晶格空位与硅自填隙的相互作用，转换为一个慢速扩散、高可溶性的替代物质。对复合或少数载流子寿命来说，是替代物质即铂的结果浓度对本发明是重要的。
第一机理(通过此机理一个铂原子能同一个固有的点缺陷相互作用)包括一个填隙铂原子与一个空位的结合以产生一个替代的铂原子。这个机理通常称为“Frank-Turnbull”(即“F-T”)机理，可由公式(2)表示：
        V+MiMs                 (2)
式中    V是一个硅晶格的空位；
        Mi是一个填隙铂原子；
        Ms是一个替代铂原子。
当一个填隙的铂原子把一个硅原子从它的晶格位置“踢出”并进入一个填隙位置时，发生第二机理。这个机理，即“踢出”机理，可由公式(3)表示：
        MiMs+I                   (3)
式中    I是一个硅自填隙原子；
        Mi是一个填隙的铂原子；
        Ms是一个替代的铂原子。
对于一个给定的内扩散铂的试验，哪个机理占优势，至少部分地取决于扩散的时间与温度，及试样内存在的空位浓度与自填隙浓度。如果F-T机理占优势，则在硅段内可形成或建立一个例如由图3描绘的铂浓度分布。从公式(2)可看到，如果遵循F-T机理，在试样中心达到的铂浓度约等于中心的空位浓度。这个关系可由公式(4)表示：
        Cm＝Cv(1+Cv eq/Cm eq)          (4)
式中    Cm与Cv分别是金属原子浓度与空位浓度；
        Cv eq与Cm eq分别是扩散温度下的空位浓度与金属原
        子浓度的平衡值。
典型地，Cv eq比Cm eq大得多，因此Cm≈Cv(即Cm约等于Cv)。结果，当遵循F-T机理时，内扩散的填隙铂原子填充试样内现存的空位并在处理中变为替代的铂原子。
再次参看图3，可看到填隙的铂原子与空位之间相互作用以产生替代的铂原子很快发生；即是说，从图3可看到，填隙铂的原子传输得足够快使相互作用基本上与时间无关。此外，从图3应当注意的是，虽然在硅段主体内Cm≈Cv，但在接近硅段表面的区域内有一些偏离Cm≈Cv。
现在参看图4，可看到如果比较踢出机理(图4)与F-T机理(图3)的结果，从图1B表示的希望的浓度分布图形看来，F-T机理提供一个较均匀的复合中心深度分布。然而，事实上由F-T机理掺入的铂原子好象与空位浓度分布紧密相关，这是本发明的中心。如果硅材料的空位浓度分布可控，假如铂原子向内扩散遵循F-T机理，则器件中铂的浓度分布也可控。
因此，本发明的工艺提供如下方法：通过方便地控制空位浓度分布以便可重复地控制硅材料内复合中心的浓度分布。更准确地说，通过控制硅材料内的空位密位分布与铂扩散到材料内的条件，使遵循F-T机理，可在材料内以希望的深度分布形式掺入复合中心，从而提供最佳的器件性能。
用于本发明处理的起始材料典型地为从按常规的切氏(Czochralski)晶体生成方法生成的单晶硅棒上切割下来的单晶硅段。或者，单晶硅段也可从按常规的悬浮区熔晶体生成方法生成的单晶硅棒上切下。这些方法，以及标准的硅段切割、研磨、蚀刻与抛光技术已公开在例如Academic Press 1989年出版的Shimura的“半导体硅晶体技术”与纽约Springer-Verlag 1982年出版的J.Grabmaier ed.的“硅的化学蚀刻”(以引用方式结合在本申请中作为参考)等论文中。
应当注意的是，由于本发明的处理按F-T机理进行，当向内扩散时填隙的铂原子填充硅基体内的空位。因此，铂浓度分布是硅段内空位浓度分布的函数，或基本上取决于后者。另一说法，硅基体内铂原子出现的位置对应于硅基体内空位的位置。因而不认为本处理中包括氧淀析剂的吸气作用。结果，硅段内氧的浓度对本发明的处理不是严格的限制。因此，开始硅段可基本上不含氧，或可含有下降至切氏处理可达到的范围(按ASTM标准F-121-83确定，在从约5×1017至约9×1017原子数/cm3的范围内)以内或甚至以外任何水平的氧浓度。
对于以切氏法形成的硅，与单晶棒从硅的熔点温度(约1410℃)下降经过约750℃至约350℃范围的冷却速率有关，可能形成氧淀析核化中心。在起始材料内这些核化中心的有或无对本发明不是限制条件。然而，最好通过在不超过约1300℃的温度下热处理硅以便能把这些核化中心溶解。某些热处理，例如在约800℃温度下退火约4小时，能稳定这些中心使它们在不超过1150℃温度下不会被溶解。
当单晶硅中存在杂质时，替代的碳具有催化形成氧淀析核化中心的能力。因此，根据这个或其它原因，最好单晶硅起始材料含有低浓度的碳。即是说，要求单晶硅优先含有低于约5×1016原子数/cm3的碳浓度，更好低于约1×1016原子数/cm3，最好低于5×1015原子数/cm3。
现在参看图5，本发明处理的起始材料最好是一块有一个前表面3、一个后表面5与一个在前后表面之间的假想中心平面7的单晶硅段1。本文中术语“前”与“后”用于区别硅段的两个通常是平的主表面；按照文中使用的术语硅段的前表面不一定是后来将在其上面制作电子器件的表面，按照文中使用的术语硅段的后表面也不一定是与在其上面制作电子器件的表面相背的硅段主表面。此外，由于硅段可能有某些总厚度变化(TTV)、扭曲或弯曲，前表面上的每一点与后表面上每一点之间的中点可能不精确地落在一个平面内；但是，根据实践经验，TTV、扭曲与弯曲通常是如此微弱以致可以说各中点非常接近于落在一个前后表面之间的近似等距的假想中心平面内。
应当注意的是本发明的处理可在各种不等厚度的硅段上进行，材料的厚度部分地是由它制成的器件类型的一个函数。例如，一块较薄的硅段，比如一块厚度范围从约500至约800μm的硅段，可用作起始材料。或者，可使用厚度范围从800μm至高达约1500μm或以上的较厚的硅段。但是，通常对于感兴趣的特定器件，例如可控硅与功率二极管，以及低噪声、高性能硅探测器，厚度范围将从约800μm至约1200μm。
在本发明处理的第一实施例中，硅段1在步骤S1中在含氧气氛中经热处理以形成一个包围硅段1的氧化层9。通常，此氧化层的厚度大于在硅上形成的自然氧化层的厚度(约15)；最好此氧化层厚度至少为约20，且在某些实施例中至少为约25或甚至至少为约30。但是，至今得到的实验证据显示厚度大于30的氧化层，虽然不影响要求的性能，提供很少或没有附加的好处。
在步骤S2中，硅晶片经受一个热处理步骤，在此处理中硅段加热至一个升高的温度以形成并增加硅段1的主体11内的晶格空位13的数目密度。此热处理步骤最好在快速热退火炉内进行，在此炉内硅晶片迅速加热至目标温度然后在该温度下退火延续较短的时间周期。通常，硅晶片承受的温度超过1150℃，优选至少为1175℃，更好至少为约1200℃，最好在约1200℃与1275℃之间。
在本发明的第一实施例中，快速热退火步骤在氮化气氛中，即在一个含有氮(N2)或含氮化合物气体例如氨的能够氮化暴露的硅表面的气氛中进行。因此此气氛可全部由氮或氮化合物气体组成，也可附加包括一种非氮化气体例如氩。当达到退火温度时，即使不是同时也差不多立即达到整个硅段内空位浓度的增加。通常硅段在此温度下保持至少1秒，典型延续至少几秒(例如至少3秒)，最好延续几十秒(例如20、30、40或50秒)，同时根据硅段的初始厚度与想要得到的特性，延续的时间周期可高达约60秒(接近市场上可买到的快速热退火炉的限值)。形成的硅段将有一个较均匀的空位浓度(数目密度)分布。
根据至今取得的实验证据，进行快速热退火步骤的气氛中氧、水蒸汽与其它氧化气体的含量最好不高于一个较低的分压力；即是说，此气氛几乎没有氧化气体或这类气体的分压力，其含量不足以注入足够数量的抑制建立空位浓度的硅自填隙原子。虽然尚未精确确定氧化气体浓度的较低限值，但已证明对于氧的分压力为0.01大气压(atm)或为10000份每百万原子(10000ppma)的情况，不增加空位浓度因而观察不到效果。因此，此气氛中氧或其它氧化气体的分压力优先低于0.01atm(10000ppma)，较好不大于约0.005atm(5000ppma)，更好不大于约0.002atm(2000ppma)，最好不大于约0.001atm(1000ppma)。
快速热退火可在许多市场上可买到的快速热退火(“RTA”)炉的任一个中进行，在此炉中可借助大功率灯泡组分别加热硅段。RTA炉通常能把厚度已在前面提到的范围内的硅段在几秒内从室温迅速加热至1200℃。一种这类市场上可买到的RTA炉是可从AG联合公司(Mountain View，CA)购买的610型炉。
固有的点缺陷(即空位与硅自填隙)能扩散通过单晶硅，扩散的速率与温度有关。因此，在给定温度下固有的点缺陷的浓度分布是固有点缺陷的扩散速率与复合速率的函数。例如，在温度接近于硅晶片在快速退火步骤中退火时的温度时，固有的点缺陷较活动，而在700℃那么高的温度下延续任何工业实用时间周期时，固有的点缺陷基本上不活动。至今取得的实验证据显示在低于700℃温度下，有效的空位扩散速率明显减慢，且可能在800℃、900℃或甚至1000℃那么高的温度下，可认为延续任何工业实际时间周期而空位不活动。
当步骤S2完成时，在步骤S3中硅晶片迅速冷却经过单晶硅内的晶格空位较活动的温度范围。当硅段的温度降落经过此范围时，空位扩散至氧化层9并被湮灭，从而导致空位浓度分布的改变，改变的程度取决于硅段保持在此温度范围内时间的长短。如果硅段在此温度范围内延续无限长的时间周期，空位浓度将再次变为遍及主体11基本均匀，且此密度为一个显著地小于此热处理步骤完成当时的晶格空位浓度的平衡值。然而，通过迅速冷却硅段，可得到不均匀分布的晶格空位，最大空位浓度在中心平面7处或其附近，且空位浓度朝硅段的前表面3与后表面5的方向减小。
通常，在此温度范围内的平均冷却速率为至少每秒5℃，最好为至少每秒约20℃至约30℃或以上。与接近表面的低空位浓度的要求厚度有关，平均冷却速率优选为至少每秒50℃，更好为至少每秒100℃，而对于某些应用冷却速率最好在每秒约100℃至约200℃的范围内。一旦硅段冷却至此范围(在此范围内单晶硅内的晶格空位较活动)以外的温度，冷却速率不再明显影响硅段内的空位浓度分布，因而不认为是严格的限制。冷却步骤可方便地在与进行加热步骤相同的气氛中进行。
在步骤S4中，铂原子扩散至晶格空位内。通常，将铂沉积在硅段的表面上并通过加热硅段延续一个规定的时间周期使铂扩散至水平表面内。扩散的时间与温度最好选择为使F-T机理支配铂的扩散。而且，扩散的时间与温度最好足以便于铂原子掺入空位以达到稳定状态。
对于具有本发明典型空位浓度的硅段，扩散温度典型在从约650℃至约850℃范围内，优先在从约670℃至约750℃范围内，最好在从约680℃至约720℃范围内。扩散时间典型在从约2分至约4小时范围内，优先在从约10分至约2小时范围内，最好在从15分至约30分范围内。
铂的热扩散最好在包含氮或一种惰性气体或它们的混合物的气氛中进行。如果此处理使用低温，也可在含氧的气氛中进行。然而应当指出，如果使用低温，此热扩散步骤通常可在任何气氛中进行，不会导致将点缺陷注入硅段母体内。
但是应当指出，为使铂原子同硅段内的空位完全起作用即充满空位，扩散处理需要的精确时间与温度可至少部分地作为试样的厚度与存有的空位数目的函数而变化。结果，可根据实验确定最佳的时间与温度。例如，可把一块硅段划分为几部分，在每部分上沉积相同浓度的铂之后，使用不同的时间与温度组合对每部分进行热处理。
试样表面的硅化最好加以避免，因为硅化可能导致注入点缺陷。硅化层还可能引起机械张力，这对铂扩散可能有不可忽视的影响。此外，试样表面的硅化还有一个对铂的探测或测量技术不希望有的影响。因此，为使硅化处理潜在的负面影响最小，铂的沉积方法最好导致一个小于一个单原子层的表面浓度，其中铂单原子层相当于约为2×1015原子数/cm2的表面积浓度。另一说法，沉积在硅段表面上的铂的数量最好为使形成的表面浓度不超过2×1015原子数/cm2。
铂的沉积原则上可通过本领域内通用的任何方法实施，假定这些方法不导致在硅段表面上沉积一定量的硅而此量可能导致产生表面缺陷并将点缺陷注入硅段的体积内。例如，可使用溅射或电子枪蒸发技术将各部分单原子层沉积在硅段表面上。或者，可使用例如含有约1克/升铂浓度的酸溶液，通过旋转涂覆或把硅段浸入溶液内使铂沉积在硅段表面上，此方法最好在硅段表面已用HCl∶H2O2∶H2O(1∶1∶6)溶液在约80℃下处理约10分钟之后进行。
在完成步骤S4的向内扩散热处理之后，可使用本领域内的通用方法例如通过使用深层瞬态质谱(DLTS)测量法确定硅段内铂的深度分布或浓度分布。在DLTS测量的一个实施例中，把硅段试样切割成约1cm2的小片，斜切成带有1.17°与2.86°的角度，并抛光。然后使用一种包括2∶1∶1比率的HF(50％氢氟酸溶液)对HNO3(发烟硝酸)对CH3CO2H(冰醋酸)的蚀刻溶液蚀刻一层厚度约为15μm的硅段表面。通过蒸发铪沉积各个肖特基接触。对于背面的各个欧姆接触，使用锗。替代的铂浓度Cs的探测范围与掺杂剂浓度Cd有关，其间的关系可表达为Cd×104＜Cs＜Cd×10-1。
铂扩散技术与铂探测方法进一步叙述在别的文献中。例如，参看Jacob et al.的论文， J.Appl.Phys 82卷182页(1997)；Zimmermann与Ryssel的“在不平衡条件下铂在硅内扩散的模型”， J. Electrochemical Society 139卷256页(1992)；Zimmermann，Goesele，Seilenthal与Eichiner的“硅内空位浓度晶片图”， Journal of Crystal Growth 129卷582页(1993)；Zimmermann与Falster的“在Czochralski硅内前期氧淀析的核化作用研究”， Appl.Phys.Lett.60卷3250页(1992)；及Zimmermann与Ryssel， Appl.Phys.A 55卷121页(1992)。
作为本发明第一实施例的结果，形成了位于硅段主体内的高空位浓度区域且后来被铂原子掺入或填充，这些铂原子按F-T机理扩散到硅段内。如图5表示，形成的硅段的特征在于区域17，它含有峰值铂浓度，浓度基本均匀。此外，硅段包括区域15与15′，它们分别从前表面3与后表面5延伸至深度t与t′。同硅段的区域17相比，区域15与15′含有较低的铂浓度(未表示)因而结果具有比区域17较长的少数载流子复合寿命。在这些表面层或表面区域内，铂浓度可在从小于约1×1011原子数/cm2的低浓度至约1×1012原子数/cm2的高浓度或甚至约5×1013原子数/cm2的峰值浓度范围内(硅段的表面除外)。通过制作或控制空位浓度分布将硅段划分为不同的范围或区域，在向内扩散完成之后，有效地建立一个模板，通过它记载一个关于形成的铂浓度的图案或分布。
应当指出，由于在硅段表面上铂与可能存在的空隙点缺陷之间可能发生相互作用，峰值浓度区域与相比较低浓度区域的标记排除了硅段表面。另一说法，当确定或计算复合中心的浓度分布或进行任何比较时，不考虑硅段表面。
根据本发明的工艺，区域17内的少数载流子复合中心浓度主要是存在的空位浓度的函数，而此空位浓度是加热步骤(S2)的函数其次是冷却速率(S3)的函数。同样，区域15与15′的分别从前表面与后表面起算的深度t与t′也是空位浓度的函数，而此空位浓度主要是通过温度范围(在此范围内硅中的晶格空位较活动)的冷却速率的函数。因此，已知深度t与t′随着冷却速率的降低而增大，可控制冷却速率使得到至少约为10、20、30、50、70或甚至100μm的深度。
在本发明的第二实施例中，在加热(快速热退火)与冷却步骤中，代替第一实施例中的氧化气氛使用一个中性(即不氮化，不氧化)气氛。适用的中性气氛包括氩、氦、氖、二氧化碳及其它不氧化、不氮化的元素与化合物气体，或这些气体的混合物。中性气氛，如同氮化气氛，可包括较低分压力的氧，即氧的分压力低于0.01atm(10000ppma)，较好低于0.005atm(5000ppma)，更好低于0.002atm(2000ppma)，最好低于0.001atm(1000ppma)。
在本发明的第三实施例中，可省略步骤S1(热氧化步骤)而起始硅段只带有自然氧化层。现在参看图6A，当这样一块硅段在中性气氛中退火时，如同对于上述第二实施例的讨论，通常得到同实施例1与2相似的结果。然而，当这样一块硅段在例如实施例1的氮化气氛中退火时，其效果将不同于当一块带有一个厚度大于自然氧化层的氧化层(即“增强的氧化层”)的硅段在氮化气氛中退火时观察到的效果。
当带有增强氧化层的硅段在氮化气氛中退火时(图6A)，当达到退火温度时，即使不是立即也接近于同时在整个硅段内得基本均匀增加的空位浓度；而且，在给定的退火温度下空位浓度不随退火时间的增长而明显增大。相反，如图6B中可见，如果硅段表面上只有自然氧化层且如果硅段的前表面与后表面在氮中退火，形成的硅段将有一个对于硅段截面通常为“U形”的空位浓度(数目密度)分布。如图6B与图7(曲线A)所示，此分布可能后来随着硅段冷却而改变，通常变为“M形”，其原因是由于接近表面区域内的空位传输到表面本身，起到这些固有点缺陷散热器的作用。更准确地说，在按本发明的退火之后，最大空位浓度将出现在离前表面与后表面几微米或几十微米处或以内且整个体积内将出现较恒定与较小的空位浓度，而体积内的最小空位浓度开始约等于带有增强氧化层的硅段内得到的空位浓度(如图7中曲线B所示)。此外，退火时间的增长将导致表面上只有自然氧化层的硅段内空位浓度的增大。
相应地，再次参看图5，当只有自然氧化层的硅段按本发明的处理在氮化气氛中退火时，在铂扩散之后，形成的少数载流子复合中心的峰值浓度开始通常将位于区域15与15′内，而硅段的主体17将得到相对较低的复合中心浓度。典型地，这些峰值浓度区域将位于离硅段表面几微米(即约5或10μm)，或几十微米(即约20或30μm)，多达约40至60μm以内。
实验证据还显示可通过在气氛中包含分子氧或另外的氧化气体以避免只有自然氧化层的硅段与带有增强氧化层的硅段二者行为的不同。另一说法，当只有自然氧化层的硅段在氮化气氛中退火时，气氛中最好另外包含低分压力的氧。这样的气氛情况导致只有自然氧化层的硅段表现得与带有增强氧化层的硅段相同。不依附于任何专门理论，看来厚度大于自然氧化层的表面氧化层起到抑制硅氮化的屏蔽作用。认为氮化导致硅基体内空位的形成，或将空位注入硅基体内。结果，如同通过图6A与6B可看到，实际上空位(复合中心亦然)的峰值浓度大于如果不注入空位的另外情况下可能观察到的峰值。
因此可在开始的硅段上提供氧化层，或在现场的退火步骤期间形成一个增强的氧化层。如果采用后一方法，在快速热退火步骤期间的气氛中优选包括一个至少约0.0001atm(100ppma)分压力最好包括一个约0.0002atm(200ppma)分压力的氧。再次参看图6A，以此方法可得到同第一与第二实施例相似的结果。但是，鉴于前面讨论的原因，氧的分压力优选不超过0.001atm(1000ppma)，最好不超过0.005atm(5000ppma)、0.002atm(2000ppma)甚至0.001atm(1000ppma)。
然而必须指出，作为一个包含分压力氧的气氛的替代办法，可简单地在完成如上面实施例中所述的在氮化气氛中或中性气氛中退火后在氧化气氛中退火硅段。此氧退火步骤可在硅段已冷却后进行，或者在热态(即在已完成初始的热退火步骤后硅段仍是热的)下进行。此外，此氧退火步骤可有选择地用于任何上述实施例，作为一种进一步制作或分布硅段内的空位浓度并由此形成铂浓度分布的手段。
不依附于任何专门理论，认为氧退火导致硅表面的氧化且结果起到硅自填隙的向内流动的作用。这个自填隙的向内流动具有通过引起复合的出现，从表面开始然后向内移动，从而逐渐改变空位浓度分布的效果。因而可建立一个具有一定厚度的低空位浓度区域，此厚度根据将由此硅段制成的器件的最后特定用途来优化。现在参看图6C与6D，可看到，与氧退火步骤之前使用条件有关，最后可得到许多不同的铂浓度分布(图中曲线A至E分别概要代表在本发明的不同氧退火条件下得到的不同分布)。更准确地说，图6C与6D中的曲线A至E表示由于在铂向内扩散之前进行氧退火步骤使改变空位浓度分布的结果可能得到的铂浓度分布。
参看图6D，对于空位峰值浓度接近前表面或后表面的硅段，应当指出在铂向内扩散之后可能得到其中复合中心不均匀分布的硅段。更准确地说，此硅段包含不均匀分布的复合中心，其中最大浓度在前表面与中心平面之间并较接近于前表面的区域内，同时复合中心浓度从前表面向最大浓度区域增大，而从最大浓度区域向中心平面减小。
对于空位峰值浓度在主体17内的硅段，可通过控制表面氧化的速率有选择地分别增大区域15与15′的深度t与t′。氧化速率与许多因素例如气氛条件、温度与此氧化步骤的持续时间有关。例如，氧化速率将随着气氛中氧浓度的增大而加快，且当使用高温(热解)蒸汽时氧化速率最快。
应当指出可通过调节温度、持续时间与气氛组成实验确定氧化处理的精确条件使深度t与/或t′最佳。但是，如果在本处理中使用纯氧或高温蒸汽以外的某种物质，气氛中氧的分压力优先为至少约0.0001atm(100ppma)，最好为至少约0.0002atm(200ppma)。在这方面应当指出，对热退火步骤S2的氧的含量或分压力的限制不适用于本发明处理的这个供选步骤。此外，如果想要基本保持区域17(或区域15与15′)的空位峰值浓度从而基本保持少数载流子复合中心的峰值浓度，此氧化处理的温度优选超过约1150℃，最好至少约等于热处理步骤S2期间使用的温度。不依附于任何专门理论，认为如果此温度低于热处理期间使用的温度，区域17内的复合中心峰值浓度将由于空位的直接复合与自填隙而可能实际降低。
这个独立的氧化处理方法是一个可接受的控制空位浓度分布从而控制铂浓度分布的替代办法，其控制途径是通过调节冷却速率，如上面详述。在某些情况下这个方法可能是较好的，因为它提供了附加的灵活性。此外，当深度t或t′超过几十微米时，这个方法是较好的。而且，任一个本发明上述实施例后来进行的硅段氧化处理提供了制作包括许多不同的少数载流子复合中心浓度分布(如图6C与6D中图示)的硅段的方法。
在本发明的其它实施例中，硅段的前、后表面可暴露在不同的气氛中，每个气氛可包含一种或多种氮化或不氮化气体。例如，硅段的后表面可暴露在一个氮化气氛中而前表面暴露在一个不氮化气氛中。此外，在处理期间可屏蔽一个表面。例如，参看图8A至8F，在整个硅段内已建立空位浓度分布之后，可屏蔽一个表面而另一个表面在氧气氛中热退火，如上面指出。屏蔽可通过例如面对面叠放布置同时退火多个硅段(例如2，3或更多个)而实现；当以此方式退火时，面对面接触的表面在退火期间同气氛机械屏蔽。或者，可通过只在要求向内扩散铂的硅段表面上形成一个氧化层而达到相同的效果(与快速热退火期间使用的气氛与硅段要求的铂浓度分布有关)。屏蔽硅段的一个表面，按本发明制作，以此方法最后可得到一块含有如同图8A至8F中例子所示的不对称的复合中心浓度分布的硅段。更准确地说，图8A至8F表示由于在向内扩散铂之前以此方法进行氧化处理步骤使改变空位浓度分布的结果可得到的最后形成的铂浓度分布的例子。
应当指出，为了使由硅段最后制成的器件中具有希望的复合中心浓度分布，通常将在适合于达到本发明目的的时刻把本工艺引入制造过程。而且，本工艺的铂向内扩散步骤最好在快速热退火步骤S2与后继的冷却步骤S3之后立即进行。更准确地说，本工艺的各步骤最好按顺序进行，而没有任何插入的处理。但是，如果作为器件制造过程的一部分必须有一些插入处理，这些处理最好只延续短时并在低温下进行。更准确地说，任何插入处理最好在低于1000℃的温度下进行，延续时间应不足以引起硅段内由于本发明处理的结果以前已建立的空位浓度分布或复合中心浓度分布的改变。
本发明工艺的起始材料可以是经抛光的硅段，例如硅晶片，或者是经研磨与蚀刻但未经抛光的硅段。此外，硅段可有空位或自填隙点缺陷作为占优势的固有点缺陷。例如，硅段可以是从中心至边缘空位占优势，从中心至边缘自填隙点缺陷占优势，或包括空位占优势的材料的中心核并包围轴对称环的自填隙占优势的材料。
鉴于上述内容，可看到已达到了本发明的各个目的。
由于在上述构造与处理中可作各种改变而不背离本发明的范围，因此上述说明中包括的所有内容应理解为是说明性的而不是限制性的。

Claims (22)

1.一种单晶硅段，具有两个基本平行的主表面，其中一个是硅段的前表面而另一个是后表面，一个位于前表面与后表面之间同二者约等距的中心平面，一个连接前表面与后表面的周围边缘，一个包括前表面以下与从前表面向中心平面测量距离D1之间的硅段第一区域的表面层，与一个包括中心平面与第一区域之间的硅段第二区域的主体层，此硅段的特征在于
含有不均匀分布的少数载流子复合中心，主体层内的中心浓度大于表面层内的中心浓度，中心的浓度分布为中心的峰值密度在中心平面处或其附近，且浓度从峰值密度位置朝硅段前表面方向减小。
2.根据权利要求1的硅段，其厚度在从500μm至800μm的范围内。
3.根据权利要求1的硅段，其厚度在从800μm至1200μm的范围内。
4.根据权利要求1的硅段，其中距离D1至少为10μm。
5.根据权利要求1的硅段，其中距离D1至少为50μm。
6.根据权利要求1的硅段，其中距离D1至少为100μm。
7.一种单晶硅段，含有少数载流子复合中心并有两个基本平行的主表面，其中一个是硅段的前表面而另一个是硅段的后表面，一个位于前表面与后表面之间同二者等距的中心平面，复合中心在前表面与后表面之间有不均匀分布：复合中心的最大浓度在前表面与中心平面之间并且比中心平面更接近于前表面的区域内；而复合中心的最小浓度小于在中心平面处的复合中心的浓度，并且复合中心的最小浓度在前表面与最大浓度之间，复合中心的浓度从最小浓度向最大浓度增大并且从最大浓度向中心平面减小。
8.根据权利要求7的硅段，其厚度在500μm至800μm的范围内。
9.根据权利要求7的硅段，其厚度在800μm至1200μm的范围内。
10.根据权利要求7的硅段，其中复合中心的最大浓度在离硅段前表面5μm以内。
11.根据权利要求7的硅段，其中复合中心的最大浓度在离硅段前表面10μm以内。
12.根据权利要求7的硅段，其中复合中心的最大浓度在离硅段前表面20μm以内。
13.一种用于热处理单晶硅段以影响硅段内少数载流子复合中心浓度分布的工艺，此硅段有一个前表面，一个后表面，一个在前表面与后表面之间的中心平面，一个包括前表面与从前表面向中心平面测量距离D之间的硅段区域的表面层，与一个包括中心平面与表面层之间硅段区域的主体层，此工艺包括：
在一种气氛中热处理硅段以形成表面层与主体层内的晶格空位；
控制热处理硅段的冷却速率以产生具有一个空位浓度分布的硅段，此分布中峰值密度在中心平面处或其附近，且沿硅段前表面方向密度减小；与
将铂原子热扩散至冷却的硅段的硅基体内使形成一个取决于空位浓度分布的铂浓度分布。
14.根据权利要求13的工艺，其中所述使形成晶格空位的热处理包括在非氧化气氛中加热硅段至超过1175℃。
15.根据权利要求13的工艺，其中所述使形成晶格空位的热处理包括在非氧化气氛中加热硅段至超过1200℃。
16.根据权利要求13的工艺，其中所述经过温度范围的冷却速率至少为50℃/秒，在此温度范围内硅内的晶格空位相对较活动，所述温度范围下延至1000℃或更低。
17.根据权利要求13的工艺，其中所述经过温度范围的冷却速率至少为100℃/秒，在此温度范围内硅内的晶格空位相对较活动，所述温度范围下延至1000℃或更低。
18.根据权利要求13的工艺，其中通过把硅段加热至温度在从670至750℃范围内将铂原子热扩散到硅段的硅基体内。
19.根据权利要求13的工艺，其中通过加热硅段从10分钟至2小时将铂原子热扩散到硅段的硅基体内。
20.根据权利要求13的工艺，其中在铂内扩散之前经热处理或冷却的硅段在纯氧或高温蒸汽的气氛中经历第二热处理，所述第二热处理的温度至少等于第一热处理的温度。
21.根据权利要求13的工艺，其中所述使形成晶格空位的热处理包括步骤：
(a)使硅段在至少700℃温度下在含氧气氛中经历第一热处理以形成可用于晶格空位散热器的表面氧化层；与
(b)使步骤(a)的产物在至少1150℃温度下在包含小于10,000ppma的氧的气氛中经受第二热处理以形成硅段主体内的晶格空位。
22.一种用于热处理单晶硅段以影响硅段内少数载流子复合中心浓度分布的工艺，此硅段有一个前表面与一个后表面，前表面上只有一层自然氧化层，及一个在前表面与后表面之间的中心平面，此工艺包括：
在氮化气氛中热处理硅段的前表面以形成硅段内的晶格空位；
控制热处理硅段的冷却速率以产生一个冷却的硅段内的空位浓度分布，其中最大密度在前表面与中心平面之间并且比中心平面更接近于前表面，空位浓度从前表面向最大密度区域增大而从最大密度区域向中心平面减小；与
将铂原子热扩散到冷却的硅段的硅基体内使形成取决于空位浓度分布的铂浓度分布。
CNB998106283A 1998-08-05 1999-08-05 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺 Expired - Fee Related CN1153262C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9540798P 1998-08-05 1998-08-05
US60/095,407 1998-08-05
US9880898P 1998-09-02 1998-09-02
US60/098,808 1998-09-02

Publications (2)

Publication Number Publication Date
CN1317149A CN1317149A (zh) 2001-10-10
CN1153262C true CN1153262C (zh) 2004-06-09

Family

ID=26790188

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998106283A Expired - Fee Related CN1153262C (zh) 1998-08-05 1999-08-05 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺

Country Status (7)

Country Link
EP (1) EP1110236B1 (zh)
JP (2) JP4312385B2 (zh)
KR (1) KR100498943B1 (zh)
CN (1) CN1153262C (zh)
DE (1) DE69933681T2 (zh)
TW (1) TW425641B (zh)
WO (1) WO2000008677A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
WO2002084728A1 (en) 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
JP4919700B2 (ja) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
EP2871679B1 (en) * 2012-07-03 2019-02-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP6111572B2 (ja) 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6052392B2 (ja) 2013-03-06 2016-12-27 トヨタ自動車株式会社 半導体ウエハの順電圧ばらつき低減方法
US20140374882A1 (en) * 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
CN108630614A (zh) * 2017-03-23 2018-10-09 扬州朗日新能源科技有限公司 一种防碰撞硅片及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259683A (en) * 1977-02-07 1981-03-31 General Electric Company High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
JPS582449B2 (ja) * 1977-10-12 1983-01-17 シャープ株式会社 少数キヤリヤ拡散長の制御方法
JP2604580B2 (ja) * 1986-10-01 1997-04-30 三菱電機株式会社 アノード短絡形ゲートターンオフサイリスタ
JPS63205958A (ja) * 1987-02-21 1988-08-25 Matsushita Electric Works Ltd 静電誘導サイリスタ
GB2213988B (en) * 1987-12-18 1992-02-05 Matsushita Electric Works Ltd Semiconductor device
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JPH01208830A (ja) * 1988-02-17 1989-08-22 Fujitsu Ltd シリコン・ウェハ
JP2725790B2 (ja) * 1988-08-12 1998-03-11 三洋電機株式会社 半導体装置の製造方法
JPH0262046A (ja) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp 半導体装置
DE3912056A1 (de) * 1989-04-13 1990-10-18 Asea Brown Boveri Verfahren zum axialen einstellen der traegerlebensdauer
JPH04125933A (ja) * 1990-09-17 1992-04-27 Toshiba Corp 半導体装置の製造方法
JPH05102161A (ja) * 1991-07-15 1993-04-23 Toshiba Corp 半導体装置の製造方法とその半導体装置
EP0694960B1 (en) * 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
JPH09260686A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置及びその製造方法
JPH09293729A (ja) * 1996-04-27 1997-11-11 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2002522901A (ja) 2002-07-23
JP5405856B2 (ja) 2014-02-05
JP2009239269A (ja) 2009-10-15
CN1317149A (zh) 2001-10-10
EP1110236B1 (en) 2006-10-18
DE69933681D1 (de) 2006-11-30
DE69933681T2 (de) 2007-08-23
KR20010087171A (ko) 2001-09-15
JP4312385B2 (ja) 2009-08-12
TW425641B (en) 2001-03-11
KR100498943B1 (ko) 2005-07-04
WO2000008677A1 (en) 2000-02-17
EP1110236A1 (en) 2001-06-27

Similar Documents

Publication Publication Date Title
CN1153262C (zh) 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
CN1181522C (zh) 具有改进的内部收气的热退火单晶硅片及其热处理工艺
CN1158696C (zh) 理想的氧沉淀硅晶片及氧外扩散较小的方法
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
CN1244955C (zh) 半导体器件的制造方法和退火装置
CN1317152A (zh) 制备理想析氧硅晶片的工艺
US8316745B2 (en) Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation
US20110250739A1 (en) Epitaxial wafer having a heavily doped substrate and process for the preparation thereof
US20110177682A1 (en) Suppression of oxygen precipitation in heavily doped single crystal silicon substrates
US7618879B2 (en) Non-uniform minority carrier lifetime distributions in high performance silicon power devices
CN1716553A (zh) 半导体元件及其制造方法
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
US9412896B2 (en) Method for manufacturing solar cells, attenuating lid phenomena
CN1110838C (zh) 硅基片及其制造方法
CN100350554C (zh) 用于制备稳定的理想的氧沉淀硅片的方法
CN1178277C (zh) 立式器件中背面欧姆触点的低温形成方法
JP4004171B2 (ja) 半導体装置
Chang et al. Time dependence of phosphorus diffusion and dose loss during postimplantation annealing at low temperatures
CN1501441A (zh) 半导体基材及其制作方法
Tan et al. Toward understanding and modeling of impurity gettering in silicon
EP1484789A1 (en) Non-uniform minority carrier lifetime distributions in high performance silicon power devices
CN1035917A (zh) Cmos器件用硅片的缺陷控制和利用工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1065292

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609

Termination date: 20140805

EXPY Termination of patent right or utility model