JP4312385B2 - 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 - Google Patents

高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 Download PDF

Info

Publication number
JP4312385B2
JP4312385B2 JP2000564229A JP2000564229A JP4312385B2 JP 4312385 B2 JP4312385 B2 JP 4312385B2 JP 2000564229 A JP2000564229 A JP 2000564229A JP 2000564229 A JP2000564229 A JP 2000564229A JP 4312385 B2 JP4312385 B2 JP 4312385B2
Authority
JP
Japan
Prior art keywords
segment
silicon
concentration
front surface
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000564229A
Other languages
English (en)
Other versions
JP2002522901A5 (ja
JP2002522901A (ja
Inventor
ロバート・ジェイ・ファルスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2002522901A publication Critical patent/JP2002522901A/ja
Publication of JP2002522901A5 publication Critical patent/JP2002522901A5/ja
Application granted granted Critical
Publication of JP4312385B2 publication Critical patent/JP4312385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【0001】
(技術分野)
本発明は一般的には、順方向電圧降下に加えて、ターンオフまたはスイッチング時間を改良した高性能シリコンパワーデバイス(電力デバイス)の作製方法に関する。さらに詳細には、本発明の方法は、シリコンセグメント内の再結合中心の濃度プロファイルを制御することにより、異なる少数キャリア寿命を有する領域を含むシリコンセグメントの作製に関する。
【0002】
サイリスタまたはパワーダイオードなどの固体パワーデバイスのある種のタイプの設計者らにとっては、スイッチング速度とターンオフ電荷の両方ともがよく考慮しなければならない重要なものになっている。スイッチング速度が増加し、ターンオフ電荷が減少すると、それだけデバイスの効率はさらに高くなる。しかし不幸なことに、特定のデバイスのスイッチング速度を増加させる従来からの種々の方法は、ターンオフ電荷または順電圧降下でははっきりと分かる増加という結果になることが多く、それがデバイス効率を妨げるように作用する。
【0003】
典型的には、「オン」状態では、パワーデバイスは、必要とされる大電流を運ぶことを司る過剰キャリアで溢れている。しかし、問題はこうしたデバイスでは、デバイスがスイッチオフされるときに、起こる。すなわち、さらに詳細には、問題は、これらキャリアがもはや必要なくなるときにこうしたキャリアをどのように取り除くかに関して起こる。少数キャリア再結合は、これらの過剰キャリアが消散される主要なメカニズムの1つとして同定されている。速い再結合が起これば起こるほど、スイッチオフになると、それだけ早くパワーデバイスはキャリアを減らし、したがって、それだけ速くパワーデバイスは実際にスイッチオフされる。しかし、再結合速度がデバイスのバルク全体で高い場合には、その後により高い電圧が、デバイスがオンになるときに電流を支持するように必要となる。結果として、デバイスの電力消費は増加し、したがって、デバイスの効率は減少する。したがって、デバイスのスイッチング速度における何らかの改良は、減少したデバイス効率という犠牲の下に達成される。
【0004】
寿命短縮(キリング)不純物(すなわち、金または白金などの再結合中心)を伴うドーピング半導体デバイスが、デバイスがターンオフされるときに、再結合速度が増加し、したがって、スイッチング速度も増加するという結果を生じることが当該技術分野では公知である。(例えば、V. Templeと F. Holroyd、「ターンオフ時間と順方向降下の間で改良されたトレードオフに関するキャリア寿命プロファイルの最適化("Optimizing Carrier Lifetime Profile for Improved Trade-off Between Turn-off Time and Forward Drop")」、電子デバイスに関するIEEE会報(IEEE Transactions on Electron Devices)、第23版, pp. 783-790 (1983)を参照)。過去には、こうした不純物ドーピングは典型的には大面積のデバイスに適用され、デバイスのバルク全体に適用されることもあった。このアプローチによりデバイスターンオフ時間の有意な減少という結果が得られている。しかし、この改良に伴って、デバイスの順方向電圧降下の増加が起こる。デバイスのバルク全体にわたって、電子、プロトン、ガンマ照射を含めた、「寿命短縮」の代替的な方法が用いられた場合でも、同様の結果が得られている。
【0005】
デバイスのバルクドーピングまたはバルク処理に関連するその問題を回避する試みとして、局所寿命キリングが提案されてきた(例えば、Templeら、「電子デバイスに関するIEEE会報(IEEE Transactions on Electron Devices 」, pp. 783-790を参照)。例えば、少数キャリア再結合中心の位置を制御し、したがってデバイスの特定領域内の少数キャリア再結合寿命を減少させるという試みのなかで、サイリスタの局所領域が選択的に照射され、または金でドープされてきた。こうしたアプローチは、少なくとも理論的には、領域が再結合中心で選択的にドープされることを可能にし、したがって、ドープされていないデバイスのバルクを残しつつ、領域内でのスイッチング速度を改良し、したがってバルクドーピングまたはデバイスの処理と関連する大きな順方向電圧降下を防ぐので、魅力的である。
【0006】
従来、デバイスのバルク内にあるこれらの再結合中心の空間的位置を最適化することが考慮されてきた。例えば、図1Aと図1Bに図示説明されているように、Templeらは、オン状態電流フローの方向と直角になっている平面におけるデバイス内での強化再結合(すなわち、短い少数キャリア寿命)領域を有するという望ましさを示した。しかし、デバイス内のドーパントの位置をいかに選択的に誂える、あるいは制御するのかという実際問題が、いままでは難しいことであるとされてきた。事実、Templeらは、デバイス内のこうした領域の局所的な誂えは、実験的には、容易に達成され得ないし、何らかの実際的な適用には、その成功の可能性が未知である大規模開発計画を伴うと述べている。
【0007】
したがって、デバイス内の少数キャリア再結合中心が主に特定の領域内に位置しており、デバイスの残りが実質的に該中心を有しないように、デバイス内の少数キャリア再結合中心の濃度が選択的にプロファイルされまたは誂えられる方法に対する要求が存在し続けている。
【0008】
(発明の開示)
本発明の目的のなかには、したがって、付随する順方向電圧降下の増加なく、スイッチング速度を増加させたソリッドステートパワーデバイスの製造において使用するのに適している単結晶シリコンセグメントを提供すること;少数キャリア再結合中心の不均一深さ分布を含むこうしたシリコンセグメントを提供すること;改良された少数キャリア再結合速度を有する領域を含むこうしたセグメントを提供すること;そのなかの空孔濃度をプロファイルするために、セグメントが初期熱処理を受けるこうしたシリコンセグメントを製造する方法を提供すること;空孔濃度プロファイルにほぼ対応する白金濃度プロファイルが得られる条件下でシリコンセグメントの中に格子間白金原子が内方拡散されるそうした方法を提供することが挙げられる。
【0009】
手短に言うと、したがって、本発明は、1つの主表面はセグメントの前表面であり、もう1つの主表面はセグメントの後表面である2つのほぼ平行な主表面と、前表面と後表面の間にある中央面と、前表面と後表面を接合している周囲縁と、前表面の下で前表面から中央面に向かって測定して距離D にあるセグメントの第1領域を有してなる表面層と、中央面と第1領域の間にあるセグメントの第2領域を有して成るバルク層とを有してなる単結晶シリコンセグメントに関する。単結晶シリコンセグメントは、セグメントが少数キャリア再結合中心の不均一分布を有し、バルク層における中心の濃度が表面層における濃度よりも大きく、中心の濃度プロファイルが、中心のピーク密度が中央面にあるいは中央面の近くにあり、濃度が、セグメントの前表面の方向にピーク密度の位置からほぼ減少する濃度プロファイルであることを特徴としている。
【0010】
本発明はさらに、1つの主表面がセグメントの前表面であり、もう1つの主表面がセグメントの後表面である2つのほぼ平行な主表面、および前表面と後表面の間にある中央面を有する単結晶シリコンセグメントに関する。セグメントは、前表面と後表面の間にある少数キャリア再結合中心の不均一な分布を有し、再結合中心の最大濃度が、前表面と中央面の間で、中央面よりも前表面により近い領域の中にあり、再結合中心の濃度は、前表面から最大濃度の領域へと増加し、最大濃度の領域から中央面へと減少する。
【0011】
本発明はさらに、セグメントにおける少数キャリア再結合中心の濃度プロファイルに影響を及ぼすために、単結晶シリコンセグメントを熱処理する方法に関する。シリコンセグメントは、前表面と、後表面と、前表面と後表面との間にある中央面と、前表面と、前表面から中央面に向かって測定される距離Dとの間のセグメントの領域を有して成る表面層、中央面と表面層との間にあるセグメントの領域を有して成るバルク層を有する。この方法は、表面層とバルク層にある結晶格子空孔を形成するために、雰囲気中においてセグメントを熱処理する工程と、セグメントの前表面の方向にほぼ減少する濃度を有する状態でピーク密度が中央面にあるいは中央面の近くにある空孔濃度プロファイルを有するセグメントを生産するために熱処理されたセグメントの冷却速度を制御する工程と、白金濃度プロファイルが実質的に空孔濃度プロファイルに依存しているように、冷却されたセグメントのシリコンマトリックスの中に白金原子を熱的に拡散させる工程とから成る。
【0012】
本発明は、さらに加えて、セグメントにおける少数キャリア再結合中心の濃度プロファイルに影響を与えるために、単結晶シリコンセグメントを熱処理する方法に関する。シリコンセグメントは、前表面と後表面を有し(前表面はその上にある自然の酸化物層のみを有している。)、前表面と後表面の間の中央面を有する。その方法は、セグメントに結晶格子空孔を形成するために、窒化雰囲気においてセグメントの前表面を熱処理する工程と、その後に、最大濃度が前表面と中央面の間にあって、中央面よりも前表面により近くにあり、空孔濃度が前表面から最大濃度の領域へとほぼ増加し、最大濃度の領域から中央面へとほぼ減少するという冷却されたセグメントにおける空孔濃度プロファイルを形成するために熱処理セグメントの冷却速度を制御する工程とを有して成る。次いで、白金原子が、白金濃度プロファイルが、空孔濃度プロファイルに実質的に依存しているという結果を生じるように、冷却されたセグメントのシリコンマトリックスのなかに熱的に拡散される。
【0013】
本発明の他の目的と特徴は一部分明らかされ、一部分はこれ以降に指摘されることになるであろう。
【0014】
(好適な実施態様の詳細な説明)
本発明の方法によれば、サイリスタやパワーダイオードなどの電子パワーデバイスの作製において使用するのに適しているシリコンセグメントは、セグメントの特定領域内の再結合中心のピーク濃度を含むように、一方、シリコンセグメントの残りは比較的低い再結合中心の濃度を含むように作製できる。本発明はさらに、シリコンマトリックスのなかに拡散される白金原子が空孔濃度プロファイルに実質的に対応する濃度プロファイルを採り、したがって、シリコンセグメント全体を通して再結合中心濃度プロファイルを確立するという事実によっても特徴付けられる。
【0015】
いずれかの特定の理論にとらわれるものではないが、まず、少数キャリア再結合寿命は、半導体のバンドギャップにおける分離エネルギーレベルを作り出すシリコン格子欠陥の濃度に反比例していることが挙げられる。これらのレベルは、バンドギャップにわたる過剰キャリアの再結合のためのエネルギー上の「飛び石」を提供しており、したがって、それが起こる速度を増加させる。この速度を特徴付けるのに使用されるこの典型的なパラメータは、少数キャリア再結合寿命、τである。半導体の基本的な少数キャリア寿命τは、等式(1)により表わされる。すなわち、
【数1】
Figure 0004312385
ここで、
thは少数キャリアの熱速度であり、
σは少数キャリアのための再結合中心の捕獲断面積であり、
は再結合中心の密度である。
【0016】
所定の半導体に関しては、少数キャリア寿命等式における唯一の調整可能なパラメータは、再結合中心密度または濃度である。したがって、図1Bにより示されているように(Nが存在するキャリア数である場合には、Nはオン状態における平均キャリア濃度であり、N/Nはその正規化濃度である)、寿命プロファイルを達成するためには、材料の層が表面領域の両方におけるより高い再結合中心の濃度を備えたシリコンセグメントの2つの表面の間のどこかに必要とされる。これらの再結合中心のための望ましい濃度プロファイルは、図2に略図的に図示説明されている。
【0017】
再結合中心は、いくつかの手段で半導体のなかに導入されることがあり、もっとも一般的な手段は、不純物元素、典型的に金属をシリコン材料の中に拡散させることである。近年では、シリコンパワーデバイス技術における白金の拡散および組み込みメカニズム、再結合中心について多くのことがわかってきている。今日までの経験から、白金は、ホウ素や鉄の場合でそれぞれの場合のように、典型的な置換または格子間拡散メカニズムによってシリコンのなかに組み込まれないことが示されている。そうではなくて、白金は、2つの可能なメカニズムの1つにより、組み込まれると考えられており、それによって、迅速に拡散する低溶解性格子間金属種が、遅い拡散をする高い溶解性の置換種に、真性点欠陥、すなわち、結晶格子空孔とシリコン自己格子間原子との相互作用により変換される。再結合または使用数キャリア寿命の目的のために、本発明にとって重要であるのは、置換種、すなわち、白金の結果的に得られる濃度である。
【0018】
白金原子と真性点欠陥が相互作用する可能性がある第1のメカニズムには、置換白金原子を作り出すために格子間白金原子と空孔との組み合わせを必然的に伴う。このメカニズムは典型的には、「フランク-ターンブル」(すなわち、“F−T”)メカニズムと呼ばれ、等式(2)で表わすことができる。すなわち、
【数2】
Figure 0004312385
ここで、
Vはシリコン格子空孔であり、
は格子間白金原子であり、
は置換白金原子である。
【0019】
第2のメカニズムは、1つの格子間白金原子が1つのシリコン原子をその格子部位から蹴り出し、格子間部位のなかに入れるときに、起こる。このメカニズム、すなわち、「キック−アウト」メカニズムは、等式(3)により表わされる。すなわち、
【数3】
Figure 0004312385
ここで、
Iはシリコン自己格子間原子であり、
は格子間白金原子であり、
は置換白金原子である。
【0020】
内方拡散白金に対する所定の試みに関しては、どのメカニズムが優勢になるかは、少なくとも部分的に、拡散時間と温度と、サンプル中に存在する空孔および自己格子間原子の濃度に依存する。F−Tメカニズムが優勢である場合には、図3により示されているような白金濃度プロファイルがシリコンセグメントにおいて形成され、あるいは作り出されることがある。F−Tメカニズムに従う場合に、サンプルの中心に到達した白金濃度は、その中心の空孔濃度にほぼ等しいことが等式(2)からわかる。この関係は等式(4)により表わされる。すなわち、
【数4】
Figure 0004312385
ここで、
とCはそれぞれ金属原子と空孔の濃度であり、
eq とCeq はそれぞれ、拡散温度での空孔と金属濃度の平衡値である。
【0021】
典型的には、Ceq はCeq よりもずっと大きく、したがって、C≒C(すなわち、CはほぼCに等しい)。結果として、F−Tメカニズムに従う場合に、内方拡散の格子間白金原子がサンプル中に存在する空孔を充填し、方法においては置換型になる。
【0022】
図3を再び参照すると、置換白金を形成するための格子間白金原子と空孔の間の相互作用は急速に起こり、すなわち、図3から分かるように、この相互作用が本質的に時間に依存しないように、格子間白金原子の輸送は充分に迅速である。さらに、図3からわかるように、シリコンセグメントのバルクにおいてC≒Cである間は、セグメント表面近くのシリコンセグメント領域におけるC≒Cからの偏差がいくらかある。
【0023】
ここで図4を参照すると、キック−アウトメカニズムの結果(図4)と、F−Tメカニズムの結果(図3)が比較される場合は、図1Bに示されている望ましい濃度プロファイルの視点からは、F−Tメカニズムが、再結合中心のさらに均一な深さ分布を供給しているのが分かる。しかし、F−Tメカニズムにより組み込まれる白金原子が、本発明の焦点となっている空孔濃度プロファイルに密接に関連しているようにみえることは事実である。シリコン材料の空孔濃度プロファイルを制御することができる場合に、白金原子の内方拡散がF−Tメカニズムに従うのであれば、デバイスにおける白金の濃度プロファイルも制御することが可能である。
【0024】
したがって、本発明の方法は、好都合に空孔濃度プロファイルを制御することにより、シリコン材料における再結合中心の濃度プロファイルを再現可能に制御する手段を提供することができる。さらに詳細には、シリコン材料内の空孔濃度プロファイルと、白金が材料中に内方拡散する条件を制御することによって、F−Tメカニズムに従うように、再結合中心は、望ましい深さ分布でその材料内に組み込まれ、それによって最適デバイス性能を提供する。
【0025】
本発明の方法のための出発材料は、典型的には、従来からのチョクラルスキー結晶成長法により成長させた単結晶インゴットからスライスされた単結晶シリコンのセグメントである。しかし、代替的には、単結晶シリコンのセグメントは、従来からのフローティングゾーン結晶成長法により成長させたインゴットから得られる。こうした方法、ならびに標準的なシリコンスライシング、ラッピング、エッチング、研磨技術が例えば、F.Shimura「半導体シリコン結晶技術(Semiconductor Silicon Crystal Technology)」、Academic Press社刊, 1989年発行およびJ. Grabmaier編「シリコン化学エッチング法(Silicon Chemical Etching)」、Springer-Verlag社刊、New York, 1982 (参照として本明細書に組み込む。) に開示されている。
【0026】
本発明の方法はF−Tメカニズムにより進行するので、格子間白金原子は内方拡散時にシリコンマトリックスにおける空孔を充填することに留意すべきである。したがって、白金濃度プロファイルは、シリコンセグメント内の空孔濃度プロファイルの関数であるか、あるいはそれに実質的に依存している。言い換えると、シリコンマトリックス内で白金原子が採る位置は、マトリックス内の空孔の位置に対応する。したがって、酸素析出剤によるゲッタリングは、本発明の方法に含まれないと考えられる。結果として、シリコンセグメントの酸素濃度は、本発明の方法にとって狭く限定されない。したがって、出発シリコンセグメントは酸素を本質的に含んでいないか、あるいはチョクラルスキー方法により得ることができる範囲内または範囲外であってもどこでであってもよい(ASTM規格F−121−83により決められているように、典型的な範囲は約5x1017〜約9x1017原子/cmである)酸素濃度を有することもある。
【0027】
チョクラルスキー成長シリコンに関しては、シリコンの融点の温度(約1410℃)から約750℃〜約350℃への単結晶インゴットの冷却速度に応じて、酸素析出核生成中心が形成され得る。出発材料にこれらの核生成中心が存在することあるいは存在しないことに、本発明は限定されない。しかし、好適には、これらの中心は約1300℃を超えない温度でシリコンを熱処理するこにより溶解することができる。約4時間にわたって約800℃の温度でシリコンをアニーリングするなどのいくつかの熱処理は、それらが約1150℃を超えない温度で溶解することができないように、これらの中心を安定することができる。
【0028】
単結晶シリコンに不純物として存在する場合、置換炭素は酸素析出核形成中心の形成を触媒する能力を有する。したがって、これとそのほかの理由のために、単結晶シリコン出発材料は炭素の低い濃度を有することが好適である。すなわち、単結晶シリコンが、5x1016原子/cm未満、好適には1x1016原子/cm未満、さらに好適には5x1015原子/cm未満の炭素濃度を有することが好ましい。
【0029】
ここで図5を参照すると、本発明の出発材料は、好適には、前表面3、後表面5、その前表面と後表面の間にある想像上の中央平面7を有する単結晶シリコンセグメント1である。本明細書では「前」と「後」という用語は、シリコンセグメントの2つのほぼ平坦な主表面を区別するために使用される。この用語が本明細書で使用されているように、セグメントの前表面は、電子デバイスが後にその上に組み立てられる表面では必ずしもなく、その用語が本出願で使用されているように、セグメントの後表面も電子デバイスがその上に組み立てられる表面に向かい合うセグメントの主表面では必ずしもない。さらに、シリコンセグメントはいくらか全厚変動(TTV)、曲がりおよび反りを有していることがあるので、前表面上の各点と後表面上の各点の間の中点は、正確に平面内に正確に入らないこともある。しかし、実際的な問題としては、TTV、曲がりと反りは典型的には非常に少ないので、非常に近似に、その中点は、前表面と後表面の間のほぼ等距離にある想像上の中央平面内に入ることができると言える。
【0030】
本発明の方法はさまざまな厚さのシリコンセグメント上で成功裡に実施することが可能であり、材料の厚さが、部分的に、それから組み立てられるデバイスの種類の関数であることに留意すべきである。例えば、約500から約800ミクロンの厚さの範囲にあるシリコンウエハなどの比較的薄いシリコンセグメントは、出発材料として使用することができる。代替的には、800ミクロンから約1500ミクロンまで、またはそれ以上の厚さの範囲にあるより厚いセグメントを使用することが可能である。しかし典型的には、低ノイズ高性能シリコン検出器、ならびにサイリスタおよびパワーダイオードなどの関心の対象となっている特定のデバイスに関しては、厚さは約800〜約1200ミクロンの範囲にある。
【0031】
本発明方法の第1の実施態様では、セグメント1は、セグメント1を包封する表面酸化物層9を成長させるために工程Sにおいて酸素含有雰囲気において熱処理される。一般的には、酸化物層は、シリコン上に形成される自然酸化物層よりも厚い厚さを有する(約15オングストローム)。好適には、酸化物層は少なくとも約20オングストロームの厚さを有し、いくつかの実施態様では、少なくとも約25オングストロームまたは少なくとも約30オングストロームの厚さを有する。しかし、今日までに得られた実験的な証拠では、約30オングストロームよりも大きな厚さを有する酸化物層は、望ましい効果を妨害することはないが、ほとんどまたはまったく追加的な恩恵を与えることはない。
【0032】
工程Sにおいては、ウエハは、ウエハが高温に加熱されて、ウエハ1のバルク11にある結晶格子空孔13を形成し、それによって結晶格子空孔の数密度を増加させる熱処理工程に付される。好適には、この熱処理工程は、ウエハが標的温度にまで急速に熱せられ、比較的短い時間の間その温度でアニーリングされる、急速熱アニーリング装置で実施される。一般的には、ウエハは、少なくとも1150℃、好適には少なくとも1175℃、さらに好適には少なくとも約1200℃、もっとも好適には約1200℃と1275℃の間である温度に付される。
【0033】
本発明の第1の実施態様では、急速熱アニーリング工程は窒化雰囲気、すなわち、窒素ガス(N)を含有する雰囲気、あるいは露出シリコン表面を窒化することができるアンモニアなどの窒素含有化合物ガスの存在下で実施される。したがって、雰囲気は、窒素または窒素化合物ガスから全体的に構成され、あるいはアルゴンなどの非窒化ガスを付加的に含むこともある。セグメント全体を通して空孔濃度の増加が、アニーリング温度を達するときに、即時的にではなくとも、その近くで達成される。セグメントは一般的にはこの温度で少なくとも1秒間維持されるが、典型的には少なくとも数秒間(例えば、少なくとも3秒間)であり、好適には、数十秒間(例えば、20、30、40または50秒間)であり、セグメントの初期の厚さと望ましい結果的な特性に応じて、約60秒間までの範囲の時間の間である(これは市販されている入手可能な急速熱アニーリング装置の限界に近い)。結果的に生じるセグメントは、比較的均一な空孔濃度(数密度)プロファイルを有する。
【0034】
今日までに得られた実験的な証拠を基礎として、急速熱アニーリング工程が行われる雰囲気は、酸素、水蒸気および他の酸化ガスの比較的小さな分圧を有するに過ぎない。すなわち、雰囲気は、空孔濃度の構築を抑制するシリコン自己格子間原子の充分量を注入するには不充分である、酸化ガスの不存在またはそうしたガスの分圧を有する。酸化ガス濃度の最低限度が正確に求められていないが、0.01気圧(atm.)または10,000ピーピーエムエー(ppma)の酸素の分圧に関しては、空孔濃度における増加および効果は観察されていない。したがって、雰囲気が、0.01気圧(10,000ppma)未満の酸素および他の酸化ガスの分圧を有することが好適である。さらに好適には、雰囲気のなかでのこうしたガスの分圧が約0.005気圧(5,000ppma)以下、さらに好適には、約0.002気圧(2,000ppma)以下、もっとも好適には、約0.001気圧(1,000ppma)以下である。
【0035】
急速熱アニーリングは、シリコンセグメントが高パワーランプのバンクにより個々に熱される市販されていて入手可能な多くの急速熱アニーリング(“RTA”)炉のいずれかで実施される。RTA炉は一般的には急速に、上記の範囲内の厚さを有するシリコンセグメントを数分間で室温から約1200℃まで加熱することができる。1つのこうした市販されていて入手可能なRTA炉はAGアソシエーツ(カリフォルニア州マウンテンビュー市)から入手可能なモデル610炉である。
【0036】
真性点欠陥(すなわち、空孔とシリコン自己格子間原子)は、温度に依存する拡散速度で単結晶シリコンに拡散することができる。したがって、所定の温度での真性点欠陥の濃度プロファイルは、再結合速度および真性点欠陥の拡散度の関数である。例えば、真性点欠陥は、700℃くらいの温度で工業的に実際的であるいずれかの時間の間で本質的に非移動性であるが、ウエハが急速熱アニーリング工程でアニーリングされる温度の近くの温度で真性点欠陥は比較的移動性である。今日までに得られた実験的な証拠は、空孔の効果的な拡散速度は、約700℃よりも低い温度でかなり遅くなること、ならびに、おそらく800℃、900℃、または1,000℃という程度の温度で、空孔はいずれかの工業的に実際的な時間の間に非移動性であることを示唆している。
【0037】
工程Sの完了時に、ウエハは、単結晶シリコンにおいて結晶格子空孔が比較的移動性である温度の範囲に、工程Sにおいて急速に冷却される。セグメントの温度がこの温度範囲に下がると、空孔は酸化物層9に拡散し、消滅し、したがって、セグメントがこの範囲内の温度で維持される時間の長さに応じた変化の程度を有する空孔濃度プロファイルの変化が導かれる。セグメントが無制限の時間でこの範囲内のこの温度で維持される場合、空孔濃度は、もう一度バルク11全体を通して実質的に均一になり、空孔濃度は、熱処理工程の完了時に即座に結晶格子空孔の濃度よりも実質的に小さい平衡値である。しかし、セグメントを急速冷却することによって、結晶格子空孔の不均一分布を達成することができ、最大空孔濃度は中央平面7でまたは中央平面7の近くにあり、空孔濃度はセグメントの前表面3と後表面5の方向に減少している。
【0038】
一般的には、この温度範囲内の平均冷却速度は、少なくとも約5℃/秒であり、好適には、少なくとも約20℃/秒〜30℃/秒またはそれ以上である。表面近くの低い空孔濃度領域の望ましい深さに応じて、平均冷却速度は好適には、少なくとも約50℃/秒であり、さらにより好適には少なくとも約100℃/秒であり、いくつかの用途に現在好ましい約100℃/秒〜約200℃/秒の範囲にある冷却速度という場合もある。一旦セグメントが、単結晶シリコンにおいて結晶格子空孔が比較的移動性である温度の範囲外にある温度に冷却されると、冷却速度がセグメントの空孔濃度プロファイルに有意に影響を及ぼすようには見えず、したがって、狭く限定されるようにみえない。都合良く、冷却工程は、加熱工程が実施される同じ雰囲気のなかで実施できる。
【0039】
工程Sでは、白金原子は結晶格子空孔のなかに拡散される。一般的には、白金は、特定の時間の間そのセグメントを加熱することにより、シリコンセグメントの表面に堆積され、水平表面に拡散される。Frank-Turnbullメカニズムが白金拡散で優勢になるように、拡散時間と温度は選択されることが好ましい。さらに好適には、拡散時間と温度は、定常状態に達するために白金による空孔デコレーションを可能にするのに充分なものである。
【0040】
本発明に典型的である空孔濃度を有するシリコンセグメントに関しては、拡散温度は典型的には、約650から約850℃の範囲である。好適には、約670から約750℃の範囲である。さらに好適には、温度は約680から約720℃の範囲である。拡散時間は典型的には、約2分から約4時間の範囲である。好適には、拡散時間は約10分から約2時間の範囲である。さらに好適には、拡散時間は約15分から約30分の範囲である。
【0041】
好適には、白金の熱拡散は窒素または不活性ガスまたはそれらの混合物を含んで成る雰囲気で行われる。本方法により用いられる低温が条件として、酸素含有雰囲気も用いられる。しかし一般的には、この熱拡散工程は、用いられる低温が条件として、シリコンセグメントマトリックスのなかに点欠陥の注入という結果にはならないいずれかの雰囲気で行われることに気をつけておく。
【0042】
しかし、白金原子がシリコンセグメントに存在する空孔と充分に反応するあるいはそれらを充填する拡散方法に必要な正確な時間と温度は、サンプルの厚さの関数として、存在する空孔の数の関数として少なくとも部分的に変動することがある。結果として、最適時間と温度は、経験的に決定されることがある。例えば、シリコンセグメントはいくつかの部分に分割し、異なる時間と温度の組み合わせを使用して各部分の上に白金の同じ濃度を堆積させた後、各部分を加熱してよい。
【0043】
サンプル表面のケイ化物化(シリサイド化)は、ケイ化物化が点欠陥の注入という結果になるので、回避することが好ましい。機械的なひずみも、ケイ化物層から生じることがあり、これは、白金拡散に無視できない影響を与えている場合がある。さらに、サンプル表面のケイ化物化は、白金検出または測定技術に対して望ましくない影響を与えることがある。したがって、ケイ化物化の潜在的に否定的な影響を最小限度にするため、白金堆積法は好適には、1つの単層よりも小さい表面濃度を与え、ここで、白金単層は約2x1015原子/cmの表面積濃度に対応する。別の言い方をすれば、結果的に得られる表面濃度が約2x10原子/cmを越えないように白金の量がシリコンセグメント表面上に堆積されることが好ましい。
【0044】
白金堆積は、従来方法が、表面欠陥、およびセグメントのバルクのなかに点欠陥を作り出すという結果を生じ得るシリコンセグメントの表面上に白金の堆積を生じるという結果にならないのであればという条件で、本質的に当該技術において通常のいずれかの方法によっても達成される。例えば、スパッタリングまたはe−ガン蒸発技術は、セグメントの表面上に単層の分画を堆積させるのに使用することが可能である。代替的には、例えば、約1g/リットルの白金濃度を有する酸性化白金溶液が、スピンコートによりまたはセグメントを溶液のなかに浸すことにより表面上に堆積され、好適には、セグメントの表面が約80℃で約10分間HCl:H:HO(1:1:6)の溶液により処理された後である。
【0045】
工程Sの内方拡散の熱処理が完了した後、シリコンセグメントにおける白金の深さプロファイルまたは濃度プロファイルが、深準位過渡分光法(DLTS)測定を使用することなどにより、当該技術分野では通常のものである手段を使用して測定することが可能である。DLTS測定の1つの実施態様では、シリコンセグメントサンプルが、約1cmの小片に切断され、1.17°と2.86°の角度で傾斜をつけて、研磨される。次いで、厚さ15ミクロンのシリコン層が、比率2:1:1のHF(フッ化水素酸、50%溶液)、HNO(硝酸、発煙)、CHCOH(酢酸、氷酢酸)から成るエッチング溶液を使用して表面からエッチングされる。ショットキー接触はハフニウムの蒸発法により堆積される。後面でのオーミック接触には、ガリウムが使用される。置換白金濃度Cの検出範囲は、ドーパント濃度Dに依存し、これらの間の関係は、Cx10−4<C<Cx10−1として表わされる。
【0046】
白金拡散の技術および白金検出方法は敷衍して他所でさらに説明されている。例えば、Jacobら、J. Apl. Phys. vol. 82, p. 182 (1997); ZimmermannとRyssel 「非平衡条件下でのシリコンにおける白金拡散のモデリング("The Modeling of Platinum Diffusion In Silicon Under Non-Equilibrium Conditions,")」、 J. Electrochemical Society, vol. 139, p. 256 (1992); Zimmermann, Goesele, Seilentahl, Echiner, 「シリコンにおける空孔濃度ウエハマッピング("Vacancy Concentration Wafer Mapping In Silicon")」 Journal of Crystal Growth, vol. 129, p. 582 (1993); Zimmermann とFalster, 「初期段階でのチョクラルスキーにおける酸素析出の核生成の研究("Investigation of the Nucleation of Oxyen Precipitates in Czochralski silicon at an Early Stage")」, Appl. Phys. Lett., Vol. 60, p. 3250 (1992); ZimmermannとRyssel, Apl. Phys. A. vol. 55, p. 121 (1992) を参照されたい。
【0047】
本方法の第1の実施態様の結果として、シリコンセグメントのバルク内に位置している高空孔領域が形成され、その後に白金原子でデコレーションまたは充填され、白金原子はF−Tメカニズムによりシリコンセグメントのなかに拡散される。図5により図示説明されるように、得られるシリコンセグメントは、ピーク白金濃度を含む領域17により特徴付けられ、その濃度は実質的に均一である。さらに、シリコンセグメントには、前表面3と後表面5から深さtとt'までそれぞれ延ばされている領域15と15'が含まれる。シリコンセグメントの領域17と比較すると、領域15と15'には、白金の比較的低い濃度が含まれており(図示せず)、結果として、領域17よりも長い少数キャリア再結合寿命を有する。これらの表面層または領域内での白金濃度は約1x1011原子/cmよりも小さい低い濃度から、約1x1012原子/cmまで、あるいは約1x1013原子/cmまたは約5x1013のピーク濃度(セグメントの表面を除外)までの範囲である。空孔濃度プロファイルを誂えるあるいは制御することにより、さまざまなゾーンまたは領域にシリコンセグメントを分割することにより、内方拡散が完了した後、得られる白金濃度のパターンまたはプロファイルを描くテンプレートが効果的に作り出される。
【0048】
存在してよい白金と真性点欠陥の間でシリコンセグメント表面上に生じ得る相互作用に原因して、ピーク濃度の領域および比較的に低濃度の領域に対する照会はシリコン表面が除外するように意図される。別の言い方をすれば、シリコンセグメント表面は、再結合中心の濃度プロファイルを求めるまたは評価するときには、あるいはそれらを基礎として何らかの比較を行うときには考慮されるべきものではないということである。
【0049】
本発明の方法により、領域17における少数キャリア再結合中心の濃度は、一次的に、存在する空孔の濃度の関数となり、それは次には加熱工程(S)の関数となり、二次的に冷却速度(S)の関数となる。同様に、領域15と15'の前表面と後表面からのそれぞれの深さtとt'は空孔濃度の関数でもあり、それは次には一次的にシリコンにおける結晶格子空孔が比較的移動性である温度範囲全体への冷却速度の関数となる。したがって、深さt、t'が減少する冷却速度に伴って増加するとすれば、冷却速度は、少なくとも約10、20、30、40、50、70または100ミクロンの深さを得ることが可能になるように、制御可能である。
【0050】
本発明の第2の実施態様では、中性(すなわち、非窒化、非酸化)雰囲気が、第1の実施態様の窒化雰囲気の代わりに、加熱(急速熱アニーリング)と冷却工程で使用される。適切な中性雰囲気としては、アルゴン、ヘリウム、ネオン、二酸化炭素、および他のもの、例えば、非酸化、非窒化元素および化合物ガス、あるいはこれらのガスの混合物が挙られる。窒化雰囲気のように、適当な中性雰囲気には酸素の比較的小さな分圧、すなわち、0.01気圧(10,000ppma)未満、より好適には0.005気圧(5,000ppma)未満、さらに好適には0.002気圧(2,000ppma)未満、もっとも好適には0.001気圧(1,000ppma)未満の分圧が含まれる。
【0051】
本発明の第3の実施態様では、工程S(熱酸化工程)が省略されて、出発シリコンセグメントが自然酸化層以上のものは有していない。さて、図6Aを参照すると、こうしたセグメントが中性雰囲気の下でアニーリングされる場合には、上の第2の実施態様に参照して説明されているように、一般的には実施態様1と2の結果に類似している結果が得られる。しかし、第1の実施態様のセグメントなどのようなこうしたセグメントは窒化雰囲気のなかでアニーリングされる場合、自然酸化物層よりも厚さが厚い酸化物層(すなわち、「強化酸化物層」)を有するセグメントが窒素雰囲気のなかでアニーリングされるときに観察されるものとは、その効果は異なったものである。
【0052】
強化酸化物層を含むセグメントが、窒素雰囲気のなかでアニーリングされる場合(図6A)に、アニーリング温度に達したときに即時的にではないにしてもその近くで空孔濃度の実質的に均一な増加がセグメント全体に達成される。さらに空孔濃度は、所定のアニーリング温度でアニーリング時間の関数として有意に増加するようには見えない。対照的に、図6Bにみられるように、セグメントが表面上に自然酸化物層以上のものは有していない場合、ならびにセグメントの前表面と後表面が窒素のなかでアニーリングされる場合、得られるセグメントは、セグメントの断面についてほぼU字形に空孔濃度(数密度)プロファイルを有する。図6Bと図7(曲線A)により図示説明されているように、その後に、これらの真性点欠陥に対するシンクとして作用する、表面それ自体への表面領域近くでの空孔輸送に原因して、セグメントが冷却されるに従って、このプロファイルは、修正され、ほぼ「M」形状をとる。さらに詳細には、最大空孔濃度が、前表面と後表面から数ミクロンまたは数十ミクロンであるいはその範囲内で起こり、比較的一定でかつ低い濃度がバルク全体で生じ、バルク中の最小濃度が、本方法により処理された後、強化酸化物層を有するシリコンセグメントで得られる濃度に初めにおおよそ等しい(図7の曲線Bとして示されている)。さらに、アニーリング時間における増加が、自然酸化物層以上のものを有していないシリコンセグメントにおける空孔濃度の増加という結果を生じる。
【0053】
したがって、再び図5を参照すると、自然酸化物層のみを有するセグメントが、窒化雰囲気下で本方法によりアニーリングされる場合には、得られる少数キャリア再結合中心のピーク濃度が、白金拡散の後に、初めに領域15と15'の中にほぼ位置しており、一方、シリコンセグメントのバルク17は再結合中心の比較的低い濃度を含む。典型的には、ピーク濃度のこれら領域が、シリコンセグメント表面から、数ミクロン(すなわち、約5または10ミクロン)以内、または数十ミクロン(すなわち、約20または30ミクロン)以内、約40〜約60ミクロンまでで位置している。
【0054】
実験的な証拠は、さらに、自然酸化物層以上のものは有していないシリコンセグメントと強化酸化物層を有するシリコンセグメントについての挙動におけるこの差違は、雰囲気のなかに分子状酸素または別の酸化ガスを含めることにより回避することができることを示唆している。別の言い方をすれば、自然酸化物以上のものは有していないシリコンセグメントが窒素雰囲気のなかでアニーリングされる場合には、酸素の小さな分圧を付加的に含む雰囲気が好適である。こうした雰囲気の条件では、強化酸化物層を有するセグメントと同じように挙動する自然酸化物層のみを有するセグメントが結果的に得られる。いずれかの特定の理論にとらわれるものではないが、自然酸化物層よりも厚さでより厚い表面酸化物層は、シリコンの窒化を阻害するシールドとして役に立つように思える。窒化は、シリコンマトリックスのなかの空孔の形成またはマトリックスのなかへの空孔の注入という結果になると考えられる。結果として、図6Aと6Bを比較することにより分かるように、空孔のピーク濃度は(したがって再結合中心も)実際に、空孔が注入された箇所ではない場合、そうでなければ観察されるピークよりも大きい。
【0055】
したがって、酸化物層は、出発シリコンセグメント上に存在することがあり、あるいはアニーリング工程の間に強化酸化物層を成長させることにより、その場で形成される。後者のアプローチを採用する場合、急速熱アニーリング工程時の雰囲気は好適には、少なくとも約0.0001気圧(100ppma)の分圧が含まれ、さらに好適には、少なくとも約0.0002気圧(200ppma)の分圧である。再び図6Aを参照すると、このように、本発明の第1の実施態様と第2の実施態様の結果に類似した結果が得られる。しかし、上で説明されている理由のために、酸素の分圧は好適には、0.01気圧(10,000ppma)以下であり、分圧は、0.005気圧(5,000ppma)以下、0.002気圧(2,000ppma)以下、0.001atm.(1,000ppma)以下であれば、さらに好適である。
【0056】
しかし、酸素分圧を有する雰囲気を利用する代替物として、シリコンセグメントは単純に、窒素雰囲気または中性雰囲気の下で、アニーリングが上の実施態様で説明されているように、完了した後、酸素雰囲気下でアニーリングされることがある。その酸素アニーリング工程は、セグメントが冷却された後に行われることがあり、あるいは代替的に、或る温度で行われる(すなわち、初期熱アニーリング工程が完了した後にそのセグメントがまだ熱い間に)。さらに、この酸素アニーリング工程は、必要に応じて、シリコンセグメント内の空孔濃度および、結果的に生じる白金濃度などをさらに誂えるまたはプロファイルする手段として上述の実施態様のいずれかに関して実施されることがある。
【0057】
いずれかの特定の理論にとらわれるものではないが、酸素アニーリングはシリコン表面の酸化を生じることになると考えられ、結果として、酸素アニーリングはシリコン自己格子間原子の内向きフラックス(inward flux)を作り出すように作用する。自己格子間原子のこの内向きフラックスは、再結合を引き起こし、表面で開始して、その後内側に移動していくことにより空孔濃度プロファイルを次第に変更する効果を有している。したがって、シリコンセグメントから製造されるデバイスの特定最終使用に関して最適化される深さを有する低い空孔濃度の領域が作り出される。図6Cと6Dをここで参照すると、酸素アニーリング工程の前に使用された条件に応じて、いくつかの異なる白金濃度プロファイルが最終的に得られることが分かる(ここで、曲線A〜Eは、それぞれ、本発明の異なる酸素アニーリング条件下で得られる異なるプロファイルを略図的に表わしている)。さらに詳細には、図6Cと6Dの曲線A〜Eは、白金の内方拡散の前に、空孔濃度プロファイルを変更する酸素アニーリング工程を行った結果として得られる白金濃度プロファイルを図示説明している。
【0058】
図6Dを参照すると、前表面と後表面の近くにある空孔のピーク濃度を有するシリコンセグメントに関しては、白金内方拡散の後に再結合中心の分布が不均一であるセグメントが得られることに留意すべきである。さらに詳細には、このセグメントは再結合中心の不均一分布を含み、最大濃度が前表面と中央平面の間で、中央平面よりも前表面により近い領域にあり、核生成中心の濃度が、前表面から最大濃度の領域へと増加し、最大濃度の領域から中央平面へと減少する。
【0059】
シリコンセグメントのバルク17内の空孔のピーク濃度を有するシリコンセグメントに関して、領域15と15'のそれぞれの深さtとt'を、表面の酸化が起こる速度を制御することより選択的に増加させることが可能である。酸化速度は、雰囲気条件、温度、この酸化工程の時間などのいくつかの要因に依存する。例えば、酸化速度は雰囲気のなかでの酸素の濃度が増加すれば増加し、酸化速度は発熱性蒸気が用いられるときに最大となる。
【0060】
酸化処理に関する正確な条件は、深さtおよび/またはt'を最適化するために、温度、時間、雰囲気組成を調整することにより、実験的に決定することが可能であることに留意すべきである。しかし、本方法に準酸素または発熱性蒸気以外の何かを用いる場合に、好適には、雰囲気のなかの酸素分圧は少なくとも約0.0001気圧(100ppma)、さらに好適には、熱アニーリング工程Sについて、少なくとも約0.0002気圧(200ppma)となる。これに関して、熱アニーリング工程Sのために、酸素含量または分圧に課せられている制限は本方法のこの任意の工程に適用できないことに留意すべきである。さらに、領域17(または領域15と15')に関して、空孔のピーク濃度と、したがって少数キャリア再結合中心が、実質的に保持されている場合、この酸化処理の温度は好適には約1150℃を超えるものである。さらに好適には、温度は少なくとも、工程Sの熱処理時に用いられる温度にほぼ等しい。特定の理論にとらわれるものではないが、温度が熱処理時に用いられるものよりも低い場合に、空孔と自己格子間原子の直接再結合のために、領域17における再結合中心のピーク濃度は実際には減少すると考えられる。
【0061】
この別個の酸化処理アプローチは、上で詳細に説明されているように、冷却速度を調整することにより、空孔濃度プロファイルおよびしたがって白金濃度プロファイルを制御することの代替として許容可能なものである。いくつかの状況では、それが提供する付加的な柔軟性のために、好適であることがある。さらに、深さtまたはt'が十ミクロンまたは数十ミクロンを超える場合には、このアプローチは好適である。さらに、本発明の上述の実施態様のいずれかにより作製される、シリコンセグメントの後の酸化処理は、図6Cと6Dに略図的に図示説明されているように、多くの異なる少数キャリア再結合中心濃度プロファイルを含むシリコンセグメントを作製する手段を提供する。
【0062】
本発明のそのほかの実施態様では、セグメントの前表面と後表面は、異なる雰囲気に曝されるが、各雰囲気には、1種またはそれよりも多い窒化または非窒化ガスが含まれていてよい。例えば、前表面が非窒化雰囲気に曝されると、シリコンセグメントの後表面は1つの窒化雰囲気に曝されてよい。さらに、表面の一方が処理時に遮蔽されることがある。例えば、ここで図8A〜8Fを参照すると、空孔濃度プロファイルがシリコンセグメント全体を通して確立された後に、上記のように、一方の表面は遮蔽され、もう一方は酸素雰囲気のなかで熱アニーリングされてよい。遮蔽は、例えば、面と面を合わせる配置構成で重ねながら、複数のセグメント(例えば、2、3またはそれ以上)を同時にアニーリングすることにより達成することができる。このようにアニーリングされるとき、面と面を合わせるように接触される面はアニーリングの間において雰囲気から機械的に遮蔽される。代替的には、白金内方拡散が所望されるセグメントの面上のみに酸化物層を形成することにより、同様の効果が達成可能である(セグメントの急速熱アリーリング工程および所望の白金濃度プロファイルの時に使用される雰囲気に依存する。)。本発明により作製されるシリコンセグメントの表面の1つを遮蔽することにより、このようにして、図8A〜8Fにおける例が図示説明されているように、非対称性再結合中心濃度プロファイルを含むセグメントを最終的に製造できる。さらに詳細には、図8Aと8Fは、白金内方拡散の前に、このように空孔濃度プロファイルを変更する酸素アニーリング工程を実施した結果として得られる白金濃度プロファイルの例を図示説明している。
【0063】
シリコンセグメントから最終的に製造されるデバイスに望ましい再結合中心濃度プロファイルが存在するように、本方法は、典型的には、達成されるべき本発明の目的に適切に適している点でデバイス製造方法のなかに組み込まれる。さらに、本方法の白金内方拡散工程は、好適には、急速熱アニーリングとそれに続く冷却工程SとSの直後に行われる。さらに詳細には、本方法の工程は、何らかの間に介入する処理をせずに、連続している順序で行われることが好ましい。しかし、間に介入する処理がデバイス製造方法の一部として必要な場合には、こうした処理は短い時間で低い温度でのみ行われることが好ましい。さらに詳細には、本方法の結果として、シリコンセグメントで従前に確立された空孔濃度プロファイルまたは再結合中心プロファイルにおいて分かる変化を生じる結果となるのには充分ではない時間で約1000℃よりも低い温度で、いずれの間にか介入する処理が行われることが好ましい。
【0064】
本発明の方法のために出発材料は、シリコンウエハなどの研磨シリコンセグメント、あるいは代替的には、ラップされエッチングされているがしかし研磨されてはいないシリコンセグメントであってよい。さらに、セグメントは優勢な真性点欠陥として、空孔または自己格子間原子の点欠陥を有することがある。例えば、セグメントは、中心から縁で空孔優勢であってよく、中心から縁で自己格子間原子優勢であってよく、あるいはセグメントは、自己格子間原子優勢材料の軸対称なリングにより囲まれている空孔優勢材料の中心コアを有してよい。
【0065】
以上から、本発明のいくつかの目的が達成されることが分かるであろう。
【0066】
さまざまな変更が、本発明の範囲から逸脱することなく、上記の組成と方法で行うことができるため、上述のものに含まれているすべての事柄は説明的なものとして解釈されることが意図されており、限定的な意味ではないことが意図されている。
尚、本発明において好ましい態様例として、以下の各事項を挙げることができる:
[事項1] 一方の主表面がセグメントの前表面であり、もう一方の主表面がセグメントの後表面である2つのほぼ平行な主表面と、前表面と後表面の間でほぼ等距離に位置する中央面と、前表面と後表面を接合している周囲縁と、前表面の下に前表面から中央面に向かって測定して距離Dで延びるセグメントの第1領域を有してなる表面層と、中央面と第1領域の間にあるセグメントの第2領域を有してなるバルク層とを有する単結晶シリコンセグメントであって、
セグメントが少数キャリア再結合中心の不均一分布を有し、バルク層における再結合中心の濃度が表面層における濃度よりも大きく、再結合中心の濃度プロファイルが、再結合中心の最大濃度が、前表面と中央面の間にありかつ中央面よりも前表面により近い領域にあり、再結合中心の最小濃度が、前表面と最大濃度領域との間の領域にあり、前表面と最大濃度領域との間の最小濃度は中央面の濃度よりも低く、再結合中心の濃度が、最小濃度から最大濃度領域へと増加していき、最大濃度領域から中央面へと減少していくというものであり、距離Dが少なくとも10ミクロンであり少数キャリア再結合中心が置換白金を含んでなる単結晶シリコンセグメント。
[事項2] 500ミクロンから800ミクロンの範囲にある厚さを有する事項1に記載のセグメント。
[事項3] 800ミクロンから1200ミクロンの範囲にある厚さを有する事項1に記載のセグメント。
[事項4] 再結合中心の最大濃度がセグメントの前表面から60ミクロン内にある事項1に記載のセグメント。
[事項5] 再結合中心の最大濃度がセグメントの前表面から30ミクロン内にある事項1に記載のセグメント。
[事項6] 再結合中心の最大濃度がセグメントの前表面から20ミクロン内にある事項1に記載のセグメント。
[事項7] セグメントにおける少数キャリア再結合中心の濃度プロファイルに影響を及ぼすように単結晶シリコンセグメントを熱処理することを含む、単結晶シリコンセグメントの製造方法であって、
シリコンセグメントは前表面と、後表面と、前表面と後表面の間にある中央面と、前表面の下に前表面から中央面に向かって測定して距離Dで延びるセグメントの第1領域を有して成る表面層と、中央面と表面層の間にあるセグメントの第2領域を有して成るバルク層とを有し、更に、少数キャリア再結合中心の不均一分布を有し、バルク層における再結合中心の濃度が表面層における濃度よりも大きく、再結合中心の濃度プロファイルが、再結合中心の最大濃度が、前表面と中央面の間にありかつ中央面よりも前表面により近い領域にあり、再結合中心の最小濃度が、前表面と最大濃度領域との間の領域にあり、前表面と最大濃度領域との間の最小濃度は中央面の濃度よりも低く、再結合中心の濃度が、最小濃度から最大濃度領域へと増加していき、最大濃度領域から中央面へと減少していくというものであり、距離Dが少なくとも10ミクロンであり少数キャリア再結合中心が置換白金を含んでなり、
前記方法が、
雰囲気においてセグメントを熱処理して、表面層およびバルク層における結晶格子空孔を形成すること、
熱処理されたセグメントの冷却速度を少なくとも5℃/秒の速度に制御して、ピーク密度が中央面にあり濃度がセグメントの前表面の方向に減少していく空孔濃度プロファイルを有するセグメントを製造すること、および
空孔濃度プロファイルに実質的に依存する白金濃度プロファイルが得られるように冷却セグメントのシリコンマトリックスに白金原子を熱的に拡散すること、
を含んで成る方法。
[事項8] 結晶格子空孔を形成する熱処理が非酸化雰囲気において1175℃を超える温度にセグメントを加熱することから成る事項7に記載の方法。
[事項9] 結晶格子空孔を形成する熱処理が非酸化雰囲気において1200℃を超える温度にセグメントを加熱することから成る事項7に記載の方法。
[事項10] 熱処理セグメントが1000℃以下の温度に冷却される間、該冷却速度が少なくとも50℃/秒である事項7に記載の方法。
[事項11] 熱処理セグメントが1000℃以下の温度に冷却される間、該冷却速度が少なくとも100℃/秒である事項7に記載の方法。
[事項12] 670〜750℃の範囲にある温度までセグメントを加熱することにより、白金原子がセグメントのシリコンマトリックスの中に熱的に拡散される事項7に記載の方法。
[事項13] 10分から2時間セグメントを加熱することにより、白金原子がセグメントのシリコンマトリックスの中に熱的に拡散される事項7に記載の方法。
[事項14] 白金内方拡散の前に、熱処理または冷却されるセグメントが純粋酸素または高温蒸気の雰囲気において第2の熱処理に付され、第2の熱処理の温度が少なくとも第1の温度に等しい事項7に記載の方法。
[事項15] 結晶格子空孔を形成するための熱処理が、
(a)酸素含有雰囲気において少なくとも700℃の温度での第1熱処理にセグメントを付して、結晶格子空孔のためのシンクとして働くことができる表面二酸化ケイ素層を形成する工程と、
(b)酸素の本質的な不存在の雰囲気において少なくとも1150℃の温度での第2の熱処理に、工程(a)で得られた産物を付して、シリコンセグメントのバルク中に結晶格子空孔を形成する工程と、
を有して成る事項7に記載の方法。
[事項16] セグメントにおける少数キャリア再結合中心の濃度プロファイルに影響を与えるために単結晶シリコンセグメントを熱処理することを含む、単結晶シリコンセグメントの製造方法であって、
該シリコンセグメントが前表面と、後表面と、前表面と後表面の間にある中央面とを有し、該前表面はその上に存在する自然酸化物層のみを有し、該方法が、
窒化雰囲気においてセグメントの前表面を熱処理して、セグメントにおける結晶格子空孔を形成すること、
熱処理セグメントの冷却速度を制御して、最大濃度が前表面と中央面の間にあり、中央面よりも前表面により近くにある冷却セグメントにおける空孔濃度プロファイルを形成し、空孔濃度が、前表面から最大濃度領域へと増加していき、最大濃度領域から中央面へと減少していくこと、および
空孔濃度プロファイルに実質的に依存する白金濃度プロファイルが得られるように、冷却セグメントのシリコンマトリックスに白金原子を熱的に拡散すること、
を含んで成る方法。
[事項17] 5x1015原子/cm未満の炭素濃度を有する事項1に記載のセグメント。
[事項18] 単結晶シリコンウエハである事項1に記載のセグメント。
[事項19] セグメントの中央面に対して非対称な再結合中心濃度プロファイルを有する事項1に記載のセグメント。
[事項20] セグメントの前表面およびセグメントの後表面である2つのほぼ平行な主表面と、前表面と後表面の間の中央面とを有する単結晶シリコンセグメントを有してなる電子パワーデバイスであって、
電子パワーデバイスの特徴において、
単結晶シリコンセグメントが少数キャリア再結合中心の不均一分布を有し、少数キャリア再結合中心が置換白金を含んでなり、
少数キャリア再結合中心の不均一分布は、前表面と中央面の間にありかつ中央面よりも前表面により近い領域にある最大濃度、および前表面と最大濃度領域との間の領域にある再結合中心の最小濃度を有しており、前表面と最大濃度領域との間の最小濃度は、中央面における再結合中心の濃度よりも低く、再結合中心の不均一分布は、濃度が、前表面での最小濃度から最大濃度へと増加していき、最大濃度から中央面へと減少していくというものである電子パワーデバイス。
[事項21] デバイスがサイリスタである事項20に記載の電子パワーデバイス。
[事項22] デバイスがパワーダイオードである事項20に記載の電子パワーデバイス。
[事項23] セグメントが、1x1016原子/cm3未満の炭素濃度を有する事項20に記載の電子パワーデバイス。
[事項24] セグメントが500ミクロンから800ミクロンの範囲にある厚さを有する事項20に記載の電子パワーデバイス。
[事項25] セグメントが800ミクロンから1200ミクロンの範囲にある厚さを有する事項20に記載の電子パワーデバイス。
[事項26] セグメントの再結合中心の最大濃度がセグメントの前表面から5ミクロン内にある事項20に記載の電子パワーデバイス。
[事項27] セグメントの再結合中心の最大濃度がセグメントの前表面から10ミクロン内にある事項20に記載の電子パワーデバイス。
[事項28] セグメントの再結合中心の最大濃度がセグメントの前表面から20ミクロン内にある事項20に記載の電子パワーデバイス。
[事項29] セグメントの再結合中心の最大濃度がセグメントの前表面から60ミクロン内にある事項20に記載の電子パワーデバイス。
【図面の簡単な説明】
【図1A】 図1Aは、単一低寿命領域、すなわち、サイリスタ構造の他の領域に対して少数キャリア再結合中心のより高い濃度を有する領域を含むサイリスタ構造の略図である。
【図1B】 図1Bは、ターンオフ時に、図1Aのサイリスタ構造で少数キャリア再結合中心の好適な濃度プロファイル(すなわち、少数キャリア寿命プロファイル)のプロットである。
【図2】 図2は、本方法によるシリコンセグメントの深さ(セグメントの1つの表面からほかの表面に伸びるが、表面そのものは除外する)に対する少数キャリア再結合中心濃度を一般的に描いたプロットである。
【図3】 図3は、フランク−ターンブル拡散メカニズムが優勢であり、空孔濃度プロファイルがほぼ均一である場合に、処理時間の関数として白濃度プロファイルを詳細に示す、白金濃度 対 シリコンセグメントの深さのプロットである。
【図4】 図4は、「キック−アウト」メカニズムが優勢であり、空孔濃度プロファイルがほぼ均一である場合に、処理時間の関数として白金濃度プロファイルを詳細に示す、白金濃度 対 シリコンセグメントの深さ(セグメントの1つの表面からほかの表面に伸びるが、表面そのものは除外する)のプロットである。
【図5】 図5は、本発明の方法の略図である。
【図6A〜6D】 図6A〜6Dは、本発明の方法の異なる実施態様の結果として達成できるさまざまな白金濃度プロファイルを詳細に示す、シリコンセグメントの深さ(1つの表面からもう1つに伸びるが、表面自体は除外する)に対する白金濃度を一般的に示すプロットである。
【図7】 図7は、熱アニーリング処理中に強化酸化物層が存在し(曲線B)あるいは自然の酸化物層のみが存在する(曲線A)場合に得られる異なるプロファイルを詳細に示す、白金濃度対シリコンセグメントの深さ(1つの表面からもう1つの表面に伸びるが、表面自体は除外する)のプロットである。
【図8A〜8F】 図8A〜8Fは、本発明の方法の異なる実施態様の結果として達成できるさまざまな非対称性白金濃度プロファイルを詳細に示す、シリコンセグメントの深さ(1つの表面からもう1つに伸びるが、表面自体は除外する)に対する白金濃度を一般的に示すプロットである。

Claims (10)

  1. セグメントにおける少数キャリア再結合中心の濃度プロファイルに影響を及ぼすように単結晶シリコンセグメントを熱処理することを含む、単結晶シリコンセグメントの製造方法であって、
    シリコンセグメントは前表面と、後表面と、前表面と後表面の間にある中央面と、前表面の下に前表面から中央面に向かって測定して距離D で延びるセグメントの第1領域を有して成る表面層と、中央面と表面層の間にあるセグメントの第2領域を有して成るバルク層とを有し、更に、少数キャリア再結合中心の不均一分布を有し、バルク層における再結合中心の濃度が表面層における濃度よりも大きく、再結合中心の濃度プロファイルが、再結合中心の最大濃度が、前表面と中央面の間にありかつ中央面よりも前表面により近い領域にあり、再結合中心の最小濃度が、前表面と最大濃度領域との間の領域にあり、前表面と最大濃度領域との間の最小濃度は中央面の濃度よりも低く、再結合中心の濃度が、最小濃度から最大濃度領域へと増加していき、最大濃度領域から中央面へと減少していくというものであり、距離D が少なくとも10ミクロンであり少数キャリア再結合中心が置換白金を含んでなり、
    前記方法が、
    雰囲気においてセグメントを熱処理して、表面層およびバルク層における結晶格子空孔を形成すること、
    熱処理されたセグメントの冷却速度を少なくとも5℃/秒の速度に制御して、ピーク密度が中央面にあり濃度がセグメントの前表面の方向に減少していく空孔濃度プロファイルを有するセグメントを製造すること、および
    空孔濃度プロファイルに実質的に依存する白金濃度プロファイルが得られるように冷却セグメントのシリコンマトリックスに白金原子を熱的に拡散すること、
    を含んで成る方法
  2. 結晶格子空孔を形成する熱処理が非酸化雰囲気において1175℃を超える温度にセグメントを加熱することから成る請求項1に記載の方法
  3. 結晶格子空孔を形成する熱処理が非酸化雰囲気において1200℃を超える温度にセグメントを加熱することから成る請求項1に記載の方法
  4. 熱処理セグメントが1000℃以下の温度に冷却される間、該冷却速度が少なくとも50℃/秒である請求項1に記載の方法
  5. 熱処理セグメントが1000℃以下の温度に冷却される間、該冷却速度が少なくとも100℃/秒である請求項1に記載の方法
  6. 670〜750℃の範囲にある温度までセグメントを加熱することにより、白金原子がセグメントのシリコンマトリックスの中に熱的に拡散される請求項1に記載の方法
  7. 10分から2時間セグメントを加熱することにより、白金原子がセグメントのシリコンマトリックスの中に熱的に拡散される請求項1に記載の方法。
  8. 白金内方拡散の前に、熱処理または冷却されるセグメントが純粋酸素または高温蒸気の雰囲気において第2の熱処理に付され、第2の熱処理の温度が少なくとも第1の温度に等しい請求項1に記載の方法。
  9. 結晶格子空孔を形成するための熱処理が、
    (a)酸素含有雰囲気において少なくとも700℃の温度での第1熱処理にセグメントを付して、結晶格子空孔のためのシンクとして働くことができる表面二酸化ケイ素層を形成する工程と、
    (b)酸素の本質的な不存在の雰囲気において少なくとも1150℃の温度での第2の熱処理に、工程(a)で得られた産物を付して、シリコンセグメントのバルク中に結晶格子空孔を形成する工程と、
    を有して成る請求項1に記載の方法。
  10. セグメントにおける少数キャリア再結合中心の濃度プロファイルに影響を与えるために単結晶シリコンセグメントを熱処理することを含む、単結晶シリコンセグメントの製造方法であって、
    該シリコンセグメントが前表面と、後表面と、前表面と後表面の間にある中央面とを有し、該前表面はその上に存在する自然酸化物層のみを有し、該方法が、
    窒化雰囲気においてセグメントの前表面を熱処理して、セグメントにおける結晶格子空孔を形成すること、
    熱処理セグメントの冷却速度を制御して、最大濃度が前表面と中央面の間にあり、中央面よりも前表面により近くにある冷却セグメントにおける空孔濃度プロファイルを形成し、空孔濃度が、前表面から最大濃度領域へと増加していき、最大濃度領域から中央面へと減少していくこと、および
    空孔濃度プロファイルに実質的に依存する白金濃度プロファイルが得られるように、冷却セグメントのシリコンマトリックスに白金原子を熱的に拡散すること、
    を含んで成る方法。
JP2000564229A 1998-08-05 1999-08-05 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 Expired - Fee Related JP4312385B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9540798P 1998-08-05 1998-08-05
US60/095,407 1998-08-05
US9880898P 1998-09-02 1998-09-02
US60/098,808 1998-09-02
PCT/US1999/017726 WO2000008677A1 (en) 1998-08-05 1999-08-05 Non-uniform minority carrier lifetime distributions in high performance silicon power devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009046375A Division JP5405856B2 (ja) 1998-08-05 2009-02-27 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布

Publications (3)

Publication Number Publication Date
JP2002522901A JP2002522901A (ja) 2002-07-23
JP2002522901A5 JP2002522901A5 (ja) 2005-07-28
JP4312385B2 true JP4312385B2 (ja) 2009-08-12

Family

ID=26790188

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000564229A Expired - Fee Related JP4312385B2 (ja) 1998-08-05 1999-08-05 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布
JP2009046375A Expired - Fee Related JP5405856B2 (ja) 1998-08-05 2009-02-27 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009046375A Expired - Fee Related JP5405856B2 (ja) 1998-08-05 2009-02-27 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布

Country Status (7)

Country Link
EP (1) EP1110236B1 (ja)
JP (2) JP4312385B2 (ja)
KR (1) KR100498943B1 (ja)
CN (1) CN1153262C (ja)
DE (1) DE69933681T2 (ja)
TW (1) TW425641B (ja)
WO (1) WO2000008677A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135498A (ja) * 1998-09-02 2014-07-24 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
TWI256076B (en) 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
JP4919700B2 (ja) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、pnダイオード、igbt、及びそれらの製造方法
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
WO2014006695A1 (ja) * 2012-07-03 2014-01-09 新電元工業株式会社 半導体装置
JP6111572B2 (ja) 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112013006780B4 (de) 2013-03-06 2021-01-21 Denso Corporation Verfahren zum Reduzieren einer Nichtgleichförmigkeit einer Vorwärtsspannung eines Halbleiterwafers
US20140374882A1 (en) * 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
CN108630614A (zh) * 2017-03-23 2018-10-09 扬州朗日新能源科技有限公司 一种防碰撞硅片及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259683A (en) * 1977-02-07 1981-03-31 General Electric Company High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
JPS582449B2 (ja) * 1977-10-12 1983-01-17 シャープ株式会社 少数キヤリヤ拡散長の制御方法
JP2604580B2 (ja) * 1986-10-01 1997-04-30 三菱電機株式会社 アノード短絡形ゲートターンオフサイリスタ
JPS63205958A (ja) * 1987-02-21 1988-08-25 Matsushita Electric Works Ltd 静電誘導サイリスタ
GB2213988B (en) * 1987-12-18 1992-02-05 Matsushita Electric Works Ltd Semiconductor device
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JPH01208830A (ja) * 1988-02-17 1989-08-22 Fujitsu Ltd シリコン・ウェハ
JP2725790B2 (ja) * 1988-08-12 1998-03-11 三洋電機株式会社 半導体装置の製造方法
JPH0262046A (ja) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp 半導体装置
DE3912056A1 (de) * 1989-04-13 1990-10-18 Asea Brown Boveri Verfahren zum axialen einstellen der traegerlebensdauer
JPH04125933A (ja) * 1990-09-17 1992-04-27 Toshiba Corp 半導体装置の製造方法
JPH05102161A (ja) * 1991-07-15 1993-04-23 Toshiba Corp 半導体装置の製造方法とその半導体装置
EP0694960B1 (en) * 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
JPH09260686A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置及びその製造方法
JPH09293729A (ja) * 1996-04-27 1997-11-11 Denso Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135498A (ja) * 1998-09-02 2014-07-24 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体

Also Published As

Publication number Publication date
TW425641B (en) 2001-03-11
DE69933681D1 (de) 2006-11-30
CN1317149A (zh) 2001-10-10
KR100498943B1 (ko) 2005-07-04
CN1153262C (zh) 2004-06-09
EP1110236B1 (en) 2006-10-18
JP2002522901A (ja) 2002-07-23
EP1110236A1 (en) 2001-06-27
KR20010087171A (ko) 2001-09-15
JP2009239269A (ja) 2009-10-15
JP5405856B2 (ja) 2014-02-05
DE69933681T2 (de) 2007-08-23
WO2000008677A1 (en) 2000-02-17

Similar Documents

Publication Publication Date Title
JP5405856B2 (ja) 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布
US7618879B2 (en) Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6579779B1 (en) Process for the preparation of an ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile capable of forming an enhanced denuded zone
JP4681063B2 (ja) 内部ゲッタリング性の改良された熱アニーリングされたウエハ
US6586068B1 (en) Ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile and a process for the preparation thereof
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR100745308B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진이상적인 산소 침전 실리콘 웨이퍼 및 그 제조 방법
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US6955718B2 (en) Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US6808781B2 (en) Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
EP1484789A1 (en) Non-uniform minority carrier lifetime distributions in high performance silicon power devices
EP1624482B1 (en) Thermally annealed silicon wafers having improved intrinsic gettering

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080403

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4312385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees