CN1239317A - 具有缺陷祛除区的半导体 - Google Patents
具有缺陷祛除区的半导体 Download PDFInfo
- Publication number
- CN1239317A CN1239317A CN99107197A CN99107197A CN1239317A CN 1239317 A CN1239317 A CN 1239317A CN 99107197 A CN99107197 A CN 99107197A CN 99107197 A CN99107197 A CN 99107197A CN 1239317 A CN1239317 A CN 1239317A
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- method described
- forms
- substrate
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000007547 defect Effects 0.000 title claims description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 76
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 76
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 210000004209 hair Anatomy 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 238000001556 precipitation Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 206010053615 Thermal burn Diseases 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 150000002926 oxygen Chemical class 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003434 inspiratory effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001535 kindling effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
一种处理半导体衬底以在其内形成缺陷祛除区的方法。该方法包括提供在与其表面相邻的一个衬底区域内有氧含量的半导体衬底。沟道形成于该衬底的表面。沟道形成之后，在该区域内减少氧的含量。
Description
本发明涉及有缺陷祛除区(DZ)的半导体，特别是在这种具有外形对准的缺陷祛除区的半导体中形成的电子器件。
如工艺中所知，现在Czochralski-grown(CZ)硅衬底被用来制造半导体器件。这些CZ-grown硅衬底一般有25-35ppma(个每百万原子)的氧气，全部是填隙的，即位于硅晶格点之间。这种氧含量是在一种与工艺有关的方式中由于使用石英工件(如Czochralski拉单晶用的坩锅)而被引入到半导体材料的。此含氧量总的来说是人们想要的，因为它为晶格中的杂质提供了晶格缺陷成核中心。作为集中残留杂质的一个结果，这些成核中心产生一种名为“内部收气”的纯化效果。但是，这种含氧量只在半导体晶片内部才有用。在晶片表面区域，也就是形成电子器件的区域，这些氧气中心造成相当的扰动。特别是，作为用以形成器件的处理步骤，即外延、掺杂，氧化和热处理的结果，这些氧气中心有加速形成并最终引起应力的趋势，反过来导致电子器件的失效。所以最好使用有几个μm厚的氧气耗尽表面区(即缺陷祛除区)的晶片。产生缺陷祛除区的方法早已为人所知。例如，在惰性气体环境下将硅片在炉中(如温度在1000℃-1200℃之间)热处理(即煺火)，可使氧气扩散到表面外。经过1000℃约5小时的一段时间，只靠将氧气扩散出去可得到的缺陷祛除区层厚度大于10μm(Huber，D；Reffle，J.：Solid State Techn.26(8)，1983，page183)。其他产生缺陷祛除区的方法中包括采用外延层。在两种情况下(即热煺火和外延层)，DZ基本上平行于硅晶片的表面。与DZ相邻的是有缺陷、含氧、内部有由氧产生的收气点的区域。DZ必须足够深以至于后来形成的电子器件不会延伸到缺陷区。另一方面，DZ又应该尽可能浅以使内部收气点离电子器件足够近从而提供足够的收气效率给晶体缺陷，如氧气沉淀、位错、堆垛层错、粘污，如金属铁、铜、镍、铬等，这些都有可能存在于器件区。
如工艺中所知，一种在半导体中形成的电子器件是动态随机存储器(DRAM)。有一种DRAM用沟道电容器储存电荷。为降低器件表面尺寸从而与叠片电容器相比提高集成密度，沟道电容器在硅晶片表面垂直形成。一个典型的沟道电容器可以有7-8μm深。为了避免器件性能下降或者器件完全失败，接近包含晶体管和沟道电容器的晶片表面的整个区域必须完全没有前面提到的晶体缺陷。
如工艺中所知，以目前用以形成平行于晶片表面的DZ的技术，氧气沉淀速率在晶片内并不是完全一致的。局部的DZ深度对于同一晶片的不同点及不同晶片是按统计分布的。特别地，接近晶片边缘处的初始氧气浓度一般高于接近晶片中心的。例如，如果选择DZ深度为10μm以容纳一个8μm的沟槽电容器，在晶片的某些位置，尤其是接近晶片边缘的位置，DZ将很有可能小于8μm。这将在沟道结构的反应离子刻蚀(RIE)过程中产生尖峰，或者在沟道附近形成导致电极介质(即作为沟道衬里和被置于沟道中的用来形成电容的一个电极或板的掺杂多晶硅和被用来形成电容第二个电极的沟道的电介质衬里分开的硅衬底的掺杂区二者之间的电介质)质量下降的缺陷。如果缺陷，例如氧沉淀和位错环，离充电的沟道电容器太近，可以产生电荷泄漏，导致DRAM单元中的沟道电容的记忆时间显著的下降。
再者，按照目前的技术为了在CZ晶片上用高温外扩散方法形成DZ需要相对大的热预算(即高的温度和长的煺火时间)。例如，对于一个有30ppma初始填隙氧浓度的CZ晶片，形成一深约为10μm的DZ需要在1150℃约一小时的热处理，而形成一深约20μm的DZ至少需要大约4-5小时。并且，因为填隙氧气浓度单调随着距表面的深度增加，氧气微沉淀的数量也随着深度增加，此氧气微沉淀如果太靠近如晶体管或电容器这样的电子器件，也会降低器件的性能。换句话说，DZ的质量随着距晶片表面的深度的增加而降低。
DZ最初几个微米的质量主要是为了形成DZ而进行的热处理过程中表面情况的结果。在氢气中煺火或者在惰性气体环境下煺火(要更长的煺火时间)可以使晶片表面的氧浓度低于1ppma。一种典型的处理是在纯氢中在1200℃煺火一小时，产生一约20μm深的DZ；然而，这种处理的花费相对太高了。一种与距表面深度无关的形成高质量DZ的方法是在DZ硅表面生长硅的外延层，如在一p型硅衬底上生长一p-型外延层，或者在一n型硅衬底上生长一n-型外延层。在外延层里，总氧浓度一般低于2ppma，与之对照，未煺火的CZ硅衬底一般为30ppma。因为制造外延层厚度大于2-3μm的晶片造价昂贵，这种晶片很少用于器件生产。与传统的CZ晶片相比，生产有2-3μm厚外延层的晶片的额外花费仍然相当高。在这种情况下，在器件生长过程中来自CZ衬底的氧仍会扩散进外延层中，从而靠近晶片表面的DZ的质量不会明显好于，比如，氢气煺火的晶片。再者，外延层越厚，收气点离开器件有源区越远。就是说，最好外延层中的吸气点正好位于形成有源器件的有源区的下面。外延层越厚，吸气点离开有源区越远。厚的外延层也使位错传播更容易，这将导致减低产率，如果外延层太厚的话。
根据本发明，提供了一种处理半导体衬底以在其内形成缺陷祛除区的方法。该方法包括提供了与其表面相邻的一衬底区域内有氧含量的半导体衬底。在衬底表面形成沟道，其侧壁穿过含氧区，其底部终止于含氧区。形成沟道后，沟道的侧壁和底部被处理以减少在与这些侧壁和底部相邻的区域内的氧含量并在沟道的侧壁和底部附近形成缺陷祛除区。
根据这种方法，沟道的侧壁和底部被施以氧含量降低处理，从而形成直接与这些侧壁和底部相邻的缺陷祛除区，从而产生一外形对准的DZ(即DZ遵从沟道的轮廓)。
根据本发明的另一个特点，所述降低步骤包括加热衬底以减低区域内的氧含量。
根据本发明的另一个特点，提供了一种处理半导体衬底以在其内形成缺陷祛除区的方法。该方法包括提供在其表面置有一外延层的半导体衬底，这个衬底在与其相邻表面的区域含有氧。在衬底表面形成一沟道。形成沟道后，在该区域内的氧含量被减少。
根据本发明的另一个特点，提供了一种处理半导体以在其内形成缺陷祛除区的方法。该方法包括提供在与其表面相邻的一个衬底区域内有氧含量的半导体衬底。氧含量在该区域的第一部分内被减少，此该区域的第一部分与衬底相邻。沟道形成之后，在沟道底部下面区域的一部分内的氧含量被减少。
参阅附图和下面详细的说明，本发明的这些以及其他特点将更容易看清楚。附图包括：
图1A至1C是根据本发明的一种实施方案，一个在其内具有氧含量的半导体衬底在其制造从而形成周围有祛除区的沟道的不同阶段的剖面图；
图1D是根据本发明可以用来形成祛除区的工艺的温度-时间曲线；
图2是有沟道电容的DRAM单元的剖面图，此单元在电容周围有一祛除区，此区域根据本发明形成；
图3A至3C是根据本发明的另一种实施方案，一个在其内具有氧含量的半导体衬底在其制造从而形成周围有祛除区的沟道的不同阶段的剖面图；
图4A至4C是根据本发明的另一种实施方案，一个在其内具有氧含量的半导体衬底在其制造从而形成周围有祛除区的沟道的不同阶段的剖面图。
图1A显示了半导体衬底10，此处是Czochralski-grown硅晶片形成的硅衬底。要指出的是，衬底10在与该衬底上表面相邻的衬底的区域内有一氧浓度。
接着，如图1B所示，采用任何传统的光刻和沟道刻蚀方法，沟道14被刻蚀进衬底10的上表面。要指出的是沟道14有穿过含氧区的侧壁18和终止于含氧区的底部20。在此，沟道14的底部20位于距衬底10的上表面16为7-8μm的深度。
特别地，采用传统方法，二氧化硅(填充氧化物)层19在硅衬底10的表面之上形成。然后填充氮化硅层21在二氧化硅层19之上形成。硬掩膜(如BSG或TEOS)，没有画出，被淀积在氮化硅层之上。防反射敷层(ARC)，没有画出，在硬掩膜之上形成。光刻胶，没有画出，施于ARC之上并光刻制版，在沟道14要被刻蚀的地方形成窗口。然后沟道被刻蚀进硬掩膜，然后光刻胶被剥离。刻蚀过的硬掩膜被用作使沟道14刻蚀进硅10的掩膜。接着用湿法刻蚀将硬掩膜剥离。得到的结构如图1B所示。
接着，即沟道14形成以后，该沟道被处理以形成缺陷祛除区22和缺陷区24来提供内部收气。就是说，沟道14的侧壁18和底部20被处理以减少与侧壁18和底部20相邻的DZ区22中的氧含量，并且如图1C指出的，DZ22与沟道14的侧壁18和底部20相邻，缺陷区24与DZ22相邻。就是说，DZ22位于沟道14的侧壁18和底部20附近。以这种方法，对沟道14的侧壁18和底部20进行祛除氧气处理以形成直接与此侧壁18和底部20相邻的祛除区(DZ)22由此产生外形对准的DZ22(即DZ22遵从沟道的轮廓)。
特别地，此处采用分层式烘炉、传统或者最好是快速热处理，在氢气或氮气或氩气环境下，对衬底10加热以产生约3-5μm的DZ22，温度为1000℃，时间为30分钟，温度上升速率例如为每分钟70℃。另一个例子采用典型的快速热处理(RTP)过程，如在氩气，氢气或氮气环境下，在1100℃-1200℃加热2分钟。任何其他产生DZ22的方法都可采用。在任一情况下，要指出的是因为沟道14的侧壁18和底部20是直接暴露于热处理的，所以DZ22是沿着(即相邻于)侧壁18和底部22形成的，从而提供了如下好处：(1)由于形成DZ22的工艺的更低的热预算导致造价降低，即更短的煺火时间，更低温度和与晶片10相比形成沟道14增加的表面区域。(2)外形对准的DZ22和因此即使在沟道14的底部也高质量的无缺陷区DZ22；更好的节点介质可靠性，减低了从沟道14的电荷泄漏(这对薄节点介质(＜5nm厚)尤为重要)；刻蚀沟道后的煺火既移走了来自于刻蚀的粘污和损伤也将氧扩散掉导致消除了在将要形成节点介质的沟道表面的与氧有关的微缺陷；并且，(3)更有效的内部收气，因为收气点离有源器件(如晶体管)更近(但仍有足够的距离)；并且，特别是更好的栅氧化完整度。
如上面指出的，采用分层式烘炉、传统热处理或者最好是快速热处理，在氢气或氮气或氩气环境下，对衬底10加热可以形成约3-5μm的DZ22，温度为1000℃，时间为30分钟，温度上升速率例如为每分钟70℃。此DZ22形成之后，沉淀成核和生长煺火可在同一炉中进行。于是，参见图1D，给出了温度-时间曲线。就是说，DZ22形成之后，可进行两步或多步煺火，先是氧在较低温度如低于800℃成核，然后在更高温度如1000℃增长氧沉淀。
首先，以每分钟50℃的速率升炉温至1000℃形成DZ22。维持1000℃温度30分钟。然后对该结构进行氧沉淀成核处理。特别地，炉温接着降至550℃维持60分钟，然后以每分钟5-10℃的速率升至700℃。接着进行沉淀生长处理，炉温以每分钟5-10℃的速率从700℃升至1000℃并维持1-5小时。任选地，沉淀可以在后面的淀积和煺火/氧化过程中或者氮化过程中自动形成。
然后该结构以任何传统方式处理以形成沟道电容器DRAM单元，例如，在图2中DZ22和缺陷区24之间的点线26所指的边界所示。
现在参见图3A，在此提供了如同在图1A中所示的衬底10的CZ衬底10。但是，此处衬底10有一在上表面16之上形成的外延层30。在此外延层30的厚度为0.5-3μm，其包含小于1ppma的氧，因而提供了高质量的浅DZ(即优异的栅氧化完整度)。
接着，如图3B所示，采用与图1A-1C相联系的任何传统光刻处理方法，沟道14被刻蚀穿过外延层30进入到衬底10的上表面16。要指出的是沟道14再次有穿过含氧区的侧壁18和终止于含氧区的底部20。在此，又一次沟道14的底部20位于距衬底10的上表面16为7-8μm的深度。
接着，即沟道14形成以后，该沟道被处理以形成缺陷祛除区22和缺陷区24来提供内部收气。就是说，沟道14的侧壁18和底部20被处理以减少与侧壁18和底部20相邻的DZ区22中的氧含量，并且如图3C指出的，DZ22与沟道14的侧壁18和底部20相邻，缺陷区24与DZ22相邻(点线26指出了DZ22和区域24之间的边界)。要指出的是在淀积外延层之前除去自然氧化物所需的高温氢气预处理会在CZ衬底10形成额外的DZ，并溶解小的氧沉淀，否则这些小的氧沉淀在后面的处理步骤中将增长并且可能在沟道刻蚀中引起尖峰。
现在参见图4A，在此提供了如同在图1A中所示的衬底10的CZ衬底10。然而，在此衬底10被加工以在沿着在其内的上表面形成浅DZ32。例如，采用上升速率为每分钟20℃-100℃，温度为1000℃在氮气或氧气中煺火30分钟。1000℃30分钟或许也足以产生浅DZ32，但在氢气或氢气中煺火将导致在衬底10的表面16更低的氧含量和更好的栅氧化完整度。如果在氢气或氩气环境下进行此第一次祛除煺火将在沟道刻蚀中避免尖峰形成方面有类似的效果，并且与采用外延层30(图3A-3D)相比花费明显减少。再者，它消除了在硅外延层30和衬底10之间的界面处形成位错的危险。
接着，如图4B所示，采用与图1A-1C相联系的任何传统光刻处理方法，沟道14被刻蚀穿过第一个浅DZ36进入下面的衬底10的部分。要指出的是沟道14再次有穿过含氧区的侧壁18和终止于含氧区的底部20。在此，又一次沟道14的底部20位于距衬底10的上表面16为7-8μm的深度。
接着，即沟道14形成以后，该沟道被处理以形成第二个缺陷祛除区22和缺陷区24来提供内部收气。就是说，沟道14的侧壁18和底部20被处理以减少与侧壁18和底部20相邻的DZ区22中的氧含量，并且如图4C指出的，DZ22与沟道14的侧壁18和底部20相邻，缺陷区24与DZ22相邻，点线26指出了在它们之间的边界。
要指出的是在形成沟道14之后进行煺火的情况下，这些煺火也将移走来自于沟道刻蚀的损伤和粘污。因此，例如氢气或氢气这些环境气体优于例如氮气或氧气这些环境气体，后者不会移走自然氧化物和粘污。
其他实施方案包括在附加要求的精神和范围之内。例如，随着在制造现代器件中继续降低热预算，热处理步骤可能不足以为有效内部收气生长足够数量的沉淀。所以，沉淀成核的步骤可以是先在550℃进行1小时，然后在700℃进行1小时。接着的生长步骤可在氮气中在1000℃进行3小时。进一步，采用可选择的沉淀成核和生长，或者在后继器件制造的热处理过程中进行沉淀的成核和生长，二者任选其一，在按照传统加工完单元后，有外形对准的祛除区的沟道电容器DRAM单元就制成了。
Claims (21)
1.一种处理在与其表面相邻的一衬底区域内有氧含量的半导体衬底的方法，包括：
在该衬底的表面形成沟道；及
沟道形成之后，在该区域内减低氧的含量。
2.权利要求1中所述的方法，包括由加热衬底以减少该区域内的氧含量构成的所述减少步骤。
3.权利要求2中所述的方法，其中，沟道形成步骤包括穿过该区域形成沟道，减少步骤包括在沟道的底部之下的区域内减少氧含量。
4.权利要求3中所述的方法，包括由加热衬底以减少在沟道的底部下面的区域内的氧含量构成的减少步骤。
5.权利要求1中所述的方法，包括在形成沟道之前形成外延层。
6.权利要求2中所述的方法，包括在形成沟道之前形成外延层。
7.权利要求3中所述的方法，包括在形成沟道之前形成外延层。
8.权利要求4中所述的方法，包括在形成沟道之前形成外延层。
9.权利要求1中所述的方法，另外包括在形成沟道之前在该区域的第一部分内减少氧含量，此与衬底相邻的区域的第一部分及在那里第一次提到的氧减少是在沟道底部下面区域的一部分之内。
10.权利要求9中所述的方法，包括由加热衬底以减少该区域内的氧含量构成的减少步骤。
11.权利要求10中所述的方法，其中，沟道形成步骤包括穿过该区域形成沟道，减少步骤包括在沟道的底部之下的区域内减少氧气含量。
12.权利要求11中所述的方法，包括由加热衬底以减少在沟道的底部下面的区域内的氧含量构成的减少步骤。
13.权利要求9中所述的方法，包括在形成沟道之前形成外延层。
14.权利要求10中所述的方法，包括在形成沟道之前形成外延层。
15.权利要求11中所述的方法，包括在形成沟道之前形成外延层。
16.权利要求12中所述的方法，包括在形成沟道之前形成外延层。
17.一种处理半导体衬底以在其内形成缺陷祛除区的方法，此方法包括：
提供在与其表面相邻的一衬底区域内有氧含量的半导体衬底；
在衬底的表面形成沟道，沟道的侧壁穿过含氧区，沟道的底部终止与含氧区；及
在沟道形成之后，处理沟道的侧壁和底部部分以减少与此侧壁和底部相邻的区域内的氧含量。
18.权利要求17中所述的方法，包括由加热衬底以减少该区域内的氧含量构成的所述减少步骤。
19.权利要求17中所述的方法，包括在形成沟道之前形成外延层。
20.权利要求18中所述的方法，包括在形成沟道之前形成外延层。
21.权利要求17中所述的方法，另外包括在形成沟道之前在该区域的第一部分内减少氧含量，此区域的第一部分与衬底相邻及在那里第一次提到的氧减少是在沟道底部下面区域的一部分之内。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/093796 | 1998-06-09 | ||
| US09/093,796 US6040211A (en) | 1998-06-09 | 1998-06-09 | Semiconductors having defect denuded zones |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1239317A true CN1239317A (zh) | 1999-12-22 |
Family
ID=22240774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99107197A Pending CN1239317A (zh) | 1998-06-09 | 1999-06-09 | 具有缺陷祛除区的半导体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6040211A (zh) |
| EP (1) | EP0964444A3 (zh) |
| JP (1) | JP2000082804A (zh) |
| KR (1) | KR100647940B1 (zh) |
| CN (1) | CN1239317A (zh) |
| TW (1) | TW418486B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100503755C (zh) * | 2003-09-02 | 2009-06-24 | 永记造漆工业股份有限公司 | 可硬化且形成压花的涂料组成物 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406982B2 (en) * | 2000-06-05 | 2002-06-18 | Denso Corporation | Method of improving epitaxially-filled trench by smoothing trench prior to filling |
| JP2002184779A (ja) | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| TW508696B (en) * | 2001-11-06 | 2002-11-01 | Nanya Technology Corp | Method for etching of mask layer and passivation layer of metal contact windows |
| US6583024B1 (en) | 2001-12-06 | 2003-06-24 | Seh America, Inc. | High resistivity silicon wafer with thick epitaxial layer and method of producing same |
| US20040259321A1 (en) * | 2003-06-19 | 2004-12-23 | Mehran Aminzadeh | Reducing processing induced stress |
| US7402487B2 (en) * | 2004-10-18 | 2008-07-22 | Infineon Technologies Richmond, Lp | Process for fabricating a semiconductor device having deep trench structures |
| JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
| KR100668509B1 (ko) * | 2005-06-10 | 2007-01-12 | 주식회사 하이닉스반도체 | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 |
| US8008107B2 (en) * | 2006-12-30 | 2011-08-30 | Calisolar, Inc. | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation |
| US20130023097A1 (en) * | 2011-07-14 | 2013-01-24 | Purtell Robert J | U-mos trench profile optimization and etch damage removal using microwaves |
| US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
| US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
| KR102428659B1 (ko) * | 2015-08-24 | 2022-08-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR20200137260A (ko) * | 2019-05-29 | 2020-12-09 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647625A (en) * | 1987-06-30 | 1989-01-11 | Sony Corp | Treating method for semiconductor substrate |
| JPH0642486B2 (ja) * | 1987-12-28 | 1994-06-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE69233314T2 (de) * | 1991-10-11 | 2005-03-24 | Canon K.K. | Verfahren zur Herstellung von Halbleiter-Produkten |
| KR960004443B1 (ko) * | 1992-03-19 | 1996-04-03 | 삼성전자주식회사 | 커패시터를 갖는 반도체 장치 및 그 제조방법 |
| US5573973A (en) * | 1993-03-19 | 1996-11-12 | National Semiconductor Corporation | Integrated circuit having a diamond thin film trench arrangement as a component thereof and method |
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| US5786263A (en) * | 1995-04-04 | 1998-07-28 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
| US5893735A (en) * | 1996-02-22 | 1999-04-13 | Siemens Aktiengesellschaft | Three-dimensional device layout with sub-groundrule features |
| US5827765A (en) * | 1996-02-22 | 1998-10-27 | Siemens Aktiengesellschaft | Buried-strap formation in a dram trench capacitor |
| TW300214B (en) * | 1996-06-06 | 1997-03-11 | Sanfu Chemical Co Ltd | Method for preparing cyclohexylamine |
| AU749739B2 (en) * | 1997-05-05 | 2002-07-04 | Warner Music Group, Inc. | Recording and playback of multi-channel digital audio having different resolutions for different channels |
| TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
-
1998
- 1998-06-09 US US09/093,796 patent/US6040211A/en not_active Expired - Lifetime
-
1999
- 1999-04-30 EP EP99108456A patent/EP0964444A3/en not_active Ceased
- 1999-05-13 TW TW088107750A patent/TW418486B/zh not_active IP Right Cessation
- 1999-06-07 JP JP11159867A patent/JP2000082804A/ja not_active Withdrawn
- 1999-06-08 KR KR1019990021094A patent/KR100647940B1/ko not_active IP Right Cessation
- 1999-06-09 CN CN99107197A patent/CN1239317A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100503755C (zh) * | 2003-09-02 | 2009-06-24 | 永记造漆工业股份有限公司 | 可硬化且形成压花的涂料组成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000006001A (ko) | 2000-01-25 |
| TW418486B (en) | 2001-01-11 |
| EP0964444A2 (en) | 1999-12-15 |
| US6040211A (en) | 2000-03-21 |
| EP0964444A3 (en) | 2004-11-10 |
| KR100647940B1 (ko) | 2006-11-17 |
| JP2000082804A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071080B2 (en) | Process for producing silicon on insulator structure having intrinsic gettering by ion implantation | |
| US6191010B1 (en) | Process for preparing an ideal oxygen precipitating silicon wafer | |
| CN1158696C (zh) | 理想的氧沉淀硅晶片及氧外扩散较小的方法 | |
| US6537655B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| CN1239317A (zh) | 具有缺陷祛除区的半导体 | |
| EP1493179B1 (en) | Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer | |
| KR19990044245A (ko) | 실리콘 단결정 웨이퍼의 열처리 방법과 그 열처리 장치 및 실리콘 단결정 웨이퍼와 그 제조 방법 | |
| US20030159650A1 (en) | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| CN1606799A (zh) | 具有氮/碳稳定的氧沉淀物成核中心的理想氧沉淀硅片及其制造方法 | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| KR20010068377A (ko) | 에피택셜 실리콘 웨이퍼 제조 방법 | |
| JPS59188925A (ja) | 半導体装置の製造方法 | |
| EP1879224A2 (en) | Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 | |
| EP1710830A2 (en) | Silicon on insulator structure having intrinsic gettering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |