TW418486B - Semiconductors having defect denuded zones - Google Patents
Semiconductors having defect denuded zones Download PDFInfo
- Publication number
- TW418486B TW418486B TW088107750A TW88107750A TW418486B TW 418486 B TW418486 B TW 418486B TW 088107750 A TW088107750 A TW 088107750A TW 88107750 A TW88107750 A TW 88107750A TW 418486 B TW418486 B TW 418486B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- area
- substrate
- region
- concentration
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000007547 defect Effects 0.000 title description 18
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 39
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 41
- 238000011049 filling Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 10
- 230000002079 cooperative effect Effects 0.000 claims description 5
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 claims 1
- 239000009951 qiqi Substances 0.000 claims 1
- 229910052722 tritium Inorganic materials 0.000 claims 1
- 238000012876 topography Methods 0.000 abstract description 4
- 238000011946 reduction process Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 13
- 238000000137 annealing Methods 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000002244 precipitate Substances 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000003628 erosive effect Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000005247 gettering Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002679 ablation Methods 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 235000021028 berry Nutrition 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000003110 molding sand Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明(f ) 發明背# 本發明一般而言偽有關於具有缺陷剝蝕區(DZs)之半 導體,且特別是有關於形成於該半導體中之具有表面形 貌對齊缺陷剝蝕區的電子装置。 如本技藝所熟知,柴式(CZ)矽基板目前傜用於製作半 導體裝置。該CZ成長矽基板偽典型地包含有25-35部份 每百萬原子(PPBia)的氣,其僳皆為位於矽晶格位置間的 間隙型原子。在使用石英工件之加工(例如柴式晶體抽 拉所使用的坩堝)中所引入半導體材料中的該氧含量俗 極為所欲,因為其為在晶格中之雜質的晶格缺陷成核中 心。該成核中心將提供純化效應(熟知的”内部吸氣__)以 將殘留雜質聚集。然而,該氣含量偽僅對於半導體晶圓 内部有用。在晶圓表面區,亦即電子裝置形成區,該氣 中心將産生相當的擾動。持別地是,隨箸用以形成裝置 之加工步驟的進行,諸如磊晶、摻質處理、氣化以及熱 處理步驟等,該氧中心具有形成析出物的趨勢並於晶格 中産生應力,其將造成裝置的故障。因此,使用含有數 撤米厚之乏氣表面區(亦即缺陷剝蝕區)的晶圓偽為所欲 。用於製作剝蝕區(D Z )的方法已經已知一段長時間《例 如,在鈍氣氣氛中將砂晶國於爐中(例如在1〇〇〇-120(TC 的溫度)進行熱處埋(例如退火),而使氣由表面擴散出。 在lootrc的溫度大約五小時後,剝蝕單獨以擴散出氣而 獲得的剝蝕區層厚偽大於1Q撤米(Huber, D; Reffle,J. :Solid State T e c h η . 2 6 ( 8 ),1 9 8 3, page 1 8 3)〇 其他 本紙張尺度適闬中國國家標準(CNS>A4規格(210 X 297公釐) -----I — - JI[ - « - If--I I ---------- (請先閱讀背面之注意事項再填寫本頁) A7
4184 86 五、發明說明(> ) 製诰缺陷剝蝕區的方法包含有使用磊晶成長層。在二種 狀況中,(亦即熱退火及磊晶成長層),該DZ基本上傜平 行於矽晶圓表面、鄱接於該t) Z者傜為貝有氣氣所産生之 内部吸氣位置的含氧缺陷區。該E) Z必需足夠深,而使得 後續所形成的電子裝置不會延伸至缺陷區。另一方面, 該D Z必需盡可能淺,而使得内部吸氣位置與電子裝置夠 接近,以提供足夠的晶體缺陷吸氣效率,諸如氧析出物、 差排、堆®錯誤及諸如Fe,Cu,Ni,Cr·等金屬汙染物之缺 陷,其可能形成於裝置區中。 如本技藝所熟之,形成於半導體中的一種電子裝置係' 為動態随機存取記憶體(DRAM)。一種係使用溝渠電 容器儲存電荷。溝渠電容器偽垂直地形成於矽晶圓表面 内,以減少装置表面尺寸,且與堆蠱電容器比較其將增 加聚集密度。一典型的溝渠雷容器可逹7-8//B深。為避 免裝置性能劣化或産生裝置故障,在接近含有電晶體及 溝渠電容器之晶圓表面的整傾區域必需保持完全無前述 晶體缺陷的狀態。 亦如本技ϋ所熟知者,為因目前用以形成DZs的技術 必需平行晶圓表面,故整傾晶圓上的氣析出速率並非完 全均勻。在晶圓上的不同位置以及晶圓間之局部Β Ζ深度 偽成統計性分佈,特別地是,接近晶圖邊緣的起始氣濃 度傜典型地高於接近晶圓中心者。例如,若該I) Ζ深度在 晶圓上的部份位置被選擇為1 Ο # πι ,特別是在接近晶圓 邊緣處,以適暱8#«1的溝渠電容器,刖詼DZ極可能小於 本紙張尺度適用中0國家標準(CNS)AO見格(210x 297公餐) -------------裝------I I 訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 s q ,·1 R ·.;· A’ i i J ^ ___B7_五、發明說明(々) 8a m。此舉將於溝渠結構的反應性離子蝕刻(RIE)期間 形成尖峰或形成導致節點绝緣物劣化之接近溝渠的缺陷 (亦即襯墊溝渠壁面並介於形成電容器電極板之位於溝 渠中的摻雜多晶矽與用以形成電容器第二電極之為襯墊 溝渠之介電質所隔離的位於矽基板中的摻雜逭的介電質) 。若諸如氧析出物或差排環等缺陷被置於太靠近帶電荷 溝渠電容器處,則將發生漏電而導致DRAM單元溝渠電容 器中的電荷保持時間明顯劣化。 此外,藉由根據現今技術之高溫擴散步驟之於CZ晶圓 中形成DZ需要較高的熱預算(亦卽高溫且長退火時間)。 例如,對於具有大約30ppraa起始間隙型氣濃度的CZ晶圓 而言,形成具有大約10# m深度的DZ需要在1150 °C進行 大約i小時的熱處理,而形成具有大約20# b深度的DZ 需要在1150Ό進行至少大約4至5小時的熱處埋。再者 ,因為間隙型氧濃度僅隨距表面之深度而增加,故氣徹 析出物的數目亦随深度而增加,其中該氧徹析出物若置 於太接近諸如電晶體或電容器等電子裝置處,則其亦可 劣化裝置性能。亦卽,DZ的品質將隨距晶圖表面之深度 的增加而降低。 最初若干徹米的DZ品質俗主要為DZ形成之熱處理期間 的表面條件。在氫氣或鈍氣氣氛(較長退火時間)的退火 可使晶圓表面的氣濃度低於lppiia。所使用的典型製程 傷於120G°C的純氫中進行一小時的退火,然而,該製程 的成本可能相當高^ —種形成與距表面深度無蘭之髙品 -5 - (請先閱讀背面之注意事項再填寫本頁) ^ —-----1 訂·--------線· 本紙張尺度適用中國囡家標準(CNS)A4規格(210 X 297公釐) A7 4 184 86 B7_ 五、發明說明(4 ) 質DZ的方法偽為成長一磊晶矽層於該DZ矽表面上,諸如 位於P型矽基板上的一 P -型導電度磊晶層或著位於η型 砂基板上的一 η -型磊晶層。相對於非退火C Ζ矽基板的 30ppraa氧總濃度,在該磊晶層中為低於Zppna^因為製 造具有大於2-3 ΛίΒ厚磊晶層之晶圓的成本很高t故該晶 圓偽很少用於裝置製造β相對於傳統C Z晶圓,用於製造 厚度為2-3# Β之磊晶層晶圓的外加成本仍相當高。然而 ,在本案例中,來自CZ基板的氧在裝置製造期間將會擴 散至磊晶層,而使接近晶圓表面的Dz品質明顯地較諸如 氫氣退火晶圓為佳。此外,磊晶層越厚,則吸氣位置離 裝置主動區越遠。亦即在磊晶層中的吸氣位置緊鄰於主 動裝置所形成之主動區下方俗為所欲。然而,磊晶層越 厚,則吸氣位置離主動區越遠。再者,厚的磊晶層易於 造成差排傳遞,而若該磊晶層太厚則其將降低良率。 發明槪要
根據本發明,提供一種用於加工半導體基板以形成剝 蝕區於其中的方法,該方法包含提供一半導體基板,該 基板在鄰近表面的基板區域中具有氣濃度,形成溝渠於 基板表面,其具有穿過氣濃度區的溝渠壁面以及终止於 氧濃度區的溝渠底部,形成溝渠後加工該溝渠壁面及底 部,以減少鄰近該壁面及底部之區域中的氣濃度,並形 成剝蝕區於溝渠壁面及底部四周。 I 藉該方法,溝渠壁面及底部你曝置於氣還原加工,以 形成直接鄰接於該壁面及底部的剌蝕區,以製作表面形 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------*--- ^ i -----1 訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消费合作社印製 Γ· Α7 __Β7__ 五、發明說明(π ) 貌對齊DZ(亦即該DZ顒著溝渠縱深)β 根據本發明另一特擞,該還原步费[包含加熱基板以減 少該區域中的氣濃度。 根據本發明之另一特擻,提供一種用於加工半導體基 板以形成剝蝕匾於其中的方法。該方法包含提供具有磊 晶層置於基板表面的半導體基板,且該基板在鄰接該基 板表面的基板區域中具有氣濃度,形成溝渠於該基板表 面,形成溝渠後,該區域中的氣潺度將被減少。 根據本發明之另一特擻,提供一種用於加工半導體基 板以形成剝蝕區於其中的方法,該方法包含提供在鄰接 該基板表面的基板區域中具有氣濃度的半導體基板,在 該區域的第一部份,氣濃度傜被減少.該區域的第一部 份稱鄰接於基板,形成溝渠於該基板表商》形成溝渠後 ,在部份置於溝渠底部下方的匾域,氣濃度偽被減少。 圖式之簡單 本發明之瘥些及其他優點將藉由研讀下列細節説明並 參考附圃而變得更容易明瞭。 第1A至1C圏傺為根據本發明之一實施例之製造具有氧 濃度於其中以形成具有剝拽匾環嬈該溝渠之溝渠的各步 驟半導體基板概略横截面圖; 第1D圜係為可用以形成根據本發明之剝蝕區之製程的 溫度對時間圓; 第2圖偽為具有溝渠電容器之DRAM單元槪略横截面圖 ,該單元具有環繞溝渠的剝蝕區,該匾域依根據本發明 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公1 ) ----------1ΙΆ·Ϊ — n It ^-OJ I I— I r (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 而形成; 第3A至3C圖係為根據本發明之另一實施例之製造具有 氣濃度於其中以形成具有剝蝕區環繞該溝渠之溝渠的各 步驟半導體基板概略横截面圖; 第4A至4C圖係為根據本發明之另一實施例之製造具有 氣濃度於其中以形成具有剝蝕區環嬈該溝渠之溝渠的各 步驟半導體基板概略横截面圔。 較徉鸾細例説明 現在參考第1A圖,一半導體基板10偽為所示,在此為 由柴式成長矽晶圓所形成的矽基板。應注意地是,基板 10在鄰接於該基板上表面的基板區域中具有氣濃度。 其次,如第1B圖所示,使用任何傳統撤影及深溝渠蝕 刻製程,將溝渠14蝕入基板10上表面16。應注意地是, 該溝渠14具有穿過氣濃度區的壁面18以及终止於氣濃度 E的底部20。在此,溝渠14底部2G傺諸如距離基板10上 表面16有?深。 更待別地是,使用傳統加工法形成一個二氧化矽層19(襯 塾氣化物)於矽基板10表面上。其次,形成一個襯墊氮 化矽層21於二氣化矽層19上。一諸如BSG或TEOS之硬式 簞幕(未示)傜沈積於該氮化矽層21上。形成一抗反射塗 覆(未示)於該硬式罩幕上。一光阻(未示)傜被加諸於ARC 上並以徹影刻剷,而形成溝渠1 4所被蝕刻於該處的窗口 〇其次,將溝渠蝕入硬式罩幕,並隨後將光阻層剝除β 該經蝕刻的硬式罩幕係用於將溝渠14蝕入矽10中。其次 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂.-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(7 ) ,使用濕式蝕刻法剝除硬式罩幕。所産生的結果如第1B 圖所示。 其次,在溝渠14形成後,該結構fe被加工以形成缺陷 剝蝕區22及缺陷區24,以提供内部吸氣。亦卽,加工溝 渠14的壁面18及底部20,以減少鄰接於該壁面18及底部 20之DZ區中的氣濃度,如第1C圖所示,DZ 22傜置於溝 渠14的壁面18及底部20旁,而該缺陷剝蝕區2 4俗鄰接於 DZ 22。亦卽,該剝蝕區22傺置於溝渠14的壁面18及底 部20周圍。藉該方法,溝渠14的壁面18及底部20傜曝置 於氧還原製程,以形成直接鄰接於該壁面18及底部20的 剝蝕區(DZ)22,而産生表面形貌對齊DZ 22<亦卽該DZ 2 2順著溝渠縱深)。 更特別地是,此處的基板10偽以諸如毎分鐘7G°C的升 溫速率的傳統或最好是快速加熱製程,而使用分枇式爐 體於lOOO-C的氫氣或氮氣或氫氣氣氛中加熱3 0分鐘,以 形成大約3-5// m的DZ 22。另一範例偽為使用在氬氣、 氫氣或氮氣中之諸如每二分鐘1100-1200 °C之典塱的單 晶圓快速加熱製程(RTP)e任何其他的DZ 22形成製程皆 可被使用。在任何狀況中,因為溝渠14的壁商18及底部 20傜直接曝置於加熱製程,故該DZ 22俗沿箸壁面18及 底部22形成,而提供下列優點:(1)因較低熱預算DZ 22 形成法而使成本降低,亦即更短的退火時間、更低溫以 及隨溝渠14形成而相對於晶圓lfl之增強的表面積;(2) 邸使在溝渠14底部仍有表面形貌對齊DZ 22及髙品質的 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------- - - - - - Α·ιι·1ιι1 訂--------_ I {請先閱讀背面之注意事項再填寫本頁) 4 's 8 4 86
五、發明說明(9 經濟部智慧財產局員工消費合作杜印製 沈積及退火/氧化或m化步驟中自動形成。 其次,該結構傜以任何傳統方法加工,以形成諸如第 2圖所示之具有邊界介於I) Z 2 2與虛線所指的缺陷區2 4 間的溝渠電容器D R A Μ單元。 現在參考第3Α画,提供諸如第1Α丽所示之基板10之CZ 苺板1 0。然而,此處的基板1Q具有形成於其上表而16的 磊晶層3 0。在此,該磊晶層3 0係被形成具有.0 5 - 3 # η的 厚度,且其含有小於IppMa的氣,因而提供一高品質的 淺D Z (亦即優越的閘極氣化物堅固性)。 其次,如第3B圖所示,該溝渠14傺使用上述第1A-1C _之任何傳統微影製程而被蝕刻穿經磊晶層30並進入基 板1 0的上表而1 6。應注意地是,溝渠1 4再次具有穿經氣 濃度區的壁面18,以及終止於氣濃度區的底部20。在此 ,溝渠14的底部20傜距離基板10上表面16有7-8# m深。 其次,亦即形成溝渠i 4後,該結構傜被加工以形成缺 陷剝辣區22與缺陷區24。而提供内部吸氣。亦即,溝渠 14的壁而18及底部20俗被加工以減少鄰接該壁面18與底 部20之區域中的氣濃度,如第3C圖所示,該DZ 22偽緊 鄰於溝渠14的壁而18與底部2Q,而Μ缺陷區24傺鄰接該 DZ 22(DZ 22與區域24間的界面係以虛線26表示)β應注 意地是,沈積磊晶層16前之移除原始氧化物所需的高溫 氫氣預處理將形成額外的D Ζ於C Ζ基板1 0中並溶解小的氣 析出物,否則該析出物將於後鑲加工步驟中成長並於溝 渠蝕刻中形成尖峰。 -1 1 - 本紙張尺度適用中國园家標準(CNS)A4規格(210 x 297公釐) -------------裝,-------訂---------線 <請先閱讀背面之注意事項再填寫本頁) B7„ a !i『一 B7„ a !i『一 經濟部智慧財產局員工消費合作社印5衣 五、發明說明( 現在參考第4A圖,諸如第1A圖所示之基板1G之CZ基板 10偽被提供。然而,該基板10偽被加工以沿其上表面16 形成淺D Z 3 2。例如,使用每分鐘2 0 - 1 0 (KC的升溫速率 在諸如1 0 0 (TC的氮氣或氧氣中進行3 Q分鐘的退火。雖然 在11 0 (TC的溫度維持3 Q分鏡亦足以形成淺D Z 3 2 ,但在 氫氣或氬氣中的退火將使接近基板1 〇表面1 6處具有較低 的氣濃度而具有較佳的閘掻氧化物堅固性。若該第一道 剝蝕退火於氫氣或氬氣氣氛中執行時,則其在溝渠蝕刻 中具有避免尖峰形成的相似效應,並明顯地較使用磊晶 層3 0 (第3 A - 3 D圖)廉價。此外,其將消除在磊晶矽層3 0 與基板10間之界面處之差排形成的危險。 其次,如第4B圖所示,該溝渠14偽使用第1A-1C_所 述之仟何傳統微影製程而被蝕刻穿經第一淺DZ 36並進 入基板10底部。應注意地是,溝渠14再次具有穿經基板 1 〇氣濃度區的壁面1 8 ,以及终止於氣濃度區的底部2 0。 在此,溝渠14的底部20傺距離基板10上表面16有7-8# m 深。 其次亦即形成溝渠1 4後,該結構係被加工以形成第 二缺陷剝蝕區2 2與缺陷區2 4,而提供内部吸氣。亦即, 溝渠14的壁面18及底部2D傜被加工以減少鄰接該壁面18 與底部20之DZ中的氧濃度,如第4C圖所示,該DZ 22傲 緊鄰於溝渠〗4的壁而18與底部2G,而該缺陷區24傺鄰接 該DZ 22,其間的界面偽以虛線26表示。 應注意地是,在溝渠i 4形成後所執行的退火中,這些 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 « 297公釐) ---------------裝·-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 4 184 86 B7_ 五、發明說明(“) 退火將移除由溝渠蝕刻所形成的損傷及汙染。因此,諸 如氫氣或氬氣氣氛僳較諸如氮氣或氣氣氣氛等不會移除 原始氣化物及汁染物者為佳。 其他實施例偽座Μ於所附申請專利範圍中之精神及範 疇。例如,隨著製造現代裝置中之熱預算不斷的減少, 該熱加工步驟可能不足以成長足夠數目的有效内部吸氣 析出物。因此,該析出物成核步驟可能會在550 °C的溫 度維持一小時,並接著在? 〇 0 °C的溫度維持一小時。該 成長步驟可接著在lOOG-C溫度的氪氣中維持三小時。此 外,藉由額外的析出物成核及成長或者緒由在裝置製造 中的後鑛熱加工期間執行析出物的成核及成長,在經過 傳統加工方式將單元加工後,其將獲得具有表面形貌對 齊剝蝕區的溝渠電容器DRAM單元。 --------------^--------訂—— n f n ί I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 4 \ 〇4 A7 五、發明說明(a ) 符號之說明 ίο.......半導體基板 14.......溝渠 16.......基板上表面 18 .......壁商 19 .......二氣化矽層 2 0.......底部 2 1.......氮化矽層 2 2.......缺陷剝蝕區 24.......缺陷區 26.......虛線 30.......磊晶層 32.......淺剝蝕區 (請先閱讀背面之注意事項再填寫本頁)
-f I I I--訂-----I I I I I 經濟部智慧財產局員工消費合作社印製 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 申請專利範圍 A8 B8 C8 D8 區 板 基 之 面 表 板 基 該 : 接含及 鄰包以 於-; 度法中 濃方面 氣的表 有板板 具基基 工體於 加導渠 於半溝 用的成 種中形 一 域 有 含 驟 步 。原 度還 濃該 氣中 的其 中 -域法 匾方 該之 少項 減 1 -第 後圍 成範 形利 渠專 溝請 在申 如 2 驟 步 成 形 渠 溝 該 。中 度其 濃 , 氣法 的方 中之 域項 區 2 該第 少圍 減範 以利 板專 基請 熱申 加如 包 驟 步 原 0 還度 該濃 中氣 其的 及中 以域 渠區 溝分 的部 中之 域方 區下 該部 過底 穿渠 成溝 形少 有減 含含 有度 含濃 驟氣 步的 原中 還域 該區 中分 其部 ,之 法方 方下 之部 項底 3 渠 第溝 圍少 範減 利以 專板 Μ基 申熱 π ΰ 贫 力 之 前 渠 溝 成 形 在 有 含 法 方 之 項 1_ Ο 第驟 -1Κ 範的 利層 專晶 請磊 申成 如形 之 前 渠 溝 成 形 在 有 含 法 方 之 項 2° 第驟 圍步 範的 利層 專晶 請磊 申成 如形 之 前 渠 溝 成 形 在 有 含 法 方 之 項 3 ο 第驟 圍步 範的 利層 專晶 請磊 申成 如形 I I -I ___ :Λ! I (請先閱讀背而之注意事項再填寫本頁) -線 經濟部智慧財產局員工消費合作社印製 之 前 渠 溝 成 形 在 有 含 法 方 之 項 4 0 第驟 圍步 範的 利層 專晶 請磊 申成 如形 前的 成份 形部 渠 一 溝第 在該 有 · 含度 尚醆 -氣 法的 方中 之域 項匾 1 的 第份 圍部 範一 利第 專在 請少 申減 如之 9 於 位 原 還 氣 的 到 提 先 首 中 0 其域 且區 ,份 板部 基的 於方 接下 鄰部 偽底 域渠 區溝 含 驟 步 原 還 該 中 其 法 方 之 項 9 第 圍 範 利 專 請 申 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 六、申請專利範圍 以減少該區域中的氧濃度。 (請先閱讀背面之注意事項再填寫本頁) 31.如申請專利範圍第it)項之方法,其中該溝渠形成步 驟包含有形成穿經該區域的溝渠,旦其中詼還原步驟 包含有減少在溝渠底部下方之部分區域中的氣濃度。 12. 如申請專利範圍第11項之方法,其中該還原步驟含 有加熱基板以減少溝渠底部下方之部份區域中的氣濃 度。 13. 如申誚專利範圍第9項之方法,含有在形成溝渠前 之形成磊晶層的步驟。 14. 如申請專利範圍第10項之方法,含有在形成溝渠前 之形成磊晶層的步驟。 15. 如申請專利範圍第11項之方法,含有在形成溝渠前 之形成磊晶層的步驟》 ]6·如申請專利範圍第12項之方法,含有在形成溝渠前 之形成磊晶層的步驟^ 1 7 . —種用於加工半導體基板以形成剝蝕區於其中的方 法,該方法包含有: 提供一半導體基板,其中在鄰近該基板表面的基板 區域中具有氧濃度; 經濟部智慧財產局員工消费合作杜印製 形成溝渠於基板表面,其具有穿過氣濃度區的溝渠 壁面以及終止於氣濃度區的溝渠底部;以及 形成溝渠後,該溝渠壁面及底部傺被加工,以減少 鄰近該壁而及底部之區域中的氣濃度。 18.如申請專利範圍第17項之方法,其中該還原步驟含 -1 6-本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 六、申請專利範圍 A8 B8 C8 D8 度 濃 氣 的 中 域 匾 該 少 減 以 板 基 熱 Π 力 有 前 渠 溝 成 形 在 有 含 法 方 之 項 7 1- 第 圍 範 利 專 0 ¢ 如 法 方 之 項 08 0. 驟1驟 步®步Ms?:h範# 0 J 0 晶ΐ晶 成91成 ώ» 形卩形 之til之 前 渠 溝 成 形 在 有 含 圍 範 利 專 請 申 如 形 渠 溝 在 有 含 尚 法 方 之 項 0Ό-I 第 該 度 濃 氣 的 中 域 區 的 份 部1 第 在 少 減 之 r 位 偽 原 還 氧 的 到 提 先 首 中 〇 其域 且區 ,份 板部 基的 於方 接下 鄰部 係底 域渠 區溝 的於 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/093,796 US6040211A (en) | 1998-06-09 | 1998-06-09 | Semiconductors having defect denuded zones |
Publications (1)
Publication Number | Publication Date |
---|---|
TW418486B true TW418486B (en) | 2001-01-11 |
Family
ID=22240774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088107750A TW418486B (en) | 1998-06-09 | 1999-05-13 | Semiconductors having defect denuded zones |
Country Status (6)
Country | Link |
---|---|
US (1) | US6040211A (zh) |
EP (1) | EP0964444A3 (zh) |
JP (1) | JP2000082804A (zh) |
KR (1) | KR100647940B1 (zh) |
CN (1) | CN1239317A (zh) |
TW (1) | TW418486B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6406982B2 (en) | 2000-06-05 | 2002-06-18 | Denso Corporation | Method of improving epitaxially-filled trench by smoothing trench prior to filling |
JP2002184779A (ja) | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
TW508696B (en) * | 2001-11-06 | 2002-11-01 | Nanya Technology Corp | Method for etching of mask layer and passivation layer of metal contact windows |
US6583024B1 (en) | 2001-12-06 | 2003-06-24 | Seh America, Inc. | High resistivity silicon wafer with thick epitaxial layer and method of producing same |
US20040259321A1 (en) * | 2003-06-19 | 2004-12-23 | Mehran Aminzadeh | Reducing processing induced stress |
CN100503755C (zh) * | 2003-09-02 | 2009-06-24 | 永记造漆工业股份有限公司 | 可硬化且形成压花的涂料组成物 |
US7402487B2 (en) * | 2004-10-18 | 2008-07-22 | Infineon Technologies Richmond, Lp | Process for fabricating a semiconductor device having deep trench structures |
JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
KR100668509B1 (ko) * | 2005-06-10 | 2007-01-12 | 주식회사 하이닉스반도체 | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 |
US8008107B2 (en) * | 2006-12-30 | 2011-08-30 | Calisolar, Inc. | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation |
US20130023097A1 (en) * | 2011-07-14 | 2013-01-24 | Purtell Robert J | U-mos trench profile optimization and etch damage removal using microwaves |
US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
KR102428659B1 (ko) * | 2015-08-24 | 2022-08-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
KR20200137260A (ko) * | 2019-05-29 | 2020-12-09 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS647625A (en) * | 1987-06-30 | 1989-01-11 | Sony Corp | Treating method for semiconductor substrate |
JPH0642486B2 (ja) * | 1987-12-28 | 1994-06-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
EP0536790B1 (en) * | 1991-10-11 | 2004-03-03 | Canon Kabushiki Kaisha | Method for producing semiconductor articles |
KR960004443B1 (ko) * | 1992-03-19 | 1996-04-03 | 삼성전자주식회사 | 커패시터를 갖는 반도체 장치 및 그 제조방법 |
US5573973A (en) * | 1993-03-19 | 1996-11-12 | National Semiconductor Corporation | Integrated circuit having a diamond thin film trench arrangement as a component thereof and method |
US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
US5786263A (en) * | 1995-04-04 | 1998-07-28 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
US5827765A (en) * | 1996-02-22 | 1998-10-27 | Siemens Aktiengesellschaft | Buried-strap formation in a dram trench capacitor |
US5893735A (en) * | 1996-02-22 | 1999-04-13 | Siemens Aktiengesellschaft | Three-dimensional device layout with sub-groundrule features |
TW300214B (en) * | 1996-06-06 | 1997-03-11 | Sanfu Chemical Co Ltd | Method for preparing cyclohexylamine |
AU749739B2 (en) * | 1997-05-05 | 2002-07-04 | Warner Music Group, Inc. | Recording and playback of multi-channel digital audio having different resolutions for different channels |
TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
-
1998
- 1998-06-09 US US09/093,796 patent/US6040211A/en not_active Expired - Lifetime
-
1999
- 1999-04-30 EP EP99108456A patent/EP0964444A3/en not_active Ceased
- 1999-05-13 TW TW088107750A patent/TW418486B/zh not_active IP Right Cessation
- 1999-06-07 JP JP11159867A patent/JP2000082804A/ja not_active Withdrawn
- 1999-06-08 KR KR1019990021094A patent/KR100647940B1/ko not_active IP Right Cessation
- 1999-06-09 CN CN99107197A patent/CN1239317A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US6040211A (en) | 2000-03-21 |
JP2000082804A (ja) | 2000-03-21 |
CN1239317A (zh) | 1999-12-22 |
EP0964444A3 (en) | 2004-11-10 |
EP0964444A2 (en) | 1999-12-15 |
KR20000006001A (ko) | 2000-01-25 |
KR100647940B1 (ko) | 2006-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW418486B (en) | Semiconductors having defect denuded zones | |
TW406351B (en) | Recessed shallow trench isolation structure nitride liner and method for making same | |
TW432695B (en) | A DRAM cell and a method of fabricating an electrical connection between a trench storgae capacitor and an access transistor in a DRAM cell | |
TW531848B (en) | Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates | |
US20060127680A1 (en) | Multi-layer hard mask structure for etching deep trench in substrate | |
TW515009B (en) | Semiconductor device and fabrication process therefor | |
TW304293B (en) | Manufacturing method for shallow trench isolation | |
TW312821B (en) | Manufacturing method of shallow trench isolation | |
TW525261B (en) | Disposable spacers for improved array gapfill in high density DRAMs | |
TW508700B (en) | Semiconductor device manufacturing method | |
TW442872B (en) | Method for planarization of semiconductor device | |
TW396434B (en) | Semiconductor device and manufacturing method for semiconductor devices | |
JPS6120337A (ja) | 半導体装置の製造方法 | |
JP2010093170A (ja) | 半導体装置の製造方法 | |
TW471164B (en) | Deep trench-based storage capacitor and method of fabricating | |
TW411560B (en) | Structure of high voltage element and its manufacturing method | |
TW392290B (en) | Integration processes for polycide gate device and shallow trench isolation | |
TW400565B (en) | The manufacturing processes of the shallow trench isolation | |
TW411564B (en) | Improved chemical mechanical polishing process to reduce damages to oxide plugs in shallow trench isolation | |
TW469569B (en) | Method for manufacturing low-resistance polysilicon/metal gate structure | |
TW436964B (en) | Manufacturing method of shallow trench isolation structure | |
TW406360B (en) | Manufacturing the gate oxide of integrated circuit | |
TW434836B (en) | Manufacturing method for node contact in the DRAM | |
JP4075602B2 (ja) | Simoxウェーハの製造方法及びsimoxウェーハ | |
TW321792B (en) | Production method of polysilicon stud in integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |