KR102428659B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102428659B1
KR102428659B1 KR1020150118992A KR20150118992A KR102428659B1 KR 102428659 B1 KR102428659 B1 KR 102428659B1 KR 1020150118992 A KR1020150118992 A KR 1020150118992A KR 20150118992 A KR20150118992 A KR 20150118992A KR 102428659 B1 KR102428659 B1 KR 102428659B1
Authority
KR
South Korea
Prior art keywords
heat treatment
treatment process
forming
substrate
gate
Prior art date
Application number
KR1020150118992A
Other languages
English (en)
Other versions
KR20170024221A (ko
Inventor
유동수
김원홍
송문균
이민주
최수정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150118992A priority Critical patent/KR102428659B1/ko
Priority to US15/132,800 priority patent/US9755026B2/en
Priority to CN201610720818.XA priority patent/CN106486353B/zh
Publication of KR20170024221A publication Critical patent/KR20170024221A/ko
Application granted granted Critical
Publication of KR102428659B1 publication Critical patent/KR102428659B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 기판 상부에 활성 패턴을 정의하는 소자 분리막들을 형성하는 것; 상기 활성 패턴을 가로지르는 희생 게이트 패턴, 및 이의 양 측벽들을 덮는 한 쌍의 스페이서들을 형성하는 것; 상기 활성 패턴과 상기 스페이서들을 덮는 층간 절연막을 형성하는 것; 상기 희생 게이트 패턴을 제거하여, 상기 스페이서들에 의해 정의되는 게이트 트렌치를 형성하는 것; 상기 게이트 트렌치에 의해 노출된 상기 활성 패턴의 일 영역 상에 게이트 유전막을 형성하는 것; 제1 열처리 공정을 수행하여, 상기 층간 절연막 내의 불순물을 제거하는 것; 상기 게이트 유전막 상에 제2 열처리 공정을 수행하는 것, 상기 제2 열처리 공정은 상기 제1 열처리 공정보다 더 높은 온도에서 수행되고; 및 상기 게이트 트렌치를 채우는 게이트 전극을 형성하는 것을 포함한다. 상기 제1 열처리 공정은 1기압보다 낮은 압력에서 수행된다.

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 저온 진공 열처리 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자는 소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 많은 전자 산업에서 사용되고 있다. 반도체 소자는 데이터를 저장하는 기억 소자, 데이터를 연산처리 하는 논리 소자, 및 다양한 기능을 동시에 수행할 수 있는 하이브리드(hybrid) 소자 등을 포함할 수 있다.
전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화에 대한 요구가 점점 심화되고 있다. 이에 따라, 미세한 패턴들을 정의하는 노광 공정의 공정 마진 감소 등의 여러 문제점들이 발생되어 반도체 소자의 구현이 점점 어려워지고 있다. 또한, 전자 산업의 발전에 의하여 반도체 소자의 고속화에 대한 요구도 점점 심화되고 있다. 이러한 반도체 소자의 고집적화 및/또는 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
본 발명이 해결하고자 하는 과제는 저온 진공 열처리 공정으로 신뢰성이 향상된 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명의 개념에 따른, 반도체 소자의 제조 방법은, 기판 상부에 활성 패턴을 정의하는 소자 분리막들을 형성하는 것; 상기 활성 패턴을 가로지르는 희생 게이트 패턴, 및 이의 양 측벽들을 덮는 한 쌍의 스페이서들을 형성하는 것; 상기 활성 패턴과 상기 스페이서들을 덮는 층간 절연막을 형성하는 것; 상기 희생 게이트 패턴을 제거하여, 상기 스페이서들에 의해 정의되는 게이트 트렌치를 형성하는 것; 상기 게이트 트렌치에 의해 노출된 상기 활성 패턴의 일 영역 상에 게이트 유전막을 형성하는 것; 제1 열처리 공정을 수행하여, 상기 층간 절연막 내의 불순물을 제거하는 것; 상기 게이트 유전막 상에 제2 열처리 공정을 수행하는 것, 상기 제2 열처리 공정은 상기 제1 열처리 공정보다 더 높은 온도에서 수행되고; 및 상기 게이트 트렌치를 채우는 게이트 전극을 형성하는 것을 포함할 수 있다. 상기 제1 열처리 공정은 1기압보다 낮은 압력에서 수행될 수 있다.
상기 게이트 유전막을 형성하는 것은: 상기 일 영역을 덮는 계면막을 형성하는 것; 및 상기 계면막 상에 고유전막을 형성하는 것을 포함할 수 있다.
상기 계면막을 형성하는 것은, 상기 일 영역 상에 열적 산화 및 화학적 산화 중 적어도 하나를 수행하여, 상기 일 영역으로부터 상기 계면막을 성장시키는 것을 포함할 수 있다.
상기 고유전막은 상기 스페이서들의 측벽들과 직접 접촉하도록 형성될 수 있다.
상기 제2 열처리 공정을 수행하는 것은, 상기 고유전막 내의 물질들을 상기 계면막 내로 확산시키는 것을 포함할 수 있다.
상기 고유전막을 형성하는 것은, 순차적으로 적층된 제1 고유전막 및 제2 고유전막을 형성하는 것을 포함하되, 상기 제2 고유전막은 상기 제2 열처리 공정이 수행된 이후에 형성될 수 있다.
상기 제조 방법은, 상기 제2 고유전막 상에 제3 열처리 공정을 수행하는 것을 더 포함하되, 상기 제3 열처리 공정은 상기 제1 열처리 공정보다 더 높고 상기 제2 열처리 공정보다 더 낮은 온도에서 수행될 수 있다.
상기 제1 열처리 공정은 1 Torr 내지 40 Torr 및 400℃ 내지 900℃에서 수행될 수 있다.
상기 불순물은 O2 및 H2O중 적어도 하나를 포함할 수 있다.
상기 제2 열처리 공정은 700℃ 내지 1200℃에서 수행될 수 있다.
상기 제2 열처리 공정을 수행하는 동안, 상기 게이트 유전막의 두께는 약 0.1Å 내지 약 0.5Å 더 증가할 수 있다.
상기 제조 방법은, 상기 층간 절연막을 형성하기 전에, 상기 희생 게이트 패턴 양측의 상기 활성 패턴에 소스/드레인 영역들을 형성하는 것을 더 포함할 수 있다.
상기 게이트 전극을 형성하는 것은: 상기 제2 열처리 공정을 수행한 후, 상기 게이트 유전막을 덮으며 상기 게이트 트렌치를 채우는 도전막을 형성하는 것; 및 상기 도전막을 리세스하여, 상기 게이트 트렌치 내에 게이트 전극을 형성하는 것을 포함할 수 있다.
상기 활성 패턴은 상기 소자 분리막들 사이로 돌출된 활성 핀을 포함할 수 있다.
본 발명의 다른 개념에 따른, 반도체 소자의 제조 방법은, 기판의 활성 패턴 상에 층간 절연막을 형성하는 것; 상기 층간 절연막에 상기 활성 패턴의 일 영역을 노출하는 게이트 트렌치를 형성하는 것; 상기 일 영역을 덮는 계면막 및 고유전막을 순차적으로 형성하는 것; 및 상기 층간 절연막 상에 1 Torr 내지 40 Torr 및 400℃ 내지 900℃에서 제1 열처리 공정을 수행하는 것을 포함할 수 있다.
상기 제1 열처리 공정을 수행하는 것은, 상기 층간 절연막 내의 O2 및 H2O 중 적어도 하나를 제거하는 것을 포함할 수 있다.
상기 제조 방법은, 상기 고유전막 상에 제2 열처리 공정을 수행하는 것을 더 포함할 수 있다.
상기 제2 열처리 공정은 상압에서 700℃ 내지 1200℃에서 수행될 수 있다.
상기 제조 방법은, 상기 제1 열처리 공정을 수행한 후, 상기 고유전막을 덮으며 상기 게이트 트렌치를 채우는 도전막을 형성하는 것; 및 상기 도전막을 리세스하여, 상기 게이트 트렌치 내에 게이트 전극을 형성하는 것을 더 포함할 수 있다.
상기 제조 방법은, 상기 층간 절연막을 형성하기 전에, 상기 기판의 상부를 식각하여, 상기 활성 패턴을 정의하는 소자 분리 트렌치들을 형성하는 것; 및 상기 소자 분리 트렌치들을 채우는 소자 분리막들을 형성하는 것을 더 포함할 수 있다.
상기 제조 방법은, 상기 소자 분리막들을 리세스하여, 상기 활성 패턴의 상부를 노출시키는 것을 더 포함할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자의 제조 방법은, 기판의 활성 패턴 상에 층간 절연막을 형성하는 것; 상기 층간 절연막에 상기 활성 패턴의 일 영역을 노출하는 게이트 트렌치를 형성하는 것; 상기 일 영역을 덮는 게이트 유전막을 형성하는 것; 상기 기판을 1기압보다 낮은 진공 상태의 로드락 챔버로 이송하는 것; 상기 기판을 상기 로드락 챔버에서 제1 프로세스 챔버로 이송하여, 상기 제1 프로세스 챔버 내에서 상기 기판에 제1 열처리 공정을 수행하는 것; 및 상기 게이트 유전막을 덮으며 상기 게이트 트렌치를 채우는 게이트 전극을 형성하는 것을 포함할 수 있다. 상기 제1 열처리 공정을 수행하는 것은, 상기 제1 프로세스 챔버 내의 상태를 1 Torr 내지 40 Torr로 제어하는 것을 포함할 수 있다.
상기 기판을 제1 프로세스 챔버로 이송하는 것은, 상기 제1 프로세스 챔버의 압력과 상기 로드락 챔버의 압력을 동일하게 조절하는 것을 포함할 수 있다.
상기 기판을 제1 프로세스 챔버로 이송하는 것은, 트랜스퍼 챔버 내의 기판 이송 로봇을 이용해 상기 기판을 이송하는 것을 포함하고, 상기 트랜스퍼 챔버는 상기 로드락 챔버와 상기 제1 프로세스 챔버 사이에 배치될 수 있다.
상기 제조 방법은, 상기 제1 열처리 공정을 수행하고 진공을 해제한 뒤, 상기 기판에 제2 열처리 공정을 수행하는 것을 더 포함할 수 있다.
상기 제2 열처리 공정을 수행하는 것은: 상기 제1 열처리 공정을 수행한 후, 상기 기판을 상기 제1 프로세스 챔버에서 상기 로드락 챔버로 이송하는 것; 상기 로드락 챔버의 진공을 해제한 뒤, 상기 기판을 상기 로드락 챔버로부터 회수하는 것; 및 상기 기판을 제2 프로세스 챔버로 이송하는 것을 포함하고, 상기 제2 열처리 공정은 상기 제2 프로세스 챔버에서 수행될 수 있다.
상기 제2 열처리 공정을 수행하는 것은: 상기 제1 열처리 공정을 수행한 후, 상기 제1 프로세스 챔버의 진공을 해제하는 것을 포함하고, 상기 제2 열처리 공정은 상기 제1 프로세스 챔버에서 수행될 수 있다.
상기 제1 열처리 공정을 수행하는 것은, 상기 제1 프로세스 챔버 내의 상태를 1 Torr 내지 40 Torr 및 400℃ 내지 900℃로 제어하는 것을 포함할 수 있다.
상기 제1 프로세스 챔버는 불활성기체 공급부와 연결되고, 상기 제1 열처리 공정을 수행하는 것은, 상기 불활성기체 공급부를 통해 상기 제1 프로세스 챔버 내에 불활성기체를 공급하는 것을 포함할 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은, 저온 진공 열처리 공정으로 층간 절연막 내 불순물을 제거하여, 이어지는 고온 열처리 공정에서 게이트 유전막 내 계면막이 과도하게 성장하는 것을 억제할 수 있다. 따라서, 트랜지스터의 문턱 전압을 용이하게 조절하여 소자의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 평면도이다.
도 2는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다.
도 3a는 도 2의 I-I'선 및 II-II'선에 따른 단면도이다.
도 3b는 도 2의 III-III'선에 따른 단면도이다.
도 4a 및 도 4b는 각각 본 발명의 실시예들에 따른 저온 진공 열처리 공정을 위한 클러스터 설비를 나타내는 평면도 및 측면도이다.
도 5a 내지 도 9a, 도 12a 및 도 13a는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 것으로, 도 2의 I-I'선에 따른 단면도들이다.
도 5b 내지 도 9b, 도 12b 및 도 13b는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 것으로, 도 2의 II-II'선에 따른 단면도들이다.
도 10a 및 도 10b는 본 발명의 실시예들에 따른 제1 및 제2 열처리 공정들을 설명하기 위한 것으로, 도 9b의 M 영역을 확대한 확대도들이다.
도 11은 본 발명의 다른 실시예들에 따른 제2 열처리 공정(AN2)을 설명하기 위한 것으로, 도 9b의 M 영역을 확대한 확대도이다.
도 14a 및 도 14b는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 것으로, 각각 도 2의 I-I'선 및 II-II'선에 따른 단면도들이다.
도 15는 본 발명의 실시예들에 따른 열처리 공정을 설명하기 위한 것으로, 도 14b의 M 영역을 확대한 확대도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 평면도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 반도체 소자는 기판(100) 상에 제공된 복수의 로직 셀들(C1, C2, C3, C4)을 포함할 수 있다. 상기 로직 셀들(C1, C2, C3, C4)의 각각은 복수의 트랜지스터들을 포함할 수 있다. 일 예로, 상기 반도체 소자는 제1 로직 셀(C1), 상기 제1 로직 셀(C1)과 제1 방향(D1)으로 이격된 제2 로직 셀(C2), 상기 제1 로직 셀(C1)과 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 이격된 제3 로직 셀(C3), 및 상기 제2 로직 셀(C2)과 상기 제2 방향(D2)으로 이격된 제4 로직 셀(C4)을 포함할 수 있다. 상기 로직 셀들(C1, C2, C3, C4)의 각각은 소자 분리막들(104)에 의하여 분리된 활성 영역들을 포함할 수 있다. 상기 로직 셀들(C1, C2, C3, C4)의 각각은, 상기 소자 분리막들(104)에 의해 분리된 PMOSFET 영역(PR) 및 NMOSFET 영역(NR)을 포함할 수 있다.
일 예로, 상기 PMOSFET 영역(PR) 및 상기 NMOSFET 영역(NR)은 상기 제1 방향(D1)으로 이격될 수 있다. 상기 제1 로직 셀(C1)의 PMOSFET 영역(PR)은 상기 제2 로직 셀(C2)의 PMOSFET 영역(PR)과 상기 제1 방향(D1)으로 인접할 수 있다. 이하, 본 명세서에서 로직 셀은 하나의 논리 동작을 하기 위한 단위를 지칭할 수 있다. 로직 셀들의 개수는 4개로 도시되었으나 이에 한정되지 않는다.
도 2는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다. 예를 들어, 도 2는 도 1의 제1 로직 셀(C1)의 평면도일 수 있다. 이하에서, 도 1의 제1 로직 셀(C1)을 참조하여 본 발명의 실시예들이 설명되나, 상기 제1 로직 셀(C1) 이외의 로직 셀들도 상기 제1 로직 셀(C1)과 동일하거나 이에 상응하는 구조를 가질 수 있다. 도 3a는 도 2의 I-I'선 및 II-II'선에 따른 단면도이다. 도 3b는 도 2의 III-III'선에 따른 단면도이다.
도 2, 도 3a 및 도 3b를 참조하면, 기판(100)에 PMOSFET 영역(PR) 및 NMOSFET 영역(NR)을 정의하는 소자 분리막들(104)이 배치될 수 있다. 상기 소자 분리막들(104)은 상기 기판(100)의 상부에 형성될 수 있다. 일 예로, 상기 소자 분리막들(104)은 실리콘 산화막 같은 절연 물질을 포함할 수 있다.
상기 PMOSFET 영역(PR) 및 상기 NMOSFET 영역(NR)은 상기 소자 분리막들(104)을 사이에 두고 상기 기판(100)의 상면에 평행한 제1 방향(D1)으로 이격될 수 있다. 일 실시예로, 상기 PMOSFET 영역(PR) 및 상기 NMOSFET 영역(NR)은 각각 하나의 영역으로 도시되어 있으나, 이와 달리, 상기 소자 분리막들(104)에 의하여 분리된 복수의 영역들을 포함할 수 있다.
상기 PMOSFET 영역(PR) 및 상기 NMOSFET 영역(NR) 상에 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 활성 패턴들(AP)이 제공될 수 있다. 상기 활성 패턴들(AP)은 상기 제1 방향(D1)을 따라 배열될 수 있다. 상기 활성 패턴들(AP)은 제1 도전형을 가질 수 있다. 소자 분리막들(104)이 상기 활성 패턴들(AP)의 각각의 양 측에 배치되어, 상기 활성 패턴들(AP)을 정의할 수 있다. 상기 활성 패턴들(AP)은 상기 PMOSFET 영역(PR) 및 상기 NMOSFET 영역(NR) 상에 각각 3개씩 도시되었으나, 이에 한정되지 않는다.
상기 활성 패턴들(AP)은 상기 소자 분리막들(104) 사이에서 돌출된 활성 핀들(AF)을 각각 포함할 수 있다. 구체적으로, 각각의 상기 활성 핀들(AF)은 상기 활성 패턴(AP)으로부터 상기 기판(100)의 상면에 수직한 방향인 제3 방향(D3)으로 돌출될 수 있다. 각각의 상기 활성 핀들(AF)은 소스/드레인 영역들(SD) 및 상기 소스/드레인 영역들(SD) 사이에 개재된 채널 영역(CHR)을 포함할 수 있다.
상기 기판(100) 상에, 상기 활성 패턴들(AP)을 가로지르는 게이트 전극들(135)이 배치될 수 있다. 상기 게이트 전극들(135)은 상기 활성 핀들(AF)의 상기 채널 영역들(CHR)과 각각 수직적으로 중첩될 수 있다. 즉, 상기 게이트 전극들(135)은 상기 소자 분리막들(104) 사이로 돌출된 상기 활성 핀들(AF)을 가로지르며 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
각각의 상기 게이트 전극들(135)의 양 측벽들 상에 게이트 스페이서들(125)이 배치될 수 있다. 상기 게이트 스페이서들(125)은 상기 게이트 전극들(135)을 따라 상기 제1 방향(D1)으로 연장될 수 있다. 상기 게이트 스페이서들(125) 각각의 상면은 상기 게이트 전극들(135) 각각의 상면보다 높을 수 있다. 나아가, 상기 게이트 스페이서들(125) 각각의 상면은, 후술할 제1 층간 절연막(150)의 상면과 공면을 이룰 수 있다. 상기 게이트 스페이서들(125)은 SiO2, SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 예로, 상기 게이트 스페이서들(125)은 각각 SiO2, SiCN, SiCON 및 SiN 중 적어도 하나를 포함하는 다중 막(multi-layer)을 포함할 수 있다.
상기 게이트 전극들(135)과 상기 기판(100) 사이, 및 상기 게이트 전극들(135)과 상기 게이트 스페이서들(125) 사이에 게이트 유전막들(GD)이 각각 배치될 수 있다. 각각의 상기 게이트 유전막들(GD)은 상기 게이트 전극(135)의 바닥면을 따라 연장될 수 있다. 따라서, 상기 게이트 유전막들(GD)은 상기 채널 영역들(CHR)의 상면들 및 측벽들을 덮을 수 있다. 상기 게이트 유전막들(GD)은 상기 활성 핀들(AF)으로부터 수평적으로 연장되어 상기 소자 분리막들(104)의 상면들을 부분적으로 덮을 수 있다. 일 예에 따르면, 상기 소자 분리막들(104)의 상면들은 상기 게이트 유전막들(GD)에 의해 덮이지 않는 부분들을 가질 수 있다. 상기 게이트 유전막들(GD)에 의해 덮이지 않는 상기 소자 분리막들(104)의 상면들은 후술할 제1 층간 절연막(150)에 의해 덮일 수 있다.
각각의 상기 게이트 유전막들(GD)은, 상기 채널 영역(CHR)과 직접 접촉하는 계면막(131), 및 상기 계면막(131)을 덮는 고유전막(133)을 포함할 수 있다. 즉, 상기 계면막(131)은 상기 활성 핀(AF)과 상기 고유전막(133) 사이에 개재될 수 있다. 이로써, 상기 계면막(131)은 상기 고유전막(133)과 상기 활성 핀(AF)의 사이의 계면을 안정화시킬 수 있다. 한편, 상기 계면막(131)은 상기 게이트 스페이서들(125)을 따라 상기 제3 방향(D3)으로 연장되지 못할 수 있다. 따라서, 상기 고유전막(133)은 상기 게이트 스페이서들(125)의 측벽들과 직접 접촉할 수 있다.
상기 계면막(131)은, 예를 들어, SiO2 및 SiON 중 적어도 하나를 포함할 수 있다. 상기 고유전막(133)은 고유전율 물질을 포함할 수 있다. 일 예로, 상기 고유전율 물질은 하프늄 산화물, 하프늄 실리콘 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물, 및 납 아연 니오브산염 중 적어도 하나를 포함할 수 있다.
상기 게이트 전극들(135) 상에 게이트 캡핑막들(145)이 각각 배치될 수 있다. 상기 게이트 캡핑막들(145)은 상기 게이트 전극들(135)을 따라 상기 제1 방향(D1)으로 연장될 수 있다. 상기 게이트 캡핑막들(145)은 후술하는 제1 및 제2 층간 절연막들(150, 155)에 대하여 식각 선택성이 있는 물질을 포함할 수 있다. 구체적으로, 상기 게이트 캡핑막들(145)은 SiON, SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다.
각각의 상기 게이트 구조체들(GS)의 양 측의 상기 활성 핀들(AF)에 상기 소스/드레인 영역들(SD)이 배치될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 활성 패턴들(AP)로부터 에피택시얼하게 성장된 에피택시얼 패턴들일 수 있다. 수직적 관점에서, 일 실시예로, 상기 채널 영역들(CHR)의 상면들은 상기 소스/드레인 영역들(SD)의 바닥면들보다 높을 수 있다. 다른 실시예로, 상기 소스/드레인 영역들(SD)의 상면들은 상기 채널 영역들(CHR)의 상면들과 같거나 더 높을 수 있다.
상기 소스/드레인 영역들(SD)은 상기 기판(100)과 다른 반도체 원소를 포함할 수 있다. 일 예로, 상기 소스/드레인 영역들(SD)은 상기 기판(100)의 반도체 원소의 격자 상수보다 크거나 작은 격자 상수를 갖는 반도체 원소를 포함할 수 있다. 상기 소스/드레인 영역들(SD)이 상기 기판(100)과 다른 반도체 원소를 포함함으로써, 상기 채널 영역들(CHR)에 압축응력(compressive stress) 또는 인장응력(tensile stress)이 제공될 수 있다. 일 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 소스/드레인 영역들(SD)은 실리콘-게르마늄(embedded SiGe) 또는 게르마늄을 포함할 수 있다. 이 경우, 상기 채널 영역들(CHR)에 압축응력을 제공할 수 있으며, 이러한 상기 소스/드레인 영역들(SD)을 포함하는 전계 효과 트랜지스터는 피모스(PMOS)인 것이 바람직할 수 있다. 다른 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 소스/드레인 영역들(SD)은 실리콘 카바이드(SiC)를 포함할 수 있다. 이 경우 상기 채널 영역들(CHR)에 인장응력을 제공할 수 있으며, 이러한 상기 소스/드레인 영역들(SD)을 포함하는 전계 효과 트랜지스터는 엔모스(NMOS)인 것이 바람직할 수 있다. 이와 같이 상기 소스/드레인 영역들(SD)은 상기 채널 영역들(CHR)에 압축응력 또는 인장응력을 제공함으로써, 전계 효과 트랜지스터가 동작할 때 상기 채널 영역들(CHR) 내에 생성된 캐리어들의 이동도가 향상될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 활성 패턴(AP)과 다른 제2 도전형을 가질 수 있다.
상기 기판(100) 상에 제1 층간 절연막(150)이 배치될 수 있다. 상기 제1 층간 절연막(150)은 상기 게이트 구조체들(GS)의 측벽들 및 상기 소스/드레인 영역들(SD)을 덮을 수 있다. 상기 제1 층간 절연막(150)의 상면은 상기 게이트 구조체들(GS)의 상면들과 실질적으로 공면을 이룰 수 있다. 상기 제1 층간 절연막(150) 상에, 상기 게이트 구조체들(GS)을 덮는 제2 층간 절연막(155)이 배치될 수 있다.
나아가, 각각의 상기 게이트 전극들(135)의 양 측에, 상기 제1 및 제2 층간 절연막들(150, 155)을 관통하여 상기 소스/드레인 영역들(SD)과 전기적으로 연결되는 콘택들(CA)이 배치될 수 있다. 하나의 상기 콘택(CA)은 하나의 상기 소스/드레인 영역(SD)과 연결되거나, 또는 복수개의 상기 소스/드레인 영역들(SD)과 동시에 연결될 수 있으며, 특별히 제한되는 것은 아니다. 각각의 상기 콘택들(CA)은 도전 기둥(CP), 및 상기 도전 기둥(CP)을 감싸는 콘택 베리어 막(BL)을 포함할 수 있다. 구체적으로, 상기 콘택 베리어 막(BL)은 상기 도전 기둥(CP)의 측벽들 및 바닥면을 덮을 수 있다. 상기 도전 기둥(CP)은 금속 물질, 예를 들어 텅스텐을 포함할 수 있다. 상기 콘택 베리어 막(BL)은 금속 질화물, 예를 들어 Ti/TiN을 포함할 수 있다.
도시되진 않았지만, 상기 소스/드레인 영역들(SD)과 상기 콘택들(CA) 사이에 실리사이드층들이 각각 개재될 수 있다. 즉, 상기 콘택들(CA)은 상기 실리사이드층들을 통해 상기 소스/드레인 영역들(SD)과 전기적으로 연결될 수 있다. 상기 실리사이드층들은 금속-실리사이드(Metal-Silicide)를 포함할 수 있으며, 일 예로 티타늄-실리사이드, 탄탈륨-실리사이드, 및 텅스텐-실리사이드 중 적어도 하나를 포함할 수 있다.
어느 하나의 상기 게이트 전극(135) 상에 게이트 콘택(CB) 및 도전 라인(CBL)이 제공될 수 있다. 상기 게이트 콘택(CB) 및 상기 도전 라인(CBL) 사이에 제1 비아(V1)가 배치될 수 있다. 상기 도전 라인(CBL)은, 상기 제1 비아(V1) 및 상기 게이트 콘택(CB)을 통해 상기 어느 하나의 게이트 전극(135)과 전기적으로 연결되어, 상기 어느 하나의 게이트 전극(135)에 신호를 인가할 수 있다.
상기 제1 로직 셀(C1)은 상기 PMOSFET 영역(PR)의 외곽에 제공되는 제1 배선(PW1), 및 상기 NMOSFET 영역(NR)의 외곽에 제공되는 제2 배선(PW2)을 포함할 수 있다. 일 예로, 상기 PMOSFET 영역(PR) 상의 상기 제1 배선(PW1)은 드레인 전압(Vdd), 즉, 파워 전압이 제공되는 통로일 수 있다. 일 예로, 상기 NMOSFET 영역(NR) 상의 상기 제2 배선(PW2)은 소스 전압(Vss), 즉, 접지 전압이 제공되는 통로일 수 있다.
도 1 및 도 2를 다시 참조하면, 상기 제1 및 제2 배선들(PW1, PW2)은 상기 제2 방향(D2)으로 연장하며, 상기 제2 방향(D2)으로 인접한 로직 셀들 사이에 공유될 수 있다. 일 예로, 상기 제1 배선(PW1)은 상기 제1 로직 셀(C1)과 제3 로직 셀(C3) 사이에 공유될 수 있다. 나아가, 상기 제1 배선(PW1)은 상기 제1 로직 셀(C1)의 상기 PMOSFET 영역(PR)과 제2 로직 셀(C2)의 PMOSFET 영역(PR) 사이에 공유될 수 있다.
일 실시예에 따르면, 어느 하나의 상기 콘택(CA) 상에 제2 비아(V2)가 제공될 수 있다. 이로써, 상기 어느 하나의 콘택(CA)과 연결되는 소스/드레인 영역(SD)은 상기 어느 하나의 콘택(CA) 및 상기 제2 비아(V2)를 통하여 상기 제1 배선(PW1)에 전기적으로 연결될 수 있다. 유사하게, NMOSFET 영역(NR) 상의 소스/드레인 영역(SD) 역시 어느 하나의 상기 콘택(CA) 및 제3 비아(V3)를 통해 상기 제2 배선(PW2)에 전기적으로 연결될 수 있다.
도 4a 및 도 4b는 각각 본 발명의 실시예들에 따른 저온 진공 열처리 공정을 위한 클러스터 설비를 나타내는 평면도 및 측면도이다.
도 4a 및 도 4b를 참조하면, 저온 진공 열처리 공정을 위한 클러스터 설비(1)는 설비 전방 단부 모듈(900), 제1 로드락 챔버들(200), 트랜스퍼 챔버(300) 그리고 공정 처리 모듈들(400)을 포함할 수 있다. 본 명세서에서 사용하는 용어 “진공” 또는 “진공압”은 상압인 1기압보다 작은 절대 압력을 나타낼 수 있다. 즉, 상기 “진공” 또는 상기 “진공압”은 음의 값을 갖는 게이지 압력일 수 있다.
상기 설비 전방 단부 모듈(Equipment Front End Module;EFEM)(900)은 상기 클러스터 설비(1)의 전면에 배치될 수 있다. 상기 설비 전방 단부 모듈(900)은 카세트들(C)이 각각 로딩 및 언로딩되는 로드 포트들(load port)(910)과, 제1 기판 이송 로봇(930)이 구비된 인덱스 챔버(920)를 포함할 수 있다. 상기 제1 기판 이송 로봇(930)은 상기 카세트들(C)과 상기 제1 로드락 챔버들(200)간에 기판을 이송할 수 있다. 일 예로, 상기 제1 기판 이송 로봇(930)은 어느 하나의 상기 카세트(C)로부터 하나의 기판을 인출하여, 어느 하나의 상기 제1 로드락 챔버(200) 내에 상기 기판을 로딩할 수 있다. 상기 제1 기판 이송 로봇(930)은 상압에서 작동되는 ATM(Atmosphere) 로봇이 사용될 수 있다.
상기 인덱스 챔버(920)는 상기 로드 포트들(910)과 상기 제1 로드락 챔버(200) 사이에 배치될 수 있다. 상기 인덱스 챔버(920)는 평면적 관점에서 직육면체의 형태를 가질 수 있으며, 상기 인덱스 챔버(920)는 전면 패널(922)과 후면 패널(924) 그리고 양측면 패널들(926)을 포함할 수 있다. 상기 인덱스 챔버(920) 내에서, 상기 제1 기판 이송 로봇(930)은 수평적으로 이동할 수 있다. 도시하지 않았지만, 상기 인덱스 챔버(920)는 내부 공간으로 입자 오염물이 들어오는 것을 방지하기 위하여, 벤트들(vents) 및 층류 시스템(laminar flow system)과 같은 제어된 공기 유동 시스템을 포함할 수 있다.
상기 제1 로드락 챔버들(200)과 접하는 상기 후면 패널(924)에, 상기 제1 로드락 챔버들(200)과의 기판 이송을 위한 통로들이 배치될 수 있다. 상기 통로들은 제1 게이트 밸브들(GV1)에 의해 각각 개폐될 수 있다.
상기 로드 포트들(910)은 상기 전면 패널(922) 상에 일렬로 배치될 수 있다. 상기 카세트들(C)은 전방이 개방된 몸체와 몸체의 전방을 개폐하는 도어를 갖는 전면 개방 일체식 포드(front open unified pod)일 수 있다.
상기 제1 로드락 챔버들(200)은 상기 설비 전방 단부 모듈(900)과 상기 트랜스퍼 챔버(300) 사이에 배치될 수 있다. 일 예로, 상기 설비 전방 단부 모듈(900)과 상기 트랜스퍼 챔버(300) 사이에는 2개의 상기 제1 로드락 챔버들(200)이 제공될 수 있다. 상기 제1 로드락 챔버들(200)은, 이들의 내부공간을 대기압과 진공압으로 선택적으로 전환시킬 수 있다. 각각의 상기 제1 로드락 챔버들(200)에는 기판이 적재되는 제1 적재 유닛(210)가 배치될 수 있다.
상기 트랜스퍼 챔버(300)는 제2 게이트 밸브들(GV2)을 통해 상기 제1 로드락 챔버들(200)과 연결될 수 있다. 상기 트랜스퍼 챔버(300)는 상기 제1 로드락 챔버들(200)과 상기 공정 처리 모듈들(400) 사이에 배치될 수 있다. 평면적 관점에서, 상기 트랜스퍼 챔버(300)는 다각형의 형상을 가질 수 있다. 상기 트랜스퍼 챔버(300)의 내부에는 기판을 이송하기 위한 제2 기판 이송 로봇(330)이 배치될 수 있다. 상기 제2 기판 이송 로봇(330)은 상기 트랜스퍼 챔버(300) 내에 고정된 상태로, 상기 제1 로드락 챔버들(200)과 상기 공정 처리 모듈들(400)간에 기판을 이송할 수 있다. 상기 제2 기판 이송 로봇(330)은 진공 환경에서 기판을 이송시킬 수 있는 진공 로봇이 사용될 수 있다.
도 4b를 다시 참조하면, 복수개의 상기 공정 처리 모듈들(400)은 제3 게이트 밸브들(GV3)을 통해 상기 트랜스퍼 챔버(300)와 연결될 수 있다. 일 예로, 상기 트랜스퍼 챔버(300)에는 저온 진공 열처리를 위한 3개의 상기 공정 처리 모듈들(400)이 연결될 수 있으며, 그 개수는 다양하게 변경될 수 있다.
각각의 상기 공정 처리 모듈들(400)은 제2 로드락 챔버(410), 및 상기 제2 로드락 챔버(410) 상의 프로세스 챔버(440)를 포함할 수 있다. 상기 제2 로드락 챔버(410) 내에는, 상기 트랜스퍼 챔버(300)로부터 이송된 기판이 적재되는 제2 적재 유닛(420)이 배치될 수 있다. 또한 상기 제2 로드락 챔버(410) 내에는, 상기 제2 적재 유닛(420)을 상기 프로세스 챔버(440)의 내부공간으로 로딩/언로딩시키기 위한 승강 유닛(430)이 배치될 수 있다.
상기 클러스터 설비(1)는 진공배기부(500)와 불활성기체 공급부(600)를 포함할 수 있다. 상기 진공배기부(500)는 상기 제1 로드락 챔버들(200), 상기 트랜스퍼 챔버(300), 상기 제2 로드락 챔버들(410), 및 상기 프로세스 챔버들(440) 각각에 연결되어, 각 챔버 내의 압력을 진공으로 만들 수 있다.
상기 불활성기체 공급부(600)는 상기 제1 로드락 챔버들(200), 상기 트랜스퍼 챔버(300), 상기 제2 로드락 챔버들(410), 및 상기 프로세스 챔버들(440) 각각에 연결되어, 각 챔버 내에 불활성기체를 공급할 수 있다. 상기 불활성기체는, 특히 상기 프로세스 챔버들(440) 내에서 수행되는 열처리 공정 동안, 기판 내 화학 반응을 억제할 수 있다. 나아가, 상기 불활성기체는 상기 챔버들 간의 차압을 형성할 수 있다. 상기 불활성기체는, 예를 들어, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 제논(Xe) 및 라돈(Rn) 중에서 선택된 적어도 어느 하나일 수 있다.
앞서 설명한 바와 같이, 인덱스 챔버(920)와 상기 제1 로드락 챔버들(200) 간, 상기 제1 로드락 챔버들(200)과 상기 트랜스퍼 챔버(300) 간, 및 상기 트랜스퍼 챔버(300)와 상기 제2 로드락 챔버들(410) 간에는 상기 제1 내지 제3 게이트 밸브들(GV1, GV2, GV3)이 각각 배치될 수 있다. 따라서, 상기 클러스터 설비(1)는 각각의 챔버들의 압력을 독립적으로 제어할 수 있다.
도 5a 내지 도 9a, 도 12a 및 도 13a는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 것으로, 도 2의 I-I'선에 따른 단면도들이다. 도 5b 내지 도 9b, 도 12b 및 도 13b는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 것으로, 도 2의 II-II'선에 따른 단면도들이다. 도 10a 및 도 10b는 본 발명의 실시예들에 따른 제1 및 제2 열처리 공정들을 설명하기 위한 것으로, 도 9b의 M 영역을 확대한 확대도들이다. 도 11은 본 발명의 다른 실시예들에 따른 제2 열처리 공정(AN2)을 설명하기 위한 것으로, 도 9b의 M 영역을 확대한 확대도이다.
도 2, 도 5a 및 도 5b를 참조하면, 기판(100)을 패터닝하여 활성 패턴들(AP)을 정의하는 소자 분리 트렌치들(105)이 형성될 수 있다. 상기 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다. 상기 활성 패턴들(AP)은 제1 도전형의 도펀트로 도핑될 수 있다.
상기 소자 분리 트렌치들(105)을 형성하는 것은, 상기 기판(100) 상에 마스크 패턴들을 형성한 후, 이를 식각 마스크로 사용하여 상기 기판(100)을 이방성 식각하는 것을 포함할 수 있다. 일 예에 따르면, 상기 마스크 패턴들은, 서로 식각 선택성을 가지면서 차례로 적층되는, 제1 마스크 패턴(110) 및 제2 마스크 패턴(115)을 포함할 수 있다. 상기 소자 분리 트렌치들(105) 각각은 적어도 5의 종횡비를 갖도록 형성될 수 있다. 일 예에 따르면, 상기 소자분리 트렌치들(105) 각각은 아래로 갈수록 좁아지도록 형성될 수 있다. 이에 따라, 상기 활성 패턴들(AP) 각각은 위로 갈수록 좁아지는 모양을 갖도록 형성될 수 있다.
도 2, 도 6a 및 도 6b를 참조하면, 상기 소자 분리 트렌치들(105)을 채우는 소자 분리막들(104)이 형성될 수 있다. 상기 소자 분리막들(104)을 형성하는 것은, 상기 소자 분리 트렌치들(105)을 채우는 절연막(예를 들어, 실리콘 산화막)을 형성한 후, 상기 제1 마스크 패턴(110)의 상면이 노출될 때까지 이를 평탄화하는 것을 포함할 수 있다. 이에 따라, 상기 소자 분리막들(104)은 상기 소자 분리 트렌치들(105) 내에 국소적으로 형성될 수 있다.
도 2, 도 7a 및 도 7b를 참조하면, 먼저 상기 활성 패턴들(AP)의 상부 영역들(이하, 활성 핀들(AF))이 노출될 수 있다. 상기 활성 핀들(AF)을 노출시키는 것은, 예를 들면, 습식 식각 기술을 사용하여, 상기 소자 분리막들(104)의 상부를 리세스시키는 것을 포함할 수 있다. 상기 소자 분리막들(104)의 식각은 상기 활성 패턴들(AP)에 대해 식각 선택성을 갖는 식각 레서피를 이용할 수 있다. 상기 소자 분리막들(104)을 식각하는 동안 상기 제1 마스크 패턴(110)이 제거될 수 있으며, 이에 따라 상기 활성 핀들(AF)의 상면들이 노출될 수 있다.
상기 활성 핀들(AF) 상에 차례로 적층된 희생 게이트 패턴들(106) 및 게이트 마스크 패턴들(108)이 형성될 수 있다. 상기 희생 게이트 패턴들(106) 및 상기 게이트 마스크 패턴들(108)의 각각은 상기 활성 핀들(AF)을 가로지르며 제1 방향(D1)으로 연장되는 라인 형태(line shape) 또는 바 형태(bar shape)로 형성될 수 있다. 구체적으로, 상기 희생 게이트 패턴들(106) 및 상기 게이트 마스크 패턴들(108)은, 상기 활성 핀들(AF) 및 상기 소자 분리막들(104) 상에 희생 게이트막(미도시) 및 게이트 마스크막(미도시)을 순차적으로 형성하고, 이를 패터닝하여 형성될 수 있다. 상기 희생 게이트막은 폴리 실리콘막을 포함할 수 있다. 상기 게이트 마스크막은 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다.
각각의 상기 희생 게이트 패턴들(106)의 양 측벽들 상에 게이트 스페이서들(125)이 형성될 수 있다. 상기 게이트 스페이서들(125)은 상기 희생 게이트 패턴(106)이 형성된 상기 기판(100) 상에 스페이서막을 콘포멀하게 형성하고, 상기 기판(100) 상에 전면 이방성 식각 공정을 수행하여 형성될 수 있다. 상기 스페이서막은 SiO2, SiCN, SiCON 및 SiN 중 적어도 하나를 이용하여 형성될 수 있다. 다른 예로, 상기 스페이서막은 SiO2, SiCN, SiCON 및 SiN 중 적어도 하나를 포함하는 다중 막(multi-layer)으로 형성될 수 있다.
도 2, 도 8a 및 도 8b를 참조하면, 각각의 상기 희생 게이트 패턴들(106) 양측에 소스/드레인 영역들(SD)이 형성될 수 있다. 구체적으로, 상기 소스/드레인 영역들(SD)은 상기 기판(100)을 씨드층(seed laye)으로 하는 선택적 에피택시얼 성장(Selective Epitaxial Growth) 공정에 의해 형성될 수 있다. 일 예로, 상기 선택적 에피택시얼 성장 공정은 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 공정을 포함할 수 있다. 구체적으로, 먼저 상기 게이트 마스크 패턴들(108) 및 상기 게이트 스페이서들(125)을 식각 마스크로 이용하여, 상기 활성 핀들(AF)이 선택적으로 식각될 수 있다. 상기 활성 핀들(AF)이 식각된 후, 노출된 상기 활성 패턴들(AP)의 상면들을 씨드층(seed laye)으로 하여 상기 소스/드레인 영역들(SD)이 형성될 수 있다. 상기 소스/드레인 영역들(SD)이 형성됨에 따라, 상기 소스/드레인 영역들(SD) 사이에는 채널 영역들(CHR)이 정의될 수 있다.
상기 소스/드레인 영역들(SD)의 상면들은 상기 채널 영역들(CHR)의 상면들보다 높을 수 있다. 또한, 상기 소스/드레인 영역들(SD)의 상면들은 0(zero)이 아닌 곡률을 가질 수 있다. 일 예로, 상기 소스/드레인 영역들(SD)은 위로 볼록한 상면들을 가질 수 있다.
상기 소스/드레인 영역들(SD)은 상기 기판(100)과 다른 반도체 원소를 포함할 수 있다. 일 예로, 상기 소스/드레인 영역들(SD)은 상기 기판(100)의 반도체 원소의 격자 상수보다 크거나 작은 격자 상수를 갖는 반도체 원소를 포함할 수 있다. 상기 소스/드레인 영역들(SD)이 상기 기판(100)과 다른 반도체 원소를 포함함으로써, 상기 채널 영역들(CHR)에 압축응력(compressive stress) 또는 인장응력(tensile stress)이 제공될 수 있다. 일 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 소스/드레인 영역들(SD)은 실리콘-게르마늄(embedded SiGe) 또는 게르마늄을 포함할 수 있다. 이 경우, 상기 채널 영역들(CHR)에 압축응력을 제공할 수 있으며, 상기 소스/드레인 영역들(SD)을 포함하는 전계 효과 트랜지스터는 피모스(PMOS)인 것이 바람직할 수 있다. 다른 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 소스/드레인 영역들(SD)은 실리콘 카바이드(SiC)를 포함할 수 있다. 이 경우, 상기 채널 영역들(CHR)에 인장응력을 제공할 수 있으며, 상기 소스/드레인 영역들(SD)을 포함하는 전계 효과 트랜지스터는 엔모스(NMOS)인 것이 바람직할 수 있다. 이와 같이 상기 소스/드레인 영역들(SD)은 상기 채널 영역들(CHR)에 압축응력 또는 인장응력을 제공함으로써, 본 발명의 실시예들에 따른 전계 효과 트랜지스터가 동작할 때, 상기 채널 영역들(CHR) 내에 생성된 캐리어들의 이동도가 향상될 수 있다.
상기 소스/드레인 영역들(SD)은 상기 활성 패턴들(AP)의 제1 도전형과 다른 제2 도전형의 도펀트로 도핑될 수 있다. 일 예로, 상기 제2 도전형의 도펀트는 상기 소스/드레인 영역들(SD)의 형성 시에 인시튜(in-situ)로 도핑될 수 있다. 다른 예로, 상기 소스/드레인 영역들(SD)의 형성 후, 상기 소스/드레인 영역들(SD) 내에 상기 제2 도전형의 도펀트를 주입하는 이온 주입 공정이 수행될 수 있다.
이어서, 상기 소스/드레인 영역들(SD)을 덮는 제1 층간 절연막(150)이 형성될 수 있다. 구체적으로, 상기 제1 층간 절연막(150)은 상기 기판(100)의 전면 상에 상기 희생 게이트 패턴들(106) 및 상기 게이트 마스크 패턴들(108)을 덮는 절연막을 형성함으로써 형성될 수 있다. 일 예로, 상기 제1 층간 절연막(150)은 실리콘 산화막을 포함할 수 있으며, FCVD(Flowable Chemical Vapor Deposition) 공정에 의해 형성될 수 있다.
후속으로, 상기 희생 게이트 패턴들(106)의 상면들이 노출될 때까지 상기 제1 층간 절연막(150)이 평탄화될 수 있다. 상기 제1 층간 절연막(150)의 평탄화는 에치백(Etch Back) 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하여 수행될 수 있다. 상기 평탄화 공정으로 인해, 상기 게이트 마스크 패턴들(108)이 제거되어 상기 희생 게이트 패턴들(106)의 상면들이 노출될 수 있다. 상기 평탄화 공정으로 인해, 상기 게이트 스페이서들(125)의 상부들이 제거될 수 있다. 결과적으로, 상기 제1 층간 절연막(150)의 상면은 상기 희생 게이트 패턴들(106)의 상면들 및 상기 게이트 스페이서들(125)의 상면들과 공면을 이룰 수 있다.
상기 희생 게이트 패턴들(106)이 제거되어 게이트 트렌치들(GT)이 형성될 수 있다. 상기 게이트 트렌치들(GT)은 상기 희생 게이트 패턴들(106)을 선택적으로 제거하는 식각 공정으로 형성될 수 있다. 상기 게이트 트렌치들(GT)에 의해 상기 활성 핀들(AF)의 상기 채널 영역들(CHR)이 노출될 수 있다.
도 2, 도 9a 및 도 9b를 참조하면, 상기 게이트 트렌치들(GT)의 일부를 채우는 게이트 유전막(GD)이 형성될 수 있다. 상기 게이트 유전막(GD)을 형성하는 것은, 상기 활성 핀들(AF)의 상기 채널 영역들(CHR)을 덮는 계면막(131)을 형성하는 것, 및 상기 계면막(131) 상에 고유전막(133)을 형성하는 것을 포함할 수 있다. 상기 고유전막(133)은 상기 게이트 트렌치들(GT)을 완전히 채우지 않도록 콘포말하게 형성될 수 있다.
상기 채널 영역들(CHR) 상에 플라즈마를 이용한 산화 공정을 수행하여, 상기 채널 영역들(CHR)로부터 상기 계면막(131)을 성장시킬 수 있다. 즉 상기 계면막(131)은, 노출된 상기 채널 영역들(CHR)의 열적 산화(Thermal Oxidation) 및/또는 화학적 산화(Chemical Oxidation)의 결과물일 수 있다. 상기 산화 공정은 산소(O2), 오존(O3) 및 수증기(H2O) 중 적어도 하나의 플라즈마를 이용할 수 있다. 상기 계면막(131)은 SiO2 및 SiON 중 적어도 하나를 포함할 수 있다. 성장된 상기 계면막(131)은 제1 두께(T1)를 가질 수 있다 (도 10a 참조).
상기 계면막(131)을 형성한 후 원자층 증착 공정(ALD)을 수행하여, 상기 고유전막(133)을 형성할 수 있다. 상기 고유전막(133)은 고유전율 물질을 포함할 수 있다. 일 예로, 상기 고유전율 물질은 하프늄 산화물, 하프늄 실리콘 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물 및 납 아연 니오브산염 중 적어도 하나를 포함할 수 있다. 상기 고유전막(133)은, 상기 계면막(131)의 상면, 상기 게이트 스페이서들(125)의 측벽들과 상면들, 및 상기 제1 층간 절연막(150)의 상면을 모두 덮을 수 있다.
도 4a, 도 4b 및 도 10a를 참조하면, 상기 제1 층간 절연막(150) 상에 제1 열처리 공정(AN1)이 수행될 수 있다. 상기 제1 열처리 공정(AN1)은 저온 진공 열처리 공정일 수 있으며, 앞서 도 4a 및 도 4b에서 설명한 클러스터 설비(1)를 이용해 수행될 수 있다.
구체적으로, 상기 고유전막(133)이 형성된 상기 기판(100)을 상기 클러스터 설비(1)에 적용할 수 있다. 상기 기판(100)은 설비 전방 단부 모듈(900)을 통해 제1 로드락 챔버(200)의 제1 적재 유닛(210)에 적재될 수 있다. 상기 기판(100)이 상기 제1 적재 유닛(210)에 적재되면, 진공배기부(500)를 통해 상기 제1 로드락 챔버(200)의 내부는 진공이 될 수 있다. 일 예로, 트랜스퍼 챔버(300), 제2 로드락 챔버들(410) 및 프로세스 챔버들(440)은 이미 실질적으로 동일한 진공압이 형성되어 있을 수 있으며, 상기 제1 로드락 챔버(200)는 상기 기판(100) 적재 후 상기 진공압과 동일해지도록 제어될 수 있다.
상기 기판(100)이 상기 트랜스퍼 챔버(300)를 통해 상기 공정 처리 모듈(400)로 이송될 수 있다. 상기 기판(100)은 제2 적재 유닛(420)에 적재된 상태로 상기 프로세스 챔버(440)에 로딩될 수 있다. 상기 기판(100)이 로딩된 후, 상기 프로세스 챔버(440) 내에서 상기 제1 열처리 공정(AN1)이 수행될 수 있다. 일 예로, 상기 제1 열처리 공정(AN1)은 1 Torr 내지 40 Torr 및 400℃ 내지 900℃에서 수행될 수 있다. 상기 제1 열처리 공정(AN1)은 10 sec 내지 600 sec동안 수행될 수 있다. 상기 제1 열처리 공정(AN1)이 수행될 때, 불활성기체 공급부(600)를 통해 불활성기체가 공급되어, 상기 기판(100) 상에서 발생할 수 있는 화학반응을 억제할 수 있다.
상기 제1 층간 절연막(150)은 다공성의 실리콘 산화막일 수 있다. 따라서, 상기 제1 층간 절연막(150)을 형성한 후 수행되는 세정 공정, 희생 게이트 패턴들(106) 제거 공정, 계면막(131) 형성 공정 등으로 인해 상기 제1 층간 절연막(150) 내엔 불순물들(OX)이 형성될 수 있다. 일 예로, 상기 불순물들(OX)은 O2 및 H2O중 적어도 하나를 포함할 수 있다. 저온 저압인 상기 제1 열처리 공정(AN1)을 통해, 상기 제1 층간 절연막(150) 내의 상기 불순물들(OX)이 외부로 아웃개싱(outgassing)될 수 있다. 이로써, 상기 제1 층간 절연막(150) 내의 상기 불순물들(OX)을 상당히 제거할 수 있다.
만약, 상기 제1 열처리 공정(AN1)의 압력이 40 Torr보다 크다면 상기 불순물들(OX)이 외부로 쉽게 방출되지 못할 수 있다. 나아가, 상기 제1 열처리 공정(AN1)의 온도가 400℃보다 낮은 경우 상기 불순물들(OX)이 외부로 방출되기 위한 충분한 에너지가 전달되기 어려울 수 있다. 또한, 상기 제1 열처리 공정(AN1)의 온도가 900℃보다 높은 경우 상기 불순물들(OX)이 과도하게 확산되어 상기 계면막(131) 내로 확산될 수 있다.
일 예로, 상기 제1 열처리 공정(AN1)이 완료된 후, 상기 프로세스 챔버(440)로부터 상기 제1 로드락 챔버(200)로 상기 기판(100)을 반송할 수 있다. 상기 제1 로드락 챔버(200)의 진공을 해제한 뒤, 상기 기판(100)을 상기 클러스터 설비(1)로부터 회수할 수 있다. 회수된 상기 기판(100)은, 후술할 제2 열처리 공정(AN2)을 위한 별도의 설비로 이송될 수 있다. 다른 예로, 상기 제1 열처리 공정(AN1)이 완료된 후, 상기 프로세스 챔버(440)의 진공을 해제한 뒤, 이어서 후술할 제2 열처리 공정(AN2)이 상기 프로세스 챔버(440) 내에서 진행될 수 있다.
도 10b를 참조하면, 상기 고유전막(133) 상에 제2 열처리 공정(AN2)이 수행될 수 있다. 상기 제2 열처리 공정(AN2)은 고온 상압 열처리 공정일 수 있다. 일 예로, 상기 제2 열처리 공정(AN2)은 앞서 도 4a 및 도 4b에서 설명한 클러스터 설비(1)와는 다른 상압 열처리용 클러스터 설비를 사용할 수 있다. 상기 상압 열처리용 설비는, 상기 클러스터 설비(1)에서 제1 로드락 챔버들(200) 및 트랜스퍼 챔버(300)가 생략될 수 있다. 즉 상기 상압 열처리용 설비는 진공 제어가 필요 없기 때문에, 설비 전방 단부 모듈(900)이 공정 처리 모듈들(400)과 직접 연결될 수 있다. 또는, 상기 제2 열처리 공정(AN2)은 상기 제1 열처리 공정(AN1)이 수행된 프로세스 챔버(440)의 진공을 해제한 뒤, 이어서 진행될 수 있다.
상기 제2 열처리 공정(AN2)은 상압(1기압) 및 700℃ 내지 1200℃에서 수행될 수 있다. 상기 제2 열처리 공정(AN2)은 10 sec 내지 600 sec동안 수행될 수 있다. 일 예로, 상기 제2 열처리 공정(AN2)을 통해, 상기 고유전막(133)의 유전 특성을 향상시킬 수 있다. 다른 예로, 상기 제2 열처리 공정(AN2)을 통해, 상기 고유전막(133) 내의 물질들을 상기 계면막(131) 내로 확산시킬 수 있다. 구체적으로, 상기 고유전막(133)이 하프늄 산화물로 형성된 경우, 상기 고유전막(133)을 고온으로 가열하면 하프늄 성분이 상기 계면막(131) 내로 확산될 수 있다. 즉, 상기 고유전막(133)과 상기 계면막(131)이 화학적으로 혼합될 수 있다.
상기 제2 열처리 공정(AN2)을 수행하는 동안, 상기 계면막(131)은 제2 두께(T2)만큼 더 성장될 수 있다. 일 예로, 상기 제2 두께는 약 0.1Å 내지 약 0.5Å일 수 있다. 이는, 상기 제1 층간 절연막(150) 내에 약간 잔류하는 불순물들(OX)이 상기 계면막(131)으로 확산되어, 상기 계면막(131)이 더 성장하기 때문이다. 따라서, 상기 계면막(131)은 상기 제1 두께(T1)보다 더 큰 제3 두께(T3)를 가질 수 있다. 결과적으로, 상기 제2 열처리 공정(AN2)을 수행하는 동안, 상기 게이트 유전막(GD)의 두께는 약 0.1Å 내지 약 0.5Å 더 증가될 수 있다.
한편, 다른 예로, 상기 제2 열처리 공정(AN2)은 생략될 수 있다. 즉, 상기 제2 열처리 공정(AN2)은 선택적으로 수행될 수 있다. 이 경우, 상기 제1 열처리 공정(AN1)을 수행하면서 순차적으로 온도를 상승시켜, 상기 제2 열처리 공정(AN2)과 동일한 결과를 달성할 수 있다.
도 11은 제1 열처리 공정(AN1)을 생략하고 제2 열처리 공정(AN2)만 수행되는 예를 나타낸 것이다. 도 11을 참조하면, 앞서 설명한 제1 열처리 공정(AN1) 없이 상기 고유전막(133) 상에 제2 열처리 공정(AN2)이 수행될 수 있다. 상기 제2 열처리 공정(AN2)이 수행되는 설비 및 구체적인 조건은 앞서 도 10b를 참조하여 설명한 것과 동일할 수 있다.
상기 제1 열처리 공정(AN1)이 생략될 경우, 상기 제1 층간 절연막(150) 내의 불순물들(OX)이 그대로 잔류할 수 있다. 고온의 상기 제2 열처리 공정(AN2) 동안, 다량의 상기 불순물들(OX)이 상기 계면막(131) 내로 확산될 수 있다. 상기 불순물들(OX)은, 외부로 빠져 나왔다가 상기 계면막(131) 내로 확산되거나, 또는 상기 게이트 스페이서들 및 상기 고유전막(133)을 관통하며 상기 계면막(131) 내로 확산될 수도 있다. 앞서 도 10b와는 달리, 상기 계면막(131)이 상기 불순물들(OX)에 의해 과도하게 성장하여, 상기 계면막(131)은 제4 두께(T4)만큼 더 두꺼워질 수 있다. 일 예로, 상기 제2 두께는 약 0.5Å 내지 약 1Å일 수 있다.
상기 계면막(131)이 상기 제4 두께(T4)만큼 더 성장될 경우, 상기 계면막(131)의 특성은 열화되고, 이로 인해 트랜지스터의 문턱 전압이 목표값보다 과도하게 쉬프트될 수 있다. 결과적으로, 소자의 신뢰성을 감소시킬 수 있다. 한편, 본 발명의 실시예들에 따른 제1 열처리 공정(AN1)이 상기 제2 열처리 공정(AN2) 이전에 수행될 경우, 상기 계면막(131)의 성장을 상당히 줄일 수 있다 (도 10a 및 도 10b 참조). 따라서, 트랜지스터의 문턱 전압을 목표값으로 조절할 수 있으며, 결과적으로 소자의 신뢰성을 향상시킬 수 있다.
한편, 도시되진 않았지만, 상기 제1 열처리 공정(AN1)은 상기 제2 열처리 공정(AN2)이 수행되기 이전에 수행되면 되고, 그 순서가 특별히 제한되지 않을 수 있다. 일 예로, 상기 제1 열처리 공정(AN1)은 상기 게이트 트렌치들(GT)이 형성된 후, 및 상기 고유전막(133)이 형성되기 전에 수행될 수 있다. 즉, 상기 제1 열처리 공정(AN1)은 상기 제1 층간 절연막(150) 내의 상기 불순물들(OX)을 제거하기 위한 것이므로, 상기 제1 열처리 공정(AN1)의 수행 순서는 당업자가 이의 목적에 맞추어 적절히 변경할 수 있다.
일 실험예로, 앞서 도 10a 및 도 10b를 참조하여 설명한 상기 제1 및 제2 열처리 공정들(AN1, AN2)을 상기 게이트 유전막(GD) 상에 수행하였다. 구체적으로, 상기 제1 열처리 공정(AN1)은 1 Torr 및 430℃에서 수행되었고, 상기 제2 열처리 공정(AN2)은 1 기압 및 880℃에서 수행되었다. 상기 제1 및 제2 열처리 공정들(AN1, AN2)이 종료된 후, 상기 계면막(131)이 재성장된 두께를 측정하였다 (실험예 1).
다른 실험예로, 앞서 도 11을 참조하여 설명한 상기 제2 열처리 공정(AN2)을 상기 게이트 유전막(GD) 상에 수행하였다. 제1 열처리 공정(AN1)은 생략되었다. 구체적으로, 상기 제2 열처리 공정(AN2)은 1 기압 및 880℃에서 수행되었다. 상기 제2 열처리 공정(AN2)이 종료된 후, 상기 계면막(131)이 재성장된 두께를 측정하였다 (실험예 2).
위의 실험예들의 결과를 아래의 표 1에 나타내었다.
실험예 1 실험예 2
재성장된 계면막 두께 0.18 Å 0.5 Å
상기 표 1에 나타난 바와 같이, 상기 제1 열처리 공정(AN1) 전에 진공 조건인 상기 제1 열처리 공정(AN1)을 추가함으로써, 상기 계면막(131)의 재성장을 상당히 줄일 수 있다.
도 12a 및 도 12b를 참조하면, 상기 게이트 유전막(GD) 상에 상기 게이트 트렌치들(GT)을 채우는 도전막(137)이 형성될 수 있다. 상기 도전막(137)은 도전성 금속 질화물(예를 들면, 티타늄 질화물 또는 탄탈늄 질화물) 및 금속 물질(예를 들면, 티타늄, 탄탈늄, 텅스텐, 구리 또는 알루미늄) 중 적어도 하나를 포함할 수 있다. 상기 도전막(137)은 CVD 또는 스퍼터링 공정과 같은 증착 공정에 의해 형성될 수 있다.
도 12a 및 도 12b를 참조하면, 상기 도전막(137)을 리세스하여, 각각의 상기 게이트 트렌치들(GT)의 일부를 채우는 게이트 전극(135)이 형성될 수 있다. 구체적으로, 상기 제1 층간 절연막(150)의 상면이 노출될 때까지 상기 도전막(137) 및 상기 고유전막(133)을 평탄화하는 공정이 수행될 수 있다. 그 결과, 각각의 상기 게이트 트렌치들(GT) 내에 상기 게이트 유전막(GD) 및 상기 도전막(137)이 국소적으로 형성될 수 있다. 상기 도전막(137) 및 상기 고유전막(133)의 평탄화 공정은 CMP 공정을 포함할 수 있다.
이어서, 상기 도전막(137)의 상부를 리세스하여, 상기 게이트 트렌치들(GT) 내에 상기 게이트 전극들(135)을 각각 형성할 수 있다. 상기 도전막(137)을 리세스 하는 것은, 상기 도전막(137)의 선택적 식각 공정을 포함할 수 있다. 상기 식각 공정을 통하여, 상기 게이트 전극들(135)의 상면들은 상기 제1 층간 절연막(150)의 상면보다 낮아질 수 있다. 일 예에 있어서, 상기 식각 공정 동안, 상기 게이트 전극(135)의 상면보다 높은 레벨에 위치하는 상기 고유전막(133)의 일부분이 제거될 수 있다. 그 결과, 상기 고유전막(133)은 상기 게이트 전극(135)과 상기 계면막(131) 사이, 및 상기 게이트 전극(135)과 상기 게이트 스페이서들(125) 사이에 개재될 수 있다. 상기 게이트 유전막(GD) 및 상기 게이트 전극(135)은 상기 제1 방향(D1)으로 연장될 수 있다.
후속으로, 리세스된 상기 게이트 전극들(135)의 상면들을 덮는 게이트 캡핑막들(145)이 각각 형성될 수 있다. 상기 게이트 캡핑막들(145)은 상기 게이트 전극들(135)의 리세스된 영역들을 완전히 채우도록 형성될 수 있다. 상기 게이트 캡핑막들(145)은 상기 제1 층간 절연막(150) 및 후술할 제2 층간 절연막(155)에 대하여 식각 선택성이 있는 물질로 형성될 수 있다. 일 예로, 상기 게이트 캡핑막들(145)은 SiON, SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 상기 게이트 캡핑막들(145)은 원자층 증착(ALD), 플라즈마 강화 화학 기상 증착(PECVD) 또는 고밀도 플라스마 화학 기상 증착(HDPCVD)으로 형성될 수 있다.
도 2, 도 3a 및 도 3b를 다시 참조하면, 상기 제1 층간 절연막(150) 및 상기 게이트 캡핑막들(145) 상에 제2 층간 절연막(155)이 형성될 수 있다. 상기 제2 층간 절연막(155)은 실리콘 산화막 또는 low-k 산화막을 포함할 수 있다. 일 예로, 상기 low-k 산화막은 SiCOH와 같이 탄소로 도핑된 실리콘 산화막을 포함할 수 있다. 상기 제2 층간 절연막(155)은 CVD 공정에 의해 형성될 수 있다.
이어서, 상기 제2 층간 절연막(155) 및 상기 제1 층간 절연막(150)을 관통하여 상기 소스/드레인 영역들(SD)을 노출하는 콘택 홀들이 형성될 수 있다. 일 예로, 상기 콘택 홀들은 상기 게이트 캡핑막들(145) 및 상기 게이트 스페이서들(125)에 의해 자기 정렬되는 자기 정렬 콘택 홀들(self-align contact holes)일 수 있다.
도시되진 않았지만, 상기 콘택 홀들을 통해 노출된 상기 소스/드레인 영역들(SD)의 상부들에 실리사이드층들이 형성될 수 있다. 상기 실리사이드층들은, 일 예로 티타늄-실리사이드, 탄탈륨-실리사이드, 및 텅스텐-실리사이드 중 적어도 하나를 포함할 수 있다.
후속으로, 상기 콘택 홀들 내에, 상기 실리사이드층들과 접촉하는 콘택들(CA)이 각각 형성될 수 있다. 각각의 상기 콘택들(CA)은 도전 기둥(CP), 및 상기 도전 기둥(CP)을 감싸는 콘택 베리어 막(BL)을 포함할 수 있다. 구체적으로, 상기 콘택 홀들(160)을 부분적으로 채우는 콘택 베리어 막(BL)이 형성될 수 있다. 이어서, 상기 콘택 홀들(160)을 완전히 채우는 도전성 물질막이 형성되고, 상기 제2 층간 절연막(155)의 상면이 노출될 때까지 평탄화 공정이 수행될 수 있다. 상기 콘택 베리어 막(BL)은 금속 질화물, 예를 들어 Ti/TiN을 포함할 수 있고, 상기 도전성 물질막은 금속 물질, 예를 들어 텅스텐을 포함할 수 있다.
도 14a 및 도 14b는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 것으로, 각각 도 2의 I-I'선 및 II-II'선에 따른 단면도들이다. 도 15는 본 발명의 실시예들에 따른 열처리 공정을 설명하기 위한 것으로, 도 14b의 M 영역을 확대한 확대도이다. 본 실시예에서는, 앞서 도 5a 내지 도 13b를 참조하여 설명한 반도체 소자의 제조방법과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 14a 및 도 14b를 참조하면, 도 9a 및 도 9b의 결과물 상에 제2 고유전막(134)이 형성될 수 있다. 즉, 게이트 유전막(GD)은 순차적으로 적층된 계면막(131), 제1 고유전막(133) 및 제2 고유전막(134)을 포함할 수 있다. 상기 제1 고유전막(133)은 앞서 도 9a 및 도 9b를 참조하여 설명한 고유전막(133)과 동일할 수 있다.
구체적으로, 제1 및 제2 열처리 공정들(AN1, AN2)이 수행된 후, 상기 제1 고유전막(133) 상에 제2 고유전막(134)을 형성할 수 있다. 일 예로, 상기 제2 고유전막(134)은 고유전 물질로 란탄 산화물을 포함할 수 있으며, 원자층 증착 공정(ALD)으로 형성될 수 있다.
이어서, 상기 제2 고유전막(134) 상에 제3 열처리 공정(AN3)이 수행될 수 있다. 상기 제3 열처리 공정(AN3)은 상기 제1 열처리 공정(AN1)과 동일하게 저온 진공 열처리 공정일 수 있으며, 따라서 앞서 도 4a 및 도 4b에서 설명한 클러스터 설비(1)를 이용해 수행될 수 있다. 일 예로, 상기 제3 열처리 공정(AN3)은 1 Torr 내지 40 Torr 및 400℃ 내지 900℃에서 수행될 수 있다. 상기 제3 열처리 공정(AN3)은 10 sec 내지 600 sec동안 수행될 수 있다.
상기 제3 열처리 공정(AN3)을 통해, 상기 제2 고유전막(134) 내의 물질들을 상기 계면막(131) 내로 확산시킬 수 있다. 구체적으로, 상기 제2 고유전막(134)이 란탄 산화물로 형성된 경우, 상기 란탄 성분이 상기 계면막(131) 내로 확산될 수 있다. 이때, 도 10a를 참조하여 설명한 제1 열처리 공정(AN1)과 유사하게, 제1 층간 절연막(150) 내에 잔류하는 불순물들(OX)이 상기 계면막(131) 내로 확산되지 않고 외부로 방출될 수 있다. 다만, 상기 제3 열처리 공정(AN3)은, 상기 제2 고유전막(134)의 물질들을 상기 계면막(131)으로 효율적으로 확산시키기 위하여, 선택적으로 상기 제1 열처리 공정(AN1)보다 더 높은 온도로 수행될 수 있다. 또한, 상기 제2 열처리 공정(AN2)보다 더 낮은 온도에서 수행될 수 있다.
도시되진 않았지만, 만약 상기 제3 열처리 공정(AN3)을 앞서 도 11을 참조하여 설명한 제2 열처리 공정(AN2)과 유사하게 수행할 경우, 상기 잔류하는 불순물들(OX)이 상기 계면막(131) 내로 확산되어, 상기 계면막(131)이 과도하게 성장될 수 있다.
일 실험예로, 앞서 도 15를 참조하여 설명한 상기 제3 열처리 공정(AN3)을 상기 제2 고유전막(134) 상에 수행하였다. 구체적으로, 상기 제3 열처리 공정(AN3)은 3 Torr 및 700℃에서 수행되었다. 상기 제3 열처리 공정(AN3)이 종료된 후, 상기 계면막(131)이 재성장된 두께를 측정하였다 (실험예 3).
다른 실험예로, 상기 제3 열처리 공정(AN3) 대신 상압의 상기 제2 열처리 공정(AN2)을 상기 제2 고유전막(134) 상에 수행하였다. 구체적으로, 상기 제2 열처리 공정(AN2)은 1 기압 및 700℃에서 수행되었다. 상기 제2 열처리 공정(AN2)이 종료된 후, 상기 계면막(131)이 재성장된 두께를 측정하였다 (실험예 4).
위의 실험예들의 결과를 아래의 표 2에 나타내었다.
실험예 3 실험예 4
재성장된 계면막 두께 0.2 Å 1 Å
상기 표 2에 나타난 바와 같이, 상기 제3 열처리 공정(AN3)을 진공 조건으로 수행함으로써, 상압 조건과 비교했을 때 상기 계면막(131)의 재성장을 상당히 줄일 수 있다.
다른 예로, 상기 제2 고유전막(134)은 상기 제1 및 제2 열처리 공정들(AN1, AN2)이 수행되기 전에 형성될 수 있다. 이때, 상기 게이트 유전막(GD) 상에 상기 제3 열처리 공정(AN3)이 수행될 수 있다. 이후, 선택적으로 상압 및 고온의 상기 제2 열처리 공정(AN2)이 수행될 수 있다. 또 다른 예로, 상기 제2 열처리 공정(AN2)만 수행된 도 11의 결과물 상에 상기 제2 고유전막(134)이 형성될 수 있다. 이후, 상기 제3 열처리 공정(AN3)이 수행될 수 있다.
이어서, 상기 게이트 유전막(GD) 상에 게이트 전극들(135) 및 게이트 캡핑막들(145)이 형성될 수 있다. 이는 앞서 도 12a 내지 도 13b를 참조하여 설명한 것과 유사하게 수행될 수 있다.

Claims (20)

  1. 기판 상부에 활성 패턴을 정의하는 소자 분리막들을 형성하는 것;
    상기 활성 패턴을 가로지르는 희생 게이트 패턴, 및 이의 양 측벽들을 덮는 한 쌍의 스페이서들을 형성하는 것;
    상기 활성 패턴과 상기 스페이서들을 덮는 층간 절연막을 형성하는 것;
    상기 희생 게이트 패턴을 제거하여, 상기 스페이서들에 의해 정의되는 게이트 트렌치를 형성하는 것;
    상기 게이트 트렌치에 의해 노출된 상기 활성 패턴의 일 영역 상에 게이트 유전막을 형성하는 것;
    제1 열처리 공정을 수행하여, 상기 층간 절연막 내의 불순물을 제거하는 것;
    상기 게이트 유전막 상에 제2 열처리 공정을 수행하는 것, 상기 제2 열처리 공정은 상기 제1 열처리 공정보다 더 높은 온도에서 수행되고; 및
    상기 게이트 트렌치를 채우는 게이트 전극을 형성하는 것을 포함하되,
    상기 제1 열처리 공정은 1기압보다 낮은 압력에서 수행되는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 게이트 유전막을 형성하는 것은:
    상기 일 영역을 덮는 계면막을 형성하는 것; 및
    상기 계면막 상에 고유전막을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 열처리 공정은 1 Torr 내지 40 Torr 및 400℃ 내지 900℃에서 수행되는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 불순물은 O2 및 H2O중 적어도 하나를 포함하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 제2 열처리 공정은 700℃ 내지 1200℃에서 수행되는 반도체 소자의 제조 방법.
  6. 기판의 활성 패턴 상에 층간 절연막을 형성하는 것;
    상기 층간 절연막에 상기 활성 패턴의 일 영역을 노출하는 게이트 트렌치를 형성하는 것;
    상기 일 영역을 덮는 계면막 및 고유전막을 순차적으로 형성하는 것;
    상기 층간 절연막 상에 1 Torr 내지 40 Torr 및 400℃ 내지 900℃에서 제1 열처리 공정을 수행하는 것; 및
    상기 고유전막 상에 제2 열처리 공정을 수행하는 것을 포함하되,
    상기 제2 열처리 공정은 상기 제1 열처리 공정보다 더 높은 온도에서 수행되는 반도체 소자의 제조 방법.
  7. 제6항에 있어서,
    상기 제1 열처리 공정을 수행하는 것은, 상기 층간 절연막 내의 O2 및 H2O 중 적어도 하나를 제거하는 것을 포함하는 반도체 소자의 제조 방법.
  8. 삭제
  9. 제6항에 있어서,
    상기 제2 열처리 공정은 상압에서 700℃ 내지 1200℃에서 수행되는 반도체 소자의 제조 방법.
  10. 제6항에 있어서,
    상기 제1 열처리 공정을 수행한 후, 상기 고유전막을 덮으며 상기 게이트 트렌치를 채우는 도전막을 형성하는 것; 및
    상기 도전막을 리세스하여, 상기 게이트 트렌치 내에 게이트 전극을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법.
  11. 제6항에 있어서,
    상기 층간 절연막을 형성하기 전에, 상기 기판의 상부를 식각하여, 상기 활성 패턴을 정의하는 소자 분리 트렌치들을 형성하는 것; 및
    상기 소자 분리 트렌치들을 채우는 소자 분리막들을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 소자 분리막들을 리세스하여, 상기 활성 패턴의 상부를 노출시키는 것을 더 포함하는 반도체 소자의 제조 방법.
  13. 기판의 활성 패턴 상에 층간 절연막을 형성하는 것;
    상기 층간 절연막에 상기 활성 패턴의 일 영역을 노출하는 게이트 트렌치를 형성하는 것;
    상기 일 영역을 덮는 게이트 유전막을 형성하는 것;
    상기 기판을 1기압보다 낮은 진공 상태의 로드락 챔버로 이송하는 것;
    상기 기판을 상기 로드락 챔버에서 제1 프로세스 챔버로 이송하여, 상기 제1 프로세스 챔버 내에서 상기 기판에 제1 열처리 공정을 수행하는 것;
    상기 제1 열처리 공정을 수행하고 진공을 해제한 뒤, 상기 기판에 제2 열처리 공정을 수행하는 것, 상기 제2 열처리 공정은 상기 제1 열처리 공정보다 더 높은 온도에서 수행되고; 및
    상기 게이트 유전막을 덮으며 상기 게이트 트렌치를 채우는 게이트 전극을 형성하는 것을 포함하되,
    상기 제1 열처리 공정을 수행하는 것은, 상기 제1 프로세스 챔버 내의 상태를 1 Torr 내지 40 Torr로 제어하는 것을 포함하는 반도체 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 기판을 제1 프로세스 챔버로 이송하는 것은, 상기 제1 프로세스 챔버의 압력과 상기 로드락 챔버의 압력을 동일하게 조절하는 것을 포함하는 반도체 소자의 제조 방법.
  15. 제13항에 있어서,
    상기 기판을 제1 프로세스 챔버로 이송하는 것은, 트랜스퍼 챔버 내의 기판 이송 로봇을 이용해 상기 기판을 이송하는 것을 포함하고,
    상기 트랜스퍼 챔버는 상기 로드락 챔버와 상기 제1 프로세스 챔버 사이에 배치되는 반도체 소자의 제조 방법.
  16. 삭제
  17. 제13항에 있어서,
    상기 제2 열처리 공정을 수행하는 것은:
    상기 제1 열처리 공정을 수행한 후, 상기 기판을 상기 제1 프로세스 챔버에서 상기 로드락 챔버로 이송하는 것;
    상기 로드락 챔버의 진공을 해제한 뒤, 상기 기판을 상기 로드락 챔버로부터 회수하는 것; 및
    상기 기판을 제2 프로세스 챔버로 이송하는 것을 포함하고,
    상기 제2 열처리 공정은 상기 제2 프로세스 챔버에서 수행되는 반도체 소자의 제조 방법.
  18. 제13항에 있어서,
    상기 제2 열처리 공정을 수행하는 것은:
    상기 제1 열처리 공정을 수행한 후, 상기 제1 프로세스 챔버의 진공을 해제하는 것을 포함하고,
    상기 제2 열처리 공정은 상기 제1 프로세스 챔버에서 수행되는 반도체 소자의 제조 방법.
  19. 제13항에 있어서,
    상기 제1 열처리 공정을 수행하는 것은, 상기 제1 프로세스 챔버 내의 상태를 400℃ 내지 900℃로 제어하는 것을 더 포함하는 반도체 소자의 제조 방법.
  20. 제13항에 있어서,
    상기 제1 프로세스 챔버는 불활성기체 공급부와 연결되고,
    상기 제1 열처리 공정을 수행하는 것은, 상기 불활성기체 공급부를 통해 상기 제1 프로세스 챔버 내에 불활성기체를 공급하는 것을 포함하는 반도체 소자의 제조 방법.
KR1020150118992A 2015-08-24 2015-08-24 반도체 소자의 제조 방법 KR102428659B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150118992A KR102428659B1 (ko) 2015-08-24 2015-08-24 반도체 소자의 제조 방법
US15/132,800 US9755026B2 (en) 2015-08-24 2016-04-19 Method of manufacturing semiconductor device
CN201610720818.XA CN106486353B (zh) 2015-08-24 2016-08-24 形成半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150118992A KR102428659B1 (ko) 2015-08-24 2015-08-24 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170024221A KR20170024221A (ko) 2017-03-07
KR102428659B1 true KR102428659B1 (ko) 2022-08-04

Family

ID=58095838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150118992A KR102428659B1 (ko) 2015-08-24 2015-08-24 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US9755026B2 (ko)
KR (1) KR102428659B1 (ko)
CN (1) CN106486353B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12020991B2 (en) * 2021-08-26 2024-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. High-k gate dielectric and method forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129808A (ja) 2008-11-28 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理システムおよび基板処理方法
CN103855093A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040211A (en) * 1998-06-09 2000-03-21 Siemens Aktiengesellschaft Semiconductors having defect denuded zones
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US6906398B2 (en) * 2003-01-02 2005-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip with gate dielectrics for high-performance and low-leakage applications
US6809370B1 (en) * 2003-07-31 2004-10-26 Texas Instruments Incorporated High-k gate dielectric with uniform nitrogen profile and methods for making the same
US7250370B2 (en) 2003-09-19 2007-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
KR100519800B1 (ko) * 2004-01-13 2005-10-10 삼성전자주식회사 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
JP2005217044A (ja) * 2004-01-28 2005-08-11 Fujitsu Ltd 半導体装置及びその製造方法
JP4679830B2 (ja) * 2004-04-02 2011-05-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20050110105A (ko) * 2004-05-17 2005-11-22 삼성전자주식회사 고유전율 게이트 절연막을 갖는 씨모스 집적회로 소자 및그 제조방법
US7335587B2 (en) 2005-06-30 2008-02-26 Intel Corporation Post polish anneal of atomic layer deposition barrier layers
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
KR20080002062A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US8481106B2 (en) 2007-03-08 2013-07-09 Sba Materials, Inc. High-dielectric constant thin film metal oxides on silicon wafers for capacitor applications and methods of manufacture
US20080242114A1 (en) * 2007-04-02 2008-10-02 Texas Instruments Incorporated Thermal anneal method for a high-k dielectric
US20090035928A1 (en) 2007-07-30 2009-02-05 Hegde Rama I Method of processing a high-k dielectric for cet scaling
US20090108294A1 (en) 2007-10-30 2009-04-30 International Business Machines Corporation Scalable high-k dielectric gate stack
KR20100074669A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8268683B2 (en) 2009-06-12 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing interfacial layer thickness for high-K and metal gate stack
US8334197B2 (en) 2009-12-16 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k/metal gate device
KR20120098300A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체장치 제조방법
US8809175B2 (en) 2011-07-15 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of anneal after deposition of gate layers
US9099461B2 (en) 2012-06-07 2015-08-04 International Business Machines Corporation Method of manufacturing scaled equivalent oxide thickness gate stacks in semiconductor devices and related design structure
US9105570B2 (en) 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure
US8895434B2 (en) 2012-11-14 2014-11-25 International Business Machines Corporation Replacement metal gate structure for CMOS device
US8999831B2 (en) 2012-11-19 2015-04-07 International Business Machines Corporation Method to improve reliability of replacement gate device
CN104347503A (zh) 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US20150087144A1 (en) 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
US9142404B2 (en) 2013-10-16 2015-09-22 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for annealing semiconductor device structures using microwave radiation
CN104637797A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种后栅工艺中ild层的处理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129808A (ja) 2008-11-28 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理システムおよび基板処理方法
CN103855093A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20170062572A1 (en) 2017-03-02
US9755026B2 (en) 2017-09-05
KR20170024221A (ko) 2017-03-07
CN106486353B (zh) 2020-02-14
CN106486353A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
US9923094B2 (en) Source/drain regions for fin field effect transistors and methods of forming same
US9548362B2 (en) High mobility devices with anti-punch through layers and methods of forming same
US11456383B2 (en) Semiconductor device having a contact plug with an air gap spacer
US20160020301A1 (en) Methods of manufacturing semiconductor devices
US11037781B2 (en) Device and method for high pressure anneal
CN112531030A (zh) 半导体装置
US20190245057A1 (en) Fin Field Effect Transistors having Conformal Oxide Layers and Methods of Forming Same
KR20210028094A (ko) 핀형 전계 효과 트랜지스터 디바이스 및 방법
US9263275B2 (en) Interface for metal gate integration
KR102428659B1 (ko) 반도체 소자의 제조 방법
CN112750909A (zh) 半导体装置的形成方法
TWI822111B (zh) 半導體裝置與其形成方法
US20220367258A1 (en) Semiconductor Device and Method
TWI776617B (zh) 半導體元件之製造方法
US12052874B2 (en) Three-dimensional memory device structures and methods
CN113228279B (zh) 用于形成半导体结构的方法
US20220336459A1 (en) Semiconductor Device and Method of Forming Same
TW202303686A (zh) 半導體裝置
US11515403B2 (en) Semiconductor device and method
CN113725162A (zh) 半导体结构的制作方法
US12009391B2 (en) Nanosheet field-effect transistor device and method of forming
US11916143B2 (en) Vertical transport field-effect transistor with gate patterning
TWI850995B (zh) 半導體元件及其形成的方法
US11695042B2 (en) Transistor contacts and methods of forming the same
US20220246473A1 (en) Hybrid film scheme for self-aligned contact

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right