TWI776617B - 半導體元件之製造方法 - Google Patents

半導體元件之製造方法 Download PDF

Info

Publication number
TWI776617B
TWI776617B TW110128204A TW110128204A TWI776617B TW I776617 B TWI776617 B TW I776617B TW 110128204 A TW110128204 A TW 110128204A TW 110128204 A TW110128204 A TW 110128204A TW I776617 B TWI776617 B TW I776617B
Authority
TW
Taiwan
Prior art keywords
gate
mask material
gate mask
forming
void
Prior art date
Application number
TW110128204A
Other languages
English (en)
Other versions
TW202245268A (zh
Inventor
柯忠廷
林頌恩
志安 徐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI776617B publication Critical patent/TWI776617B/zh
Publication of TW202245268A publication Critical patent/TW202245268A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提出半導體元件之結構與製造方法，其中無空隙之核-殼硬罩幕形成於閘極電極上。在一些實施方式中，可透過形成第二襯墊於閘極電極上、形成無空隙材料於第二襯墊上、凹入此無空隙材料、以及形成第三襯墊於凹入之無空隙材料上，來形成無空隙之核-殼硬罩幕。

Description

半導體元件之製造方法
本揭露實施方式是有關於一種半導體元件之製造方法。
半導體元件使用在各種電子應用中，像是例如個人電腦、手機、數位相機、及其他電子設備。一般而言，製造半導體元件時係透過依序沉積絕緣或介電層、導電層、與半導體層之材料於半導體基材之上，以及利用微影來圖案化各個材料層，來形成電子組件與構件於其上。
半導體產業藉由不斷的縮減最小特徵尺寸，來持續提高各種電子組件(例如，電晶體、二極體、電阻器、電容器等等)之整合密度，而使得更多組件可整合於一給定面積中。
依照一實施方式，一種半導體元件之製造方法，此方法包含：形成閘極結構於閘極溝渠中，此閘極結構包含 閘極電極與第一閘極罩幕覆蓋在閘極電極上；形成第二襯墊於閘極結構上方之閘極溝渠中；形成第二閘極罩幕材料於閘極溝渠中與第二襯墊上方；蝕刻第二閘極罩幕材料，以使第二閘極罩幕材料之上表面低於第二襯墊之上表面；形成第三襯墊覆蓋第二襯墊與第二閘極罩幕材料；以及對第二襯墊與第三襯墊進行結晶化製程。
依照另一實施方式，一種半導體元件之製造方法，此方法包含：形成第一閘極電極於半導體鰭片上；形成第一閘極罩幕於介電層之第一開口內之第一閘極電極上；形成第二襯墊於第一閘極罩幕上之第一開口內；形成無空隙之第二閘極罩幕材料於第二襯墊上之第一開口內；以及形成第三襯墊於無空隙之第二閘極罩幕材料上之第一開口內。
依照又一實施方式，一種半導體元件之製造方法，此方法包含：形成閘極電極於半導體鰭片上；形成第一閘極罩幕於閘極電極上；以及形成第一覆蓋層於第一閘極罩幕上，第一覆蓋層包含：第二襯墊；第二閘極罩幕材料，此第二閘極罩幕材料無空隙；以及第三襯墊，位於第二閘極罩幕材料上，第三襯墊與介電層共平面。
50:基材
50N:n型區
50P:p型區
51:分割線
52:鰭片
54:絕緣材料
56:隔離區、淺溝渠隔離區
58:通道區
60:虛設介電層、虛設閘極介電質
62:虛設閘極層
64:罩幕層
72:虛設閘極
74:罩幕
80:閘極封合間隙壁
82:源極/汲極區、磊晶源極/汲極區
86:閘極間隙壁
87:接觸蝕刻終止層
88:第一層間介電質
89:區
90:凹槽
92:閘極介電層
94:閘極電極
94A:襯墊層
94B:功函數調諧層
94C:填充材料
96:第一閘極罩幕材料
108:第二層間介電質
110:閘極接觸
112:源極/汲極接觸
1501:虛線區
1503:第一襯墊
1701:第一溝渠
1801:第一閘極罩幕
1901:第二襯墊
2001:第二閘極罩幕材料
2201:第二溝渠
2301:第三襯墊
2501:第一覆蓋層
2601:第一空隙
2603:第一部分
2605:第二部分
2801:第三部分
3001:處理製程
3301:第二處理製程
3303:第二閘極罩幕材料
3401:虛線框
A-A:剖面
B-B:剖面
C-C:剖面
D1:第一距離
D2:第二距離
D3:第三距離
D4:第四距離
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界的標準實務，各 特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸都可任意地增加或縮減。
〔第1圖〕係繪示依照一些實施方式的一種鰭式場效電晶體(FinFET)的例子的立體視圖。
〔第2圖〕、〔第3圖〕、〔第4圖〕、〔第5圖〕、〔第6圖〕、〔第7圖〕、〔第8A圖〕、〔第8B圖〕、〔第9A圖〕、〔第9B圖〕、〔第10A圖〕、〔第10B圖〕、〔第10C圖〕、〔第10D圖〕、〔第11A圖〕、〔第11B圖〕、〔第12A圖〕、〔第12B圖〕、〔第13A圖〕、〔第13B圖〕、〔第14A圖〕、〔第14B圖〕、〔第14C圖〕、〔第15A圖〕、〔第15B圖〕、〔第15C圖〕、〔第16圖〕、〔第17圖〕、〔第18圖〕、〔第19圖〕、〔第20圖〕、〔第21圖〕、〔第22圖〕、〔第23圖〕、〔第24圖〕、〔第25圖〕、〔第26圖〕、〔第27圖〕、〔第28圖〕、〔第29圖〕、〔第30圖〕、〔第31圖〕、〔第32圖〕、〔第33圖〕、〔第34A圖〕、〔第34B圖〕、以及〔第34C圖〕係繪示依照一些實施方式在鰭式場效電晶體之製造中的中間階段的剖面圖。
以下的揭露提供了許多不同實施方式或實施例，以實施揭露之不同特徵。以下所描述之構件與安排的特定例子係用以簡化本揭露。當然這些僅為例子，並非用以作為限制。舉例而言，於描述中，第一特徵形成於第二特徵之 上方或之上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施方式，亦可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各實施例中重複參考數字及/或文字。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。
另外，在此可能會使用空間相對用語，例如「在下(beneath)」、「下方(below)」、「較低(lower)」、「上方(above)」、「較高(upper)」、「頂部(top)」、「底部(bottom)」、與類似用語，以方便說明如圖式所繪示之一構件或一特徵與另一(另一些)構件或特徵之間的關係。除了在圖中所繪示之方位外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可以同樣的方式來解釋在此所使用之空間相對描述符號。
實施方式將關於半導體元件之結構及製造方法來描述，其中在16奈米及以上之技術節點中的鰭式場效電晶體(FinFET)的閘極電極上方形成無空隙的核殼硬罩幕。然而，在此所描述之實施方式旨在說明而非限制，因為在此所提出的想法可在多種實施方式中實施，所有這樣的實施方式意欲完全包含在範圍內。
第1圖係繪示依照本揭露之一些實施方式的一種鰭式場效電晶體的例子的立體視圖。鰭式場效電晶體包含 鰭片52位於基材50(例如，半導體基材)上。隔離區56設於基材50中，且鰭片52從相鄰之隔離區56上方和之間突出。雖然將隔離區56描述/圖示為獨立於基材50，但如在此所用之用詞「基材」可用以僅指半導體基材或包含隔離區的半導體基材。此外，雖然將鰭片52圖示為與基材50一樣的單一連續材料，但鰭片52及/或基材50可包含單一材料或複數個材料。在此上下文中，鰭片52指的是在延伸在相鄰之隔離區56之間的部分。
閘極介電層92沿著鰭片52之側壁且位於鰭片52之上表面上方。源極/汲極區82設於鰭片52之關於閘極介電層92與閘極電極94的相對側中。第1圖進一步繪示後面圖式中所使用之參考剖面。剖面A-A沿著閘極電極94之縱軸，且在例如垂直於鰭式場效電晶體之源極/漏極區82之間之電流方向的方向上。剖面B-B垂直於剖面A-A，且沿著鰭片52之縱軸並在例如鰭式場效電晶體之源極/汲極區82之間之電流的方向上。剖面C-C平行剖面A-A，且延伸穿過鰭式場效電晶體之源極/汲極區。為清楚起見，後續圖式參考這些參考剖面。
在此所討論的一些實施方式係以利用後閘極(gate-last)製程形成之鰭式場效電晶體的背景討論。在其他實施方式中，可利用前閘極(gate-first)製程。並且，一些實施方式考慮在平面元件中使用的態樣，例如平面場效電晶體、奈米結構(例如，奈米片、奈米線、閘極全環繞、或類似結構)場效電晶體(NSFET)、或類似元件。
第2圖至第15C圖係繪示依照一些實施方式在鰭式場效電晶體之製造中的中間階段的剖面圖。第2圖至第7圖係繪示第1圖所示之參考剖面A-A，除了多個鰭片/鰭式場效電晶體外。第8A圖、第9A圖、第10A圖、第11A圖、第12A圖、第13A圖、第14A圖、以及第15A圖係沿第1圖所示之參考剖面A-A繪示，第8B圖、第9B圖、第10B圖、第11B圖、第12B圖、第13B圖、第14B圖、第14C圖、以及第15B圖係沿第1圖所示之類似剖面B-B繪示，除了多個鰭片/鰭式場效電晶體外。第10C圖與第10D圖係沿第1圖所示之參考剖面C-C繪示，除了多個鰭片/鰭式場效電晶體外。
在第2圖中，提供基材50。基材50可為半導體基材，例如塊體半導體、絕緣體上半導體(SOI)基材、或類似基材，且可被摻雜(例如，以p型或n型摻質)或未經摻雜。基材50可為晶圓，例如矽晶圓。一般而言，絕緣體上半導體基材為形成於絕緣層上的一層半導體材料。絕緣層可例如為氧化埋(BOX)層、氧化矽層、或類似層。絕緣體層提供於基材上，基材通常為矽或玻璃基材。亦可使用其他基材，例如多層或梯度基材。在一些實施方式中，基材50之半導體材料可包含矽；鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵；或其組合。
基材50具有n型區50N與p型區50P。n型區 50N可用於形成n型元件，如n型金屬氧化物半導體電晶體，例如n型鰭式場效電晶體。p型區50P可用於形成p型元件，如p型金屬氧化物半導體電晶體，例如p型鰭式場效電晶體。n型區50N可與p型區50P實體分離(如圖所繪示的透過分割線51)，且任意數量之元件特徵(例如，其他主動元件、摻雜區、隔離結構等)可設於n型區50N與p型區50P之間。
在第3圖中，形成鰭片52於基材50中。鰭片52為半導體條。在一些實施方式中，透過在基材50中蝕刻出溝渠，可在基材50中形成鰭片52。此蝕刻可為任意可接受之蝕刻製程，例如反應式離子蝕刻(RIE)、中性束蝕刻(NBE)、類似蝕刻、或其組合。此蝕刻可為非等向的。
可利用任意適合的方法來圖案化鰭片。舉例而言，可使用一道或多道微影製程，包含雙重圖案化或多重圖案化製程，來圖案化鰭片52。一般而言，雙重圖案化或多重圖案化製程結合微影與自我對準製程，可產生比其他利用單一直寫微影製程可得到之圖案例如更小間距的圖案。舉例而言，在一些實施方式中，形成犧牲層於基材之上，並利用微影製程予以圖案化。利用自我對準製程在圖案化之犧牲層旁形成間隙壁。接著，移除犧牲層，然後可利用剩餘之間隙壁來圖案化鰭片。在一些實施方式中，罩幕(或其他層)可留在鰭片52上。
在第4圖中，形成絕緣材料54於基材50之上以及相鄰之鰭片52之間。絕緣材料54可為例如氧化矽之氧 化物、氮化物、類似材料、或其組合，且可利用高密度電漿化學氣相沉積(HDP-CVD)、可流動化學氣相沉積(FCVD)(例如，在遠程電漿系統中沉積之基於化學氣相沉積的材料，且予以後固化以使其轉化為另一種材料，如氧化物)、類似沉積、或其組合來形成。可使用透過任意可接受製程所形成的其他絕緣材料。在例示實施方式中，絕緣材料54為透過可流動化學氣相沉積製程形成之氧化矽。於絕緣材料形成後，可進行退火製程。在一實施方式中，形成絕緣材料54使得過量的絕緣材料54覆蓋鰭片52。雖然絕緣材料54繪示為單一層，一些實施方式可使用多個層。舉例而言，在一些實施方式中，可先沿著基材50之表面與鰭片52形成襯墊(未繪示)。之後，填充材料，例如以上所討論的那些可形成於襯墊之上。
在第5圖中，對絕緣材料54進行移除製程，以移除鰭片52之上的過量絕緣材料54。在一些實施方式中，可利用平坦化製程，例如化學機械研磨(CMP)、回蝕製程、其組合、或類似製程。平坦化製程暴露出鰭片52，如此於平坦化製程完成後，鰭片52與絕緣材料54之上表面齊平。在罩幕留在鰭片52上的實施方式中，平坦化製程可暴露出此罩幕或移除此罩幕，如此於平坦化製程完成後，罩幕或鰭片52之上表面分別與絕緣材料54齊平。
在第6圖中，凹入絕緣材料54，以形成淺溝渠隔離(STI)區56。凹入絕緣材料54，使得n型區50N與p型區50P中之鰭片52的上部從相鄰之淺溝渠隔離區56 之間凸出。此外，淺溝渠隔離區56之上表面可具有如所繪示的平面、凸面、凹面(例如碟狀)、或其組合。可透過適合的蝕刻，來將淺溝渠隔離區56的上表面形成為平面、凸面、及/或凹面。可使用可接受之蝕刻製程，例如對絕緣材料54之材料具有選擇性的一種蝕刻製程(例如，以較蝕刻鰭片52之材料更快的速度蝕刻絕緣材料54的材料)，來凹入淺溝渠隔離區56。舉例而言，可例如使用稀釋的氫氟酸(dHF)來移除氧化物。
以上關於第2圖至第6圖所描述之製程僅為鰭片52可如何形成的一個例子。在一些實施方式中，可透過磊晶成長製程來形成鰭片。舉例而言，可形成介電層於基材50之上表面之上，且可將溝渠蝕刻穿過介電層，以暴露出下方的基材50。可在溝渠中磊晶成長同質磊晶結構，且可凹入介電層，如此同質磊晶結構從介電層凸出，而形成鰭片。此外，在一些實施方式中，可使用異質磊晶結構作為鰭片52。舉例而言，可將第5圖之鰭片52凹入，並可在凹入之鰭片52之上磊晶成長不同於鰭片52的材料。在這樣的實施方式中，鰭片52包含凹入之材料、以及設於凹入之材料之上的磊晶成長材料。在又一實施方式中，可在基材50之上表面之上形成介電層，並可將溝渠蝕刻穿過介電層。接著，可利用不同於基材50之材料在溝渠中磊晶成長異質磊晶結構，並可凹入介電層，如此異質磊晶結構自介電層凸出，而形成鰭片52。在磊晶成長同質磊晶或異質磊晶結構的一些實施方式中，磊晶成長材料可在成長期間臨 場(in-situ)摻雜，如此可排除先前及後續的植入，但可一起使用臨場及植入摻雜。
更進一步，在n型區50N(例如，NMOS區)中磊晶生長與p型區50P(例如，PMOS區)中之材料不同的材料可能是有利的。在多個實施方式中，鰭片52之上部可由矽鍺(SixGe1-x，其中x可在0至1的範圍內)、碳化矽、純或實質純鍺、III-V族化合物半導體、II-VI族化合物半導體、或類似材料形成。舉例而言，可用於形成III-V族化合物半導體的材料包含但不限於，砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、與類似材料。
進一步在第6圖中，適合的井(未繪示)可形成於鰭片52及/或基材50中。在一些實施方式中，P型井可形成於n型區50N中，N型井可形成於p型區50P中。在一些實施方式中，P型井或N型井形成於n型區50N與p型區50P二者中。
在具有不同井類型的實施方式中，可使用光阻及/或其他罩幕(未繪示)來實現n型區50N與p型區50P之不同的植入步驟。舉例而言，可形成光阻於n型區50N中之鰭片52與淺溝渠隔離區56之上。圖案化光阻，以暴露出基材50之p型區50P。可利用旋塗技術來形成光阻，且可使用可接受之微影技術來圖案化光阻。於圖案化光阻後，在p型區50P中進行n型雜質植入，光阻可作為罩幕，來防止n型雜質被植入n型區50N中。n型雜質可為植入 區域中的磷、砷、銻、或類似雜質，且其濃度為等於或小於1018/cm3，例如介於約1016/cm3與約1018/cm3之間。於植入後，例如透過可接受之灰化製程移除光阻。
於p型區50P的植入後，可形成光阻於p型區50P中的鰭片52與淺溝渠隔離區56之上。圖案化光阻，以暴露出基材50之n型區50N。可利用旋塗技術來形成光阻，且可利用可接受之微影技術來圖案化光阻。於圖案化光阻後，可在n型區50N中進行p型雜質植入，光阻可作為罩幕，以實質防止p型雜質被植入至p型區50P中。p型雜質可為植入區域中的硼、氟化硼、銦、或類似雜質，其濃度等於或小於1018/cm3，例如介於約1016/cm3與約1018/cm3之間。於植入後，可例如利用可接受之灰化製程移除光阻。
於n型區50N與p型區50P的植入後，可進行退火，以修復植入損傷並活化所植入之p型及/或n型雜質。在一些實施方式中，磊晶鰭片的成長材料可在成長期間臨場摻雜，如此可排除植入，但可一起使用臨場及植入摻雜。
在第7圖中，形成虛設介電層60於鰭片52上。虛設介電層60可例如為氧化矽、氮化矽、其組合、或類似材料，且可依照可接受之技術來沉積或熱成長。形成虛設閘極層62於虛設介電層60之上，且形成罩幕層64於虛設閘極層62之上。可將虛設閘極層62沉積於虛設介電層60之上，接著例如利用化學機械研磨來予以平坦化。可將罩幕層64沉積於虛設閘極層62之上。虛設閘極層62可 為導電或非導電材料，且可選自於包含非晶矽、多晶矽(polysilicon)、多晶矽鍺(ploy-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、以及金屬的群組。可利用物理氣相沉積(PVD)、化學氣相沉積、濺鍍沉積、或用於沉積選定材料的其他技術，來沉積虛設閘極層62。虛設閘極層62可由對隔離區，例如淺溝渠隔離區56及/或虛設介電層60，之蝕刻具有高蝕刻選擇比的其他材料所製成。舉例而言，罩幕層64可包含一或多層之氮化矽、氮氧化矽、或類似材料。在此例子中，形成單一虛設閘極層62與單一罩幕層64橫跨n型區50N與p型區50P。應注意的是，虛設介電層60顯示為僅覆蓋鰭片52，係僅為說明之目的。在一些實施方式中，可沉積虛設介電層60，使得虛設介電層60覆蓋淺溝渠隔離區56，並延伸在淺溝渠隔離區56上且介於虛設閘極層62與淺溝渠隔離區56之間。
第8A圖至第16圖係繪示實施方式之元件的製造中的多個額外步驟。第8A圖至第16圖係繪示n型區50N或p型區50P中的特徵。舉例而言，第8A圖至第16圖所示之結構可均適用於n型區50N與p型區50P。n型區50N與p型區50P之結構中的差異(若有的話)於每個圖式所附的文字中描述。
在第8A圖與第8B圖中，可利用可接受之微影與蝕刻技術來圖案化罩幕層64(請參照第7圖)，以形成罩幕74。接著，可將罩幕74之圖案轉移至虛設閘極層62。在一些實施方式中(未繪示)，亦可利用可接受之蝕刻技術將 罩幕74之圖案轉移至虛設介電層60，以形成虛設閘極72。虛設閘極72覆蓋鰭片52之相應之通道區58。罩幕74之圖案可用以將每個虛設閘極72與相鄰之虛設閘極72實體分離。虛設閘極72亦可具有與相應之磊晶鰭片52之長度方向實質垂直的長度方向。
此外，在第8A圖與第8B圖中，可將閘極封合間隙壁80形成在虛設閘極72、罩幕74、及/或鰭片52之暴露表面上。熱氧化或沉積，與隨後之非等向性蝕刻可形成閘極封合間隙壁80。閘極封合間隙壁80可由氧化矽、氮化矽、氮氧化矽、或類似材料所形成。
於形成閘極封合間隙壁80後，可進行輕摻雜源極/汲極(LDD)區(未明確繪示)的植入。在具有不同元件類型之實施方式中，類似於上述第6圖中所討論之植入，可形成罩幕，例如光阻，於n型區50N之上，而暴露出p型區50P，且可將適合類型之雜質(例如，p型)植入p型區50P中之暴露出的鰭片52。接著，可移除罩幕。隨後，可形成罩幕，例如光阻，於p型區50P之上，而暴露出n型區50N，且可將適合類型之雜質(例如，n型)植入n型區50N中之暴露出的鰭片52。接著，可移除罩幕。n型雜質可為先前討論之任意n型雜質，p型雜質可為先前討論之任意p型雜質。輕摻雜源極/汲極區可具有約1x1015/cm3至約1x1019/cm3的雜質濃度。可使用退火來修復植入損傷，並活化所植入之雜質。
在第9A圖與第9B圖中，沿著虛設閘極72與罩 幕74之側壁在閘極封合間隙壁80上形成閘極間隙壁86。可透過共形沉積絕緣材料，以及隨後非等向性蝕刻絕緣材料的方式，來形成閘極間隙壁86。閘極間隙壁86之絕緣材料可為氧化矽、氮化矽、氮氧化矽、碳氮化矽、上述材料之組合、或類似材料。
應注意的是，以上揭露大致描述形成間隙壁與輕摻雜源極/汲極區的製程。可使用其他製程與順序。舉例而言，可使用較少或額外的間隙壁，可使用不同步驟順序(例如，在形成閘極間隙壁86前，可不蝕刻閘極封合間隙壁80，而產生「L型」閘極封合間隙壁)、可形成或移除間隙壁、及/或類似者。此外，可使用不同結構與步驟來形成n型與p型元件。舉例而言，n型元件之輕摻雜源極/汲極區可在閘極封合間隙壁80形成之前形成，而p型元件之輕摻雜源極/汲極區可在閘極封合間隙壁80形成後形成。
在第10A圖與第10B圖中，形成磊晶源極/汲極區82於鰭片52中。磊晶源極/汲極區82形成於鰭片52中，如此每個虛設閘極72設於相應之磊晶源極/汲極區82相鄰對之間。在一些實施方式中，磊晶源極/汲極區82可延伸至或亦可穿過鰭片52。在一些實施方式中，閘極間隙壁86用於將磊晶源極/汲極區82與虛設閘極72隔開一適當的側向距離，因此磊晶源極/汲極區82不會使所產生之鰭式場效電晶體中之後續形成的閘極短路。可選擇磊晶源極/汲極區82之材料，以在相應之通道區58施加應力，藉以改善性能。
可透過遮蔽p型區50P，以及蝕刻n型區50N中之鰭片52的源極/汲極區以在鰭片52中形成凹槽的方式，來形成n型區50N中的磊晶源極/汲極區82。接著，將n型區50N中之磊晶源極/汲極區82磊晶成長於凹槽中。磊晶源極/汲極區82可包含任何可接受之材料，例如適合n型鰭式場效電晶體的材料。舉例而言，若鰭片52為矽，n型區50N中之磊晶源極/汲極區82可包含施加拉伸應變於通道區58的材料，例如矽、碳化矽、摻雜磷之碳化矽、磷化矽、或類似材料。n型區50N中之磊晶源極/汲極區82可具有從鰭片52之相應之表面凸起的表面，且可具有刻面。
可透過遮蔽n型區50N，以及蝕刻p型區50P中之鰭片52的源極/汲極區以在鰭片52中形成凹槽的方式，來形成p型區50P中的磊晶源極/汲極區82。接著，將p型區50P中之磊晶源極/汲極區82磊晶成長於凹槽中。磊晶源極/汲極區82可包含任何可接受之材料，例如適合p型鰭式場效電晶體的材料。舉例而言，若鰭片52為矽，p型區50P中之磊晶源極/汲極區82可包含施加壓縮應變於通道區58的材料，例如矽鍺、摻雜硼之矽鍺、鍺、鍺錫、或類似材料。p型區50P中之磊晶源極/汲極區82可具有從鰭片52之相應之表面凸起的表面，且可具有刻面。
類似於先前討論之形成輕摻雜源極/汲極區的製程，可將摻質植入磊晶源極/汲極區82及/或鰭片52，以形成源極/汲極區，接著退火。源極/汲極區可具有約 1x1019/cm3至約1x1021/cm3之雜質濃度。源極/汲極區之n型及/或p型雜質可為先前討論的任意雜質。在一些實施方式中，可在成長期間對磊晶源極/汲極區82臨場摻雜。
使用磊晶製程在n型區50N與p型區50P中形成磊晶源極/汲極區82的結果，磊晶源極/汲極區之上表面具有刻面，這些刻面朝外側擴展超過鰭片52的側壁。在一些實施方式中，這些刻面造成同一鰭式場效電晶體之相鄰磊晶源極/汲極區82合併，如第10C圖所示。在其他實施方式中，相鄰之磊晶源極/汲極區82於磊晶製程完成後保持分離，如第10D圖所示。在第10C圖與第10D圖所示的實施方式中，閘極間隙壁86形成以覆蓋於延伸在淺溝渠隔離區56上之鰭片52之側壁的一部分上，藉以阻擋磊晶成長。在一些其他實施方式中，可調整用來形成閘極間隙壁86之間隙壁蝕刻，以移除間隙壁材料，使得磊晶源極/汲極區可延伸至淺溝渠隔離區56的表面。
在第11A圖與第11B圖中，沉積第一層間介電質(ILD)88於第10A圖與第10B圖所示之結構上。第一層間介電質88可由介電材料所組成，且可利用任何適合的方法，例如化學氣相沉積、電漿增強化學氣相沉積(PECVD)、或可流動化學氣相沉積來沉積。介電材料可包含磷矽玻璃(PSG)、硼矽玻璃(BSG)、摻雜硼之磷矽玻璃(BPSG)、未摻雜之矽玻璃(USG)、或類似材料。可使用透過任何可接受之製程所形成的其他絕緣材料。在一些實施方式中， 接觸蝕刻終止層(CESL)87設於第一層間介電質88與磊晶源極/汲極區82、罩幕74、以及閘極間隙壁86之間。接觸蝕刻終止層87可包含具有較上方之第一層間介電質88之材料低之蝕刻速率的介電材料，例如氮化矽、氧化矽、氮氧化矽、或類似材料。
在第12A圖與第12B圖中，可進行平坦化製程，例如化學機械研磨，以使第一層間介電質88之上表面與虛設閘極72或罩幕74之上表面齊平。此平坦化製程亦可移除虛設閘極72上之罩幕74，以及沿罩幕74之側壁的閘極封合間隙壁80與閘極間隙壁86的部分。於平坦化製程後，虛設閘極72、閘極封合間隙壁80、閘極間隙壁86、以及第一層間介電質88之上表面齊平。因此，虛設閘極72之上表面透過第一層間介電質88而暴露出。在一些實施方式中，在平坦化製程齊平第一層間介電質88之上表面與罩幕74之上表面的例子中，可留下罩幕74。
在第13A圖與第13B圖中，在一道或多道蝕刻步驟中移除虛設閘極72與若存在之罩幕74，因而形成凹槽90。亦移除了凹槽90中之虛設介電層60的部分。在一些實施方式中，僅移除虛設閘極72，虛設介電層60保留且為凹槽90所暴露出。在一些實施方式中，將虛設介電層60從晶粒之第一區(例如，核心邏輯區域)中的凹槽90移除，且保留在晶粒之第二區(例如，輸入/輸出區)中的凹槽90中。在一些實施方式中，利用非等向乾式蝕刻製程來移除虛設閘極72。舉例而言，蝕刻製程可包含乾式蝕刻製程， 此乾式蝕刻製程使用選擇性蝕刻虛設閘極72，而很少或沒有蝕刻第一層間介電質88或閘極間隙壁86的一或多種反應氣體。每個凹槽90暴露及/或位於相應之鰭片52的通道區58上。每個通道區58設於相鄰對之磊晶源極/汲極區82之間。在移除期間，蝕刻虛設閘極72時，可使用虛設閘極介電層60作為蝕刻終止層。於虛設閘極72移除後，接著可選擇性地移除虛設閘極介電層60。
在第14A圖與第14B圖中，形成用於置換閘極之閘極介電層92與閘極電極94。第14C圖係繪示第14B圖之區89的詳細視圖。閘極介電層92一層或多層沉積在凹槽90中，例如在鰭片52之上表面與側壁上以及在閘極封合間隙壁80/閘極間隙壁86之側壁上。閘極介電層92亦可形成於第一層間介電質88之上表面上。在一些實施方式中，閘極介電層92包含一或多個介電層，例如一或多層氧化矽、氮化矽、金屬氧化物、金屬矽化物、或類似材料。舉例而言，在一些實施方式中，閘極介電層92包含透過熱或化學氧化形成之氧化矽界面層，以及上方之高介電常數介電材料，例如鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛之金屬氧化物或矽酸鹽、及其組合。閘極介電層92可包含具有介電常數值大於約7.0之介電層。閘極介電層92之形成方法可包含分子束沉積(MBD)、原子層沉積、電漿增強化學氣相沉積、與類似方法。在部分之虛設閘極介電質60保留在凹槽90中的實施方式中，閘極介電層92包含虛設閘極介電質60之材料(例如，二氧化矽)。
閘極電極94分別沉積在閘極介電層92上，且填充凹槽90的剩餘部分。閘極電極94可包含含有金屬的材料，例如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、其組合、或其多層。舉例而言，雖然第14B圖繪示單一層之閘極電極94，閘極電極94可包含任意數量之襯墊層94A、任意數量之功函數調諧層94B、與填充材料94C，如第14C圖所示。於凹槽90之填充後，可進行平坦化製程，例如化學機械研磨，以移除閘極介電層92與閘極電極94之材料的多餘部分，這些多餘部分位於第一層間介電質88之上表面上。閘極電極94與閘極介電層92之材料的剩餘部分因此形成所產生之鰭式場效電晶體的置換閘極。閘極電極94與閘極介電層92可共同稱為「閘極堆疊」。閘極與閘極堆疊可沿著鰭片52之通道區58的側壁延伸。
n型區50N與p型區50P中之閘極介電層92的製作可同時進行，使得每一區中之閘極介電層92由相同材料所形成，且閘極電極94的製作可同時進行，使得每一區中之閘極電極94由相同材料所形成。在一些實施方式中，每一區中之閘極介電層92可透過不同製程形成，使得閘極介電層92可為不同之材料，及/或每一區中之閘極電極94可透過不同製程形成，使得閘極電極94可為不同之材料。使用不同之製程時，可使用多個遮蔽步驟來遮蔽與暴露出適合的區。
在第15A圖、第15B圖、與第15C圖中，繪示了在閘極堆疊(包含閘極介電層92與相應之閘極電極94) 上方形成第一閘極罩幕1801之方法的實施，第15C圖顯示了第15B圖之虛線區1501的特寫視圖。在一些實施方式中，形成第一閘極罩幕1801包含先凹入閘極堆疊，因此在閘極堆疊之正上方與閘極間隙壁86的相對部分之間形成凹槽。可利用一或多道濕式或乾式蝕刻製程來進行凹入，這些蝕刻製程利用對閘極電極94與閘極介電層92之材料具有選擇性的蝕刻劑，以將材料凹入至介於約20nm與約60nm之間的第一距離D1。然而，可使用任何適合之方法。
當材料已凹入時，接著沉積第一襯墊1503與第一閘極罩幕材料96，以填充及/或過度填充所形成之凹槽。在一實施方式中，第一襯墊1503可為介電材料，例如碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)、氮化矽、這些材料的組合、或類似材料，且利用沉積方法，例如原子層沉積、化學氣相沉積、物理氣相沉積、這些方法的組合、或類似方法來沉積。然而，可利用任何適合之材料與任何適合之沉積方法。
在一實施方式中，第一閘極罩幕材料96包含利用例如化學氣相沉積、原子層沉積、物理氣相沉積、這些方法的組合、類似方法的方法沉積之一或多層之介電材料，例如氧化矽、氮化矽、氮氧化矽、或類似材料。然而，可利用任何適合之方法與材料。
第16圖圖示出一旦第一閘極罩幕材料96已沉積，接著平坦化第一閘極罩幕材料96與第一襯墊1503，以移 除第一閘極罩幕材料96在閘極封合間隙壁80之間之凹槽之外的多餘部分。在一實施方式中，可利用平坦化製程，例如化學機械研磨、研磨、回蝕製程、這些製程的組合、或類似製程，來平坦化第一閘極罩幕材料96與第一襯墊1503，以移除第一閘極罩幕材料96與第一襯墊1503延伸在閘極封合間隙壁80與第一層間介電質88上方的多餘部分。然而，可利用任何適合之方法。
第17圖圖示出第一溝渠1701的形成。在一實施方式中，可以蝕刻劑而利用濕式或乾式蝕刻製程形成第一溝渠1701，這些蝕刻劑對第一閘極罩幕材料96具有選擇性，因此相對於第一襯墊1503之材料而選擇性地移除第一閘極罩幕材料96，藉以在第一襯墊1503內形成第一溝渠1701。在一特定實施方式中，第一溝渠1701可形成為具有介於約10nm與約50nm之間的第二距離D2(於第一襯墊1503下方)。可使用任何適合之移除製程與任何適合之距離。
第18圖繪示出透過移除第一襯墊1503之暴露部分(例如，於第一溝渠1701形成後未被第一閘極罩幕材料96覆蓋的那些部分)，來擴展第一溝渠1701。在一實施方式中，可使用一或多道蝕刻製程，例如使用對第一襯墊1503之材料具有選擇性之蝕刻劑的濕式蝕刻，來移除第一襯墊1503之暴露部分。然而，可使用任何適合製程。
藉由形成第一閘極罩幕材料96與第一襯墊1503，及接著凹入第一閘極罩幕材料96與第一襯墊1503，可形 成第一閘極罩幕1801。在一實施方式中，第一閘極罩幕1801(於凹入後)從閘極封合間隙壁80之頂部凹入第二距離D2。然而，可使用任何適合距離。
第19圖繪示出在第一溝渠1701內沉積第二襯墊1901。在一實施方式中，第二襯墊1901可為對後續蝕刻提供優異抵抗性之介電材料，例如氧化鉿(HfO2)、碳氮化矽(SiCN)、碳氮氧化矽(SiCON)、這些材料的組合、或類似材料。可使用沉積製程，例如原子層沉積、化學氣相沉積、物理氣相沉積、這些製程的組合、或類似製程，沉積第二襯墊1901之材料至介於約2nm與約6nm之間的厚度。可使用任何適合之材料、厚度、與沉積方法。
藉由在第一溝渠1701內沉積第二襯墊1901，縮減了第一溝渠1701之尺寸。在一特定實施方式中，於第二襯墊1901沉積後，第一溝渠1701可具有介於約4nm與約48nm之間之第三距離D3的深度，以及介於約3nm與約500nm之間的第一寬度W1。在這樣的尺寸下，第一溝渠1701將具有介於約16與約0.008之間的第一深寬比。然而，可使用任何適合的尺寸。
第20圖繪示出當第二襯墊1901已沉積時，可沉積第二閘極罩幕材料2001，以填充及/或過度填充第一溝渠1701。在一實施方式中，第二閘極罩幕材料2001可為介電材料，例如SiOC、SiCO、SiOCN、這些材料的組合、或類似材料。此外，可使用具有優異填隙能力之沉積製程，例如可流動化學氣相沉積、旋塗製程、這些製程的 組合、或類似製程，來沉積第二閘極罩幕材料2001。
第21圖繪示出當第二閘極罩幕材料2001已沉積，接著平坦化第二閘極罩幕材料2001，以移除第二閘極罩幕材料2001之過量部分。然而，在平坦化步驟中，將第二閘極罩幕材料2001平坦化至與第二襯墊1901(不是閘極封合間隙壁80)共平面。在一實施方式中，可使用平坦化製程，例如化學機械研磨、研磨、回蝕製程、這些製程的組合、或類似製程，來平坦化第二閘極罩幕材料2001，以去除在第二襯墊1901上方延伸之第二閘極罩幕材料2001的過量部分。然而，可使用任何適合之方法。
第22圖繪示出移除第二閘極罩幕材料2001之一部分，以形成第二溝渠2201。在一實施方式中，可使用一或多道蝕刻製程，例如反應性離子蝕刻製程、濕式蝕刻製程、這些製程的組合、或類似製程，來凹入第二閘極罩幕材料2001，其中此或此多道蝕刻製程利用對第二閘極罩幕材料2001具有選擇性的蝕刻劑。然而，可使用任何適合之製程。
在一實施方式中，第二溝渠2201可形成為介於約5nm與約30nm之間的第三距離D3。若第三距離D3大於約30nm，在後續之製造製程，例如退火期間會出現空隙。此外，如果第三距離D3小於5nm，則下方之第二襯墊1901可能會受到損傷，因為第二閘極罩幕材料2001之厚度不足以保護它。
第23圖繪示出第三襯墊2301之沉積，以填充及 /或過度填充第二溝渠2201。在一實施方式中，第三襯墊2301可為與使用類似沉積方法(例如，原子層沉積)沉積之第二襯墊1901相同的材料(例如，二氧化鉿)，雖然可使用任何適合之材料與製造方法。因此，在一些實施例中，第三襯墊2301與第二襯墊1901之間可能沒有清楚的區分邊界，這在第23圖與隨後之圖式中以虛線示出。
第24圖繪示出一旦第三襯墊2301已沉積，接著平坦化第三襯墊2301與第二襯墊1901，以移除第三襯墊2301與第二襯墊1901之多餘部分，而使第三襯墊2301及第二襯墊1901與閘極封合間隙壁80共平面。在一實施方式中，可使用平坦化製程，例如化學機械研磨、研磨、回蝕製程、這些製程的組合、或類似製程，來平坦化第三襯墊2301與第二襯墊1901，以移除延伸在閘極封合間隙壁80上之第三襯墊2301與第二襯墊1901的多餘部分。然而，可使用任何適合之方法。
第25圖繪示出一旦第三襯墊2301與第二襯墊1901已平坦化，可將第三襯墊2301與第二襯墊1901之材料結晶化，以增強它們對蝕刻製程的抵抗力，同時使第二閘極罩幕材料2001之材料緻密化。在一實施方式中，可使用退火製程結晶化第三襯墊2301與第二襯墊1901之材料，藉此第二襯墊1901之材料在約700℃與約900℃之間的溫度下，退火介於約30秒與約3分鐘之間的時間。然而，可使用任何適合結晶化第三襯墊2301與第二閘極罩幕材料2001之方法。
藉由結晶化第二襯墊1901與第三襯墊2301，而形成第一覆蓋層2501。第一覆蓋層2501包含結晶化之核/殼填隙硬罩幕，其可用以幫助保護下方之結構。因此，使用所提供之製造製程，可形成沒有裂縫或空隙之結晶化的核/殼填隙硬罩幕，而裂縫或空隙可降低硬罩幕之效力。如此，可獲得具有更少缺陷之更佳的隔離。
第26圖繪示出另一個實施方式的開始，其可製造無空隙或裂縫之第一覆蓋層2501(例如，結晶化之核/殼填隙硬罩幕)。然而，在此實施方式中，代替使用增強型填隙方法(例如，可流動之化學氣相沉積或旋塗製程，如以上關於第20圖所描述)，使用沉積製程，例如原子層沉積、化學氣相沉積、物理氣相沉積、這些製程的組合、或類似製程，沉積第二閘極罩幕材料2001之材料。然而，由於第一溝渠1701形成為具有如上所述之第一寬度W1與第三距離D3(並且因此具有第一深寬比)，藉由使用這些製程之一(而非上述之增強型填隙方法)，當第二閘極罩幕材料2001從每個側壁生長時，部分之第二閘極罩幕材料2001將沿著第一溝渠1701之底部合併而非沿著第一溝渠1701之頂部合併。如此，第一空隙2601或裂縫可能形成在第二閘極罩幕材料2001之第一部分2603中，而第一空隙2601或裂縫可能不存在第二閘極罩幕材料2001之第二部分2605中(例如，其中從側壁成長之材料確實合併)。為方便和清楚起見，第二閘極罩幕材料2001之第一部分2603與第二部分2605在第26圖中繪示為透過虛線而彼 此區分，但是區分之實體跡象可能存在也可能不存在。
第27圖繪示出，在第一空隙2601形成在第二閘極罩幕材料2001之上方之第一部分2603中的這種實施方式中，透過至少移除第一部分2603之材料的方式來凹入第二閘極罩幕材料2001。如此，藉由移除存在第一空隙2601之第二閘極罩幕材料2001之第一部分2603，第一空隙2601亦將與第二閘極罩幕材料2001之第一部分2603一起去除。
在一實施方式中，凹入第二閘極罩幕材料2001之第一部分2603之材料時可使用第一蝕刻製程，例如乾式蝕刻製程或濕式蝕刻製程。舉例而言，在使用乾式蝕刻製程之實施方式中，可使用蝕刻劑對第二閘極罩幕材料2001之材料具有選擇性之蝕刻製程，例如反應性離子蝕刻，蝕刻劑為例如氟/氯基氣體以及任何所需之載氣或稀釋氣體，例如氮氣及/或氫氣。此外，可將第二閘極罩幕材料2001凹入到第一空隙2601下方的點，例如在約2nm與約40nm之間的第四距離D4，同時使第一溝渠1701恢復成第一寬度W1。如此，於凹入第二閘極罩幕材料2001之第一部分2603後，第一溝渠1701可具有小於第一深寬比的第二深寬比，例如第二深寬比介於約13.3與約0.004之間。然而，可使用任何適合之方法來凹入第二閘極罩幕材料2001之第一部分2603的材料與去除第一空隙2601，且可使用任何適合之距離。
選擇性地，若需要，於進行第一蝕刻製程以去除第 二閘極罩幕材料2001之第一部分2603與第一空隙2601後，可進行濕式清潔，以去除可能由第一蝕刻製程所產生之任何不需要的副產物。在一實施方式中，濕式清潔可以濕式蝕刻製程進行，此濕式蝕刻製程利用對副產物具有選擇性的蝕刻劑，例如稀釋之氟化氫、磷酸(H3PO4)、硫酸(H3SO4)、這些蝕刻劑的組合、或類似蝕刻劑。然而，可使用任何適合之清潔製程。
第28圖繪示出，當第一空隙2601已去除時，沉積第二閘極罩幕材料2001之第三部分2801，以填充及/或過度填充第二閘極罩幕材料2001之第二部分2605上方的第一溝渠1701。在一實施方式中，第二閘極罩幕材料2001之第三部分2801可使用類似於上面關於第26圖描述之第二閘極罩幕材料2001之第一部分2603與第二閘極罩幕材料2001之第二部分2605的材料與方法沉積。然而，可使用任何適合之方法與材料。
此外，藉由形成具有第一空隙2601之第一部分2603，及接著去除第一空隙2601，第一溝渠1701之總深寬比從第一深寬比縮減到第二深寬比。透過此縮減之第二深寬比，可進行第二閘極罩幕材料2001之第三部分2801的沉積，而不會在第二閘極罩幕材料2001之第三部分2801中形成任何空隙(例如，第一空隙2601)。如此，將形成整個第二閘極罩幕材料2001(例如，第二部分2605與第三部分2801)而無空隙。
一旦已形成無空隙之第二閘極罩幕材料2001，即 可進行如上關於第21圖至第25圖所描述之製造步驟的其餘部分，來製造覆蓋層2501。舉例而言，可凹入第二閘極罩幕材料2001，可將第三襯墊2301沉積到凹陷中，可平坦化第三襯墊2301與第二襯墊1901，且可如上文關於第21圖至第25圖所描述般結晶化第三襯墊2301與第二襯墊1901。然而，可使用任何適合之方法。
藉由利用多道沉積製程與去除第一空隙2601，可再次形成第二閘極罩幕材料2001而不存在空隙或其他缺陷。然而，在此實施方式中，無需使用專門之沉積製程即可實現避免空隙的目標。因此，可利用更廣泛之沉積製程組合，來獲得所需之空隙與缺陷的減少。
第29圖至第31圖繪示另一實施方式，其使用第一部分2603與第三部分2801的沉積來形成無空隙之第二閘極罩幕材料2001。然而，在此實施方式中，以共形方式沉積第一部分2603，藉此所沉積之材料不會在第一溝渠1701內合併。如此，第二閘極罩幕材料2001之第二部分2605不是如上面關於第26圖所描述般形成。
首先看第29圖，在此實施方式中，利用共形沉積製程，例如原子層沉積製程，沉積第二閘極罩幕材料2001之第一部分2603。此外，將第二閘極罩幕材料2001之第一部分2603沉積成不足以使第一部分2603之材料沿著第一溝渠1701之底部合併的厚度，例如介於約1nm與約8nm之間的厚度。如此，在製造製程的此時，第一溝渠1701具有上開口，此上開口具有介於約0.5nm與約500nm之 間的第二寬度W2。然而，可使用任何適合之厚度與寬度。
第30圖繪示出，當第二閘極罩幕材料2001之第一部分2603已共形沉積，在進一步沉積發生之前，使用處理製程(在第30圖中由標記為3001之波浪線表示)來重塑第二閘極罩幕材料2001之第一部分2603。在一實施方式中，處理製程3001可為化學處理，例如電漿處理，此電漿處理利用第一前驅物，且亦利用(同時或依序地)第二前驅物，第一前驅物用以緻密化部分之第二閘極罩幕材料2001，第二前驅物用以蝕刻部分之第二閘極罩幕材料2001。在一特定實施方式中，第一前驅物(例如，緻密化前驅物)可為例如氬氣、氮氣、氦氣、這些前驅物的組合、或類似前驅物的前驅物，而第二前驅物(例如，蝕刻前驅物)可為例如三氟化氮(NF3)、氟化氫(HF)、氨(NH3)、氫氣、氧氣、這些前驅物的組合(例如，三氟化氮+氟化氫或三氟化氮+氨)、或類似前驅物的前驅物。然而，可使用任何適合之前驅物。
藉由使用處理製程3001，第二閘極罩幕材料2001之第一部分2603將被重塑成具有「V」形輪廓。特別地，此輪廓的產生係透過使第一部分2603之頂角(例如，位於閘極封合間隙壁80外的那些角)緻密化(由例如暴露於第一前驅物)，並以第一蝕刻速率予以去除(由例如暴露於第二前驅物)，而緻密化位於第一溝渠1701底部之部分之第一部分2603，並以小於第一蝕刻速率之第二蝕刻速率予以去除(由具有在頂角附近之高濃度與在第一溝渠1701 內之低濃度的氣體/電漿濃度分布所造成)。然而，可使用任何適合之重塑製程。
然而，利用處理製程3001重塑第一溝渠1701之頂部，第一溝渠1701之頂部在處理製程3001之後比處理製程3001之前更寬。如此，第一溝渠1701現在可具有具介於約3nm與約500nm之間之第三寬度W3的頂部開口。因此，具有第三寬度W3之第一溝渠1701具有更有利的形狀來避免在後續沉積製程期間形成空隙。
第31圖繪示出，當第一部分2603已重塑，沉積第二閘極罩幕材料2001之第三部分2801，以填充及/或過度填充第一溝渠1701之其餘部分。在一實施方式中，可使用類似於上面關於第26圖描述之第二閘極罩幕材料2001之第一部分2603的材料與方法沉積第二閘極罩幕材料2001之第三部分2801。然而，可使用任何適合之方法與材料。
此外，藉由在第三部分2801沉積前重塑第二閘極罩幕材料2001之第一部分2603，第一部分2603與第三部分2801二者的沉積可形成第二閘極罩幕材料2001，同時避免空隙及/或裂縫的產生。在沒有空隙或裂縫的情況下，第二閘極罩幕材料2001可與第一閘極罩幕1801配合以在後續製造製程期間更好地隔離閘極電極94。
當已形成無空隙之第二閘極罩幕材料2001，即可如上面關於第21圖至第25圖所描述般進行其餘之製造步驟，以製造覆蓋層2501。舉例而言，如上面關於第21圖 至第25圖所描述般，可凹入第二閘極罩幕材料2001，可沉積第三襯墊2301於凹陷中，可平坦化第三襯墊2301與第二襯墊1901，且可結晶化第三襯墊2301與第二襯墊1901。
第32圖與第33圖繪示又一實施例，其中第一空隙2601形成且接著被去除。首先看第32圖，在此實施方式中，如上關於第26圖所描述，第二閘極罩幕材料2001沉積有第一部分2603(連同第一空隙2601)與第二部分2605。舉例而言，使用沉積製程，例如原子層沉積、化學氣相沉積、物理氣相沉積、這些製程的組合、或類似製程，來沉積第二閘極罩幕材料2001。然而，藉由使用這些製程中的一個(而非增強型填隙方法)，以及通過上述關於第29圖所描述之實施方式繼續沉積製程，沉積第二閘極罩幕材料2001時，第一空隙2601或裂縫隨著材料從第一溝渠1701之每一側成長，再次形成在第二閘極罩幕材料2001之第一部分2603中。
在此實施方式中，繼續沉積製程，直至第一空隙2601具有可在後續製程中閉合的寬度(以下參照第33圖描述)。舉例而言，在一實施方式中，可繼續沉積製程，直至第一空隙2601具有介於約0.5nm和約1.5nm之間的第四寬度W4。若第一空隙2601具有大於1.5nm的第四寬度W4，則間隙將不會在後續製程中閉合。然而，可使用任何適合之寬度。
現轉往第33圖，在此實施方式中，可進行第二處 理製程(在第33圖由標記為3301的波浪線表示)，以擴展第一部分2603之材料，閉合第一空隙2601，並形成擴展之第二閘極罩幕材料3303。在一實施方式中，第二處理製程3301可為在周圍環境中之退火製程，其有助於增強第一部分2603的擴展。舉例而言，在一特定實施方式中，第二處理製程3301可為在介於約300℃與約900℃之間的溫度下，於包含水蒸氣、氧氣、氮氣、這些氣體的組合、或類似氣體的環境氣氛中，持續介於約10分鐘至約600分鐘之時間的退火製程。然而，可使用任何適合之退火製程與任何適合之周圍環境。
一旦第一空隙2601已閉合，可如上文關於第21圖至第25圖所描述般進行剩餘之製造步驟，以製造覆蓋層2501。舉例而言，可凹入擴展之第二閘極罩幕材料3303，可沉積第三襯墊2301於凹陷中，可平坦化第三襯墊2301與第二襯墊1901，且可如以上關於第22圖至第25圖所描述般結晶化第三襯墊2301與第二襯墊1901。
現轉往第34A圖與第34B圖，當第三襯墊2301與第二襯墊1901已經結晶化(無論使用上述哪個實施方式)時，沉積第二層間介電質108於第一層間介電質88上。在一些實施方式中，第二層間介電質108係透過可流動之化學氣相沉積方法形成之可流動的薄膜。在一些實施方式中，第二層間介電質108由介電材料，例如磷矽玻璃、硼矽玻璃、摻雜硼之磷矽玻璃、未摻雜之矽玻璃、或類似材料所形成，且可利用任何適合之方法，例如化學氣相沉積 與電漿增強化學氣相沉積來沉積。隨後形成之閘極接觸110穿過第二層間介電質108、第一閘極罩幕1801、與第一覆蓋層2501，以接觸凹入之閘極電極94的上表面。
在第34A圖、第34B圖、與第34C圖中，依照一些實施方式，通過第二層間介電質108與第一層間介電質88形成閘極接觸110與源極/汲極接觸112。源極/汲極接觸112之開口穿設於第一層間介電質88與第二層間介電質108中，閘極接觸110之開口穿設於第二層間介電質108、第一閘極罩幕1801、與第一覆蓋層2501中。可使用可接受之微影與蝕刻技術來形成開口。在開口中形成襯墊(未示出)，例如擴散阻障層、附著層、或類似層，以及導電材料。襯墊可包含鈦、氮化鈦、鉭、氮化鉭、或類似材料。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似材料。可進行平坦化製程，例如化學機械研磨，以從第二層間介電質108之表面移除多餘的材料。剩餘之襯墊與導電材料於開口中形成源極/汲極接觸112與閘極接觸110。可進行退火製程，以在磊晶源極/汲極區82與源極/汲極接觸112之間的界面處形成矽化物。源極/汲極接觸112實體且電性耦合磊晶源極/汲極區82，並且閘極接觸110實體且電性耦合閘極電極94。源極/汲極接觸112與閘極接觸110可利用不同製程形成，或者可利用相同製程形成。雖然顯示成形成相同之剖面，但應當理解的是，源極/汲極接觸112與閘極接觸110中均可形成為不同剖面，而可避免接觸的短路。
第34C圖為第34B圖之虛線框3401的特寫視圖。從此圖可看出，閘極接觸110延伸穿過第三襯墊2301、第二閘極罩幕材料2001、與第二襯墊1901。閘極接觸110另外延伸穿過第一閘極罩幕材料96與第一襯墊1503，以與下方之閘極電極94接觸。
所揭露之鰭式場效電晶體之實施方式亦可應用於奈米結構元件，例如奈米結構(例如，奈米片、奈米線、閘極全環繞、類似結構)場效電晶體(NSFET)。在一奈米結構場效電晶體之實施方式中，奈米結構取代鰭片，此奈米結構係透過圖案化通道層與犧牲層之交替層的堆疊而形成。利用與上述實施方式類似的方式形成虛設閘極堆疊與源極/汲極區。於移除虛設閘極堆疊後，可局部或完全去除通道區中的犧牲層。利用與上述實施方式類似的方式形成置換閘極結構，置換閘極結構可局部或完全填充移除犧牲層後所留下之開口，且置換閘極結構可局部或完全圍繞奈米結構場效電晶體元件之通道區中的通道層。可以類似於上述實施方式的方式形成層間介電質以及至置換閘極結構與源極/汲極區的接觸。可以如美國專利申請公開號2016/0365414中所揭露般形成奈米結構元件，此美國專利申請公開案藉由參考其整體而併入。
藉由如所描述般製造第一覆蓋層2501，可在空隙不存在最終結構中的情況下形成第一覆蓋層2501。如此，可利用結晶化之材料來獲得所需之抗蝕刻性，同時避免與由體積收縮與表面張力平衡所引起之空隙相關的缺陷。因 此，可實現具有較少缺陷之製造製程。
依照一實施方式，一種半導體元件之製造方法，此方法包含：形成閘極結構於閘極溝渠中，此閘極結構包含閘極電極與第一閘極罩幕覆蓋在閘極電極上；形成第二襯墊於閘極結構上方之閘極溝渠中；形成第二閘極罩幕材料於閘極溝渠中與第二襯墊上方；蝕刻第二閘極罩幕材料，以使第二閘極罩幕材料之上表面低於第二襯墊之上表面；形成第三襯墊覆蓋第二襯墊與第二閘極罩幕材料；以及對第二襯墊與第三襯墊進行結晶化製程。在一實施方式中，形成第二閘極罩幕材料更包含：沉積第二閘極罩幕材料之第一部分於第二閘極罩幕材料之第二部分之上，其中於沉積第一部分後，第一部分在一第一位置具有一空隙，而第二閘極罩幕材料之第二部分沒有空隙；移除第二閘極罩幕材料之第一部分至低於第一位置之一點，其中於移除第一部分後，第二閘極罩幕材料沒有空隙；以及於移除第一部分後，沉積第二閘極罩幕材料之第三部分。在一實施方式中，形成第二閘極罩幕材料更包含：沉積第二閘極罩幕材料之第一部分，其中於沉積第一部分後，第一部分具有空隙；以及擴展第一部分，以閉合空隙。在一實施方式中，至少部分地使用可流動沉積製程或旋塗製程進行形成第二閘極罩幕材料。在一實施方式中，形成第二閘極罩幕材料更包含：沉積第二閘極罩幕材料之第一部分，沉積第一部分形成共形層；重塑第一部分；以及於重塑第一部分後，沉積第二閘極罩幕材料之第二部分。在一實施方式中，重 塑第一部分將第一部分重塑成V型。在一實施方式中，至少部分地利用電漿處理來進行重塑第一部分。
依照另一實施方式，一種半導體元件之製造方法，此方法包含：形成第一閘極電極於半導體鰭片上；形成第一閘極罩幕於介電層之第一開口內之第一閘極電極上；形成第二襯墊於第一閘極罩幕上之第一開口內；形成無空隙之第二閘極罩幕材料於第二襯墊上之第一開口內；以及形成第三襯墊於無空隙之第二閘極罩幕材料上之第一開口內。在一實施方式中，至少部分地使用可流動製程進行形成無空隙之第二閘極罩幕材料。在一實施方式中，形成無空隙之第二閘極罩幕材料更包含：形成第二閘極罩幕材料之第一部分，第一部分包含空隙；以及蝕刻第二閘極罩幕材料之第一部分，以移除環繞空隙之材料；以及於蝕刻第一部分後，形成第二閘極罩幕材料之第二部分。在一實施方式中，形成無空隙之第二閘極罩幕材料更包含：形成第二閘極罩幕材料之第一部分，第一部分包含空隙；以及對第一部分加水，以封合空隙。在一實施方式中，形成無空隙之第二閘極罩幕材料更包含：形成第二閘極罩幕材料之共形之第一部分；以及重塑第二閘極罩幕材料之第一部分；以及於重塑第一部分後，形成第二閘極罩幕材料之第二部分。在一實施方式中，此方法更包含結晶化第二襯墊與第三襯墊。在一實施方式中，第二襯墊包含氧化鉿，且第三襯墊包含氧化鉿。
依照又一實施方式，一種半導體元件之製造方法， 此方法包含：形成閘極電極於半導體鰭片上；形成第一閘極罩幕於閘極電極上；以及形成第一覆蓋層於第一閘極罩幕上，第一覆蓋層包含：第二襯墊；第二閘極罩幕材料，此第二閘極罩幕材料無空隙；以及第三襯墊，位於第二閘極罩幕材料上，第三襯墊與介電層共平面。在一實施方式中，第二襯墊包含氧化鉿。在一實施方式中，第二襯墊為結晶化。在一實施方式中，第三襯墊包含氧化鉿。在一實施方式中，第三襯墊為結晶化。在一實施方式中，第一覆蓋層包含碳氧化矽。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟習此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟習此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟習此技藝者可在不脫離本揭露之精神和範圍下，在此進行各種之更動、取代、與修改。
80:閘極封合間隙壁
96:第一閘極罩幕材料
1503:第一襯墊
1801:第一閘極罩幕
1901:第二襯墊
2603:第一部分
3001:處理製程
W3:第三寬度

Claims (10)

  1. 一種半導體元件之製造方法，該方法包含：形成一閘極結構於一閘極溝渠中，該閘極結構包含一閘極電極與一第一閘極罩幕覆蓋在該閘極電極上；形成一第二襯墊於該閘極結構上方之該閘極溝渠中；形成一第二閘極罩幕材料於該閘極溝渠中與該第二襯墊上方；蝕刻該第二閘極罩幕材料，以使該第二閘極罩幕材料之一上表面低於該第二襯墊之一上表面；形成一第三襯墊覆蓋該第二襯墊與該第二閘極罩幕材料；以及對該第二襯墊與該第三襯墊進行一結晶化製程。
  2. 如請求項1所述之方法，其中形成該第二閘極罩幕材料更包含：沉積該第二閘極罩幕材料之一第一部分於該第二閘極罩幕材料之一第二部分之上，其中於沉積該第一部分後，該第一部分在一第一位置具有一空隙，而該第二閘極罩幕材料之該第二部分沒有空隙；移除該第二閘極罩幕材料之該第一部分至低於該第一位置之一點，其中於移除該第一部分後，該第二閘極罩幕材料沒有空隙；以及於移除該第一部分後，沉積該第二閘極罩幕材料之一第三部分。
  3. 如請求項1所述之方法，其中形成該第二閘極罩幕材料更包含：沉積該第二閘極罩幕材料之一第一部分，其中於沉積該第一部分後，該第一部分具有一空隙；以及擴展該第一部分，以閉合該空隙。
  4. 如請求項1所述之方法，其中至少部分地使用一可流動沉積製程或一旋塗製程進行形成該第二閘極罩幕材料。
  5. 如請求項1所述之方法，其中形成該第二閘極罩幕材料更包含：沉積該第二閘極罩幕材料之一第一部分，沉積該第一部分形成一共形層；重塑該第一部分；以及於重塑該第一部分後，沉積該第二閘極罩幕材料之一第二部分。
  6. 一種半導體元件之製造方法，該方法包含：形成一第一閘極電極於一半導體鰭片上；形成一第一閘極罩幕於一介電層之一第一開口內之該第一閘極電極上；形成一第二襯墊於該第一閘極罩幕上之該第一開口內； 形成無空隙之一第二閘極罩幕材料於該第二襯墊上之該第一開口內；以及形成一第三襯墊於無空隙之該第二閘極罩幕材料上之該第一開口內。
  7. 如請求項6所述之方法，其中形成無空隙之該第二閘極罩幕材料更包含：形成該第二閘極罩幕材料之一第一部分，其中該第一部分包含一空隙；蝕刻該第二閘極罩幕材料之該第一部分，以移除環繞該空隙之材料；以及於蝕刻該第一部分後，形成該第二閘極罩幕材料之一第二部分。
  8. 如請求項6所述之方法，其中形成無空隙之該第二閘極罩幕材料更包含：形成該第二閘極罩幕材料之一第一部分，其中該第一部分包含一空隙；以及進行一退火製程，擴展該第一部分，以封合該空隙。
  9. 如請求項6所述之方法，其中形成無空隙之該第二閘極罩幕材料更包含：形成該第二閘極罩幕材料之共形之一第一部分；重塑該第二閘極罩幕材料之該第一部分；以及 於重塑該第一部分後，形成該第二閘極罩幕材料之一第二部分。
  10. 一種半導體元件之製造方法，該方法包含：形成一閘極電極於一半導體鰭片上；形成一第一閘極罩幕於該閘極電極上；以及形成一第一覆蓋層於該第一閘極罩幕上，該第一覆蓋層包含：一第二襯墊；一第二閘極罩幕材料，該第二閘極罩幕材料無空隙；以及一第三襯墊，位於該第二閘極罩幕材料上，該第三襯墊與一介電層共平面。
TW110128204A 2021-05-13 2021-07-30 半導體元件之製造方法 TWI776617B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163188150P 2021-05-13 2021-05-13
US63/188,150 2021-05-13
US17/353,380 2021-06-21
US17/353,380 US12080553B2 (en) 2021-05-13 2021-06-21 Semiconductor device and method of manufacture

Publications (2)

Publication Number Publication Date
TWI776617B true TWI776617B (zh) 2022-09-01
TW202245268A TW202245268A (zh) 2022-11-16

Family

ID=83325328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128204A TWI776617B (zh) 2021-05-13 2021-07-30 半導體元件之製造方法

Country Status (5)

Country Link
US (1) US12080553B2 (zh)
KR (1) KR102598765B1 (zh)
CN (1) CN115116955A (zh)
DE (1) DE102021116786B4 (zh)
TW (1) TWI776617B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177180B2 (en) * 2020-02-11 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Profile control of a gap fill structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151557A1 (en) * 2015-08-21 2018-05-31 Denso Corporation Semiconductor device
US20190355827A1 (en) * 2018-05-16 2019-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet devices with a fin top hardmask
TW202021044A (zh) * 2018-07-31 2020-06-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW202046505A (zh) * 2019-06-14 2020-12-16 台灣積體電路製造股份有限公司 半導體裝置
US20210134969A1 (en) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635924B1 (en) * 2002-06-06 2003-10-21 Agere Systems Inc. Ultra thin body vertical replacement gate MOSFET
JP2007157870A (ja) * 2005-12-02 2007-06-21 Renesas Technology Corp 半導体装置及びその製造方法
JP5034332B2 (ja) * 2006-06-14 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US9647071B2 (en) 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10002933B1 (en) * 2017-03-27 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with cap layer with top and bottom portions over gate electrode
US10050149B1 (en) 2017-05-18 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor device
US10269940B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10784270B2 (en) * 2018-06-26 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve fill-in window for embedded memory
JP7101071B2 (ja) * 2018-07-27 2022-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11107925B2 (en) * 2018-09-28 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming contact features in field-effect transistors
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
CN110416307A (zh) * 2019-07-17 2019-11-05 上海华力集成电路制造有限公司 半导体器件
US11201084B2 (en) 2019-08-23 2021-12-14 Taiwan Semicondutor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
KR20210049604A (ko) * 2019-10-25 2021-05-06 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
US11615966B2 (en) * 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151557A1 (en) * 2015-08-21 2018-05-31 Denso Corporation Semiconductor device
US20190355827A1 (en) * 2018-05-16 2019-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet devices with a fin top hardmask
TW202021044A (zh) * 2018-07-31 2020-06-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW202046505A (zh) * 2019-06-14 2020-12-16 台灣積體電路製造股份有限公司 半導體裝置
US20210134969A1 (en) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming same

Also Published As

Publication number Publication date
US20220367187A1 (en) 2022-11-17
KR102598765B1 (ko) 2023-11-03
TW202245268A (zh) 2022-11-16
CN115116955A (zh) 2022-09-27
US12080553B2 (en) 2024-09-03
KR20220154598A (ko) 2022-11-22
DE102021116786A1 (de) 2022-11-17
DE102021116786B4 (de) 2023-06-29

Similar Documents

Publication Publication Date Title
US11764222B2 (en) Method of forming a dummy fin between first and second semiconductor fins
US20210313450A1 (en) FinFET Device and Method
US20210376105A1 (en) Semiconductor Devices and Methods of Manufacture
TWI776514B (zh) 半導體裝置及方法
KR20200002690A (ko) 반도체 디바이스 및 방법
TW202324611A (zh) 半導體裝置及製造半導體裝置的方法
TW202109885A (zh) 半導體裝置
TWI807431B (zh) 半導體結構及其製造方法
TW202234525A (zh) 半導體裝置的形成方法
TW202147613A (zh) 半導體結構及其形成方法
US12107149B2 (en) Air spacer and method of forming same
TWI776617B (zh) 半導體元件之製造方法
TWI807706B (zh) 半導體裝置及其製造方法
US20230008994A1 (en) Semiconductor device with dielectric layer and method of forming the same
TWI821698B (zh) 半導體元件及其製造方法
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
TWI777605B (zh) 半導體裝置與其形成方法
TWI852111B (zh) 半導體元件及其形成方法
TW202425101A (zh) 半導體裝置及其形成方法
TW202320228A (zh) 半導體裝置及其製造方法
KR20210148864A (ko) 반도체 디바이스 및 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent