KR20080002062A - 플래쉬 메모리 소자의 제조방법 - Google Patents

플래쉬 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20080002062A
KR20080002062A KR1020060060630A KR20060060630A KR20080002062A KR 20080002062 A KR20080002062 A KR 20080002062A KR 1020060060630 A KR1020060060630 A KR 1020060060630A KR 20060060630 A KR20060060630 A KR 20060060630A KR 20080002062 A KR20080002062 A KR 20080002062A
Authority
KR
South Korea
Prior art keywords
film
flash memory
memory device
manufacturing
vapor deposition
Prior art date
Application number
KR1020060060630A
Other languages
English (en)
Inventor
박보민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060060630A priority Critical patent/KR20080002062A/ko
Publication of KR20080002062A publication Critical patent/KR20080002062A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 게이트를 형성하는 단계, 전체구조의 표면을 따라 버퍼 산화막 및 질화막을 형성하는 단계, 결과물이 모두 매립되도록 층간 절연막을 형성하는 단계, 층간 절연막에 존재하는 불순물 이온들을 제거하기 위해 결과물 상부에 PSG막을 형성하고 열처리하는 단계 및 PSG막을 모두 제거하는 단계를 포함하고, PSG막을 형성하여 공정중에 존재하는 불순물들을 포획하고 이를 제거함으로써 불순물이 제거된 층간 절연막을 형성함으로써 안정적으로 소자특성을 개선하고 수율을 향상시킬 수 있다.
플래쉬 메모리 소자, PSG막, 불순물 이온, 베리어 질화막, HDP, CMP

Description

플래쉬 메모리 소자의 제조방법{Method of manufacturing flash memory device}
도 1 내지 도 5는 본 발명의 플래쉬 메모리 소자의 제조방법을 도시한 단면도이다.
<도면의 주요 부분에 대한 보호의 설명>
101 : 반도체 기판 102 : 터널 산화막
103 : 제 1 폴리 실리콘막 104 : 유전체막
105 : 제 2 폴리 실리콘막 106 : 도전막
107 : 하드 마스크막 패턴 108 : 실리콘 산화막
109 : 버퍼 산화막 110 : 질화막
111 : 층간 절연막 112 : PSG막
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 PSG막을 사 용하여 반도체 소자에 영향을 끼치는 불순물을 제거하는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
최근에 플래쉬 메모리 소자의 공정이 60나노(nm)로 고집적화 되어감에 따라 제조 공정중에 존재하는 불순물 이온들은 소자 특성 열화에 심각한 영향을 끼치게 된다. 특히, 게이트 구조 형성 및 많은 이온주입 공정 후에 진행하는 층간 절연막 형성 공정에서는 불순물 이온들에 의한 영향이 더욱 커지게 되어 수율 및 신뢰도 감소를 유발하는 하나의 원인이 된다.
따라서, 본 발명은 인산염산화막(phosphate silica glass; 이하 PSG)을 형성하여 공정중에 존재하는 불순물들을 포획하고 이를 제거함으로써 불순물이 제거된 층간 절연막을 형성하는 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 게이트를 형성하는 단계, 전체구조의 표면을 따라 버퍼 산화막 및 질화막을 형성하는 단계, 결과물이 모두 매립되도록 층간 절연막을 형성하는 단계, 층간 절연막에 존재하는 불순물 이온들을 제거하기 위해 결과물 상부에 PSG막을 형성하고 열처리하는 단계 및 PSG막을 모두 제거하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 5는 본 발명의 플래쉬 메모리 소자의 제조방법을 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(101) 상부에 터널 산화막(102), 제 1 폴리 실리콘막(103), 유전체막(104), 제 2 폴리 실리콘막(105), 도전막(106) 및 하드 마스크 패턴(107)을 순차적으로 형성한다. 하드 마스크 패턴(107)에 따라 소정의 식각 공정을 통해 소소 선택 라인(SSL) 및 셀(Cell) 게이트를 형성한다. 전체구조 표면을 따라 실리콘 산화막(108)을 형성한다. 게이트 상부가 드러나도록 산화막(108)을 식각하고, 결과물 표면을 따라 버퍼 산화막(109)을 형성한다.
도 2를 참조하면, 버퍼 산화막(109) 상부 표면을 따라 질화막(110)을 형성한다. 질화막(110)은 후속 열처리시 이온들에 대한 베리어(barrier) 역할을 해준다. 질화막(110) 형성 방법은 퍼니스(furnace)에서 상압 또는 저압(0.1 내지 1 Torr) 분위기로 형성한다. 이때, 퍼니스 내부의 분위기(gas)는 NH3, MS(monosilane) 및 DCS(disclorosilane)등으로 조성하고, 온도는 600 내지 1000℃로 하여 형성한다. 형성 두께는 50 내지 800Å으로 형성한다. 질화막(110)은 퍼니스 방식 또는, 플라즈마 화학적 기상 증착법(PE-CVD)으로 형성할 수도 있다.
도 3을 참조하면, 질화막(110) 상부에 층간 절연막(111)을 형성하여 매립한다. 층간 절연막(111)은 HDP(high density plasma) 산화막으로 형성한다. 형성 두께는 2000 내지 8000Å으로 한다.
도 4를 참조하면, 층간 절연막(111) 상부에 PSG막(112)을 형성한다. 층간 절연막(111) 내부에는 소자의 특성을 열화시키고 이동 또한 활발한 불순물 이온 및 금속 이온들이 존재하게 된다. 이러한 불순물 이온들을 제거하기 위해 PSG막(112)을 층간 절연막(111) 상부에 형성하는 공정을 실시한다. PSG막(112)의 형성 방법으로는 상압화학기상증착법(AP-CVD), 준상압화학기상증착법(SA-CVD), 저압화학기상증착법(LP-CVD), 플라즈마화학기상증착법(PE-CVD) 및 고밀도플라즈마화학기상증착법(HDP-CVD) 중 어느 하나의 방법으로 형성할 수 있다. 형성 두께는 100 내지 1500Å으로 하고, PSG막(112)의 P농도를 2 내지 10 wt%로 하여 형성한다. PSG막(112)을 고밀도플라즈마화학기상증착법(HDP-CVD)으로 형성하게 될 경우 HDP 산화막과 PSG막을 인시추(in-situ) 방식으로 형성할 수 있으므로 효과적으로 공정 시간을 줄일 수 있게 된다.
PSG막(112)을 형성한 후, 결과물에 열처리 공정을 실시하면 층간 절연막(111) 내에 존재하는 불순물 이온들과 금속 이온들은 PSG막(112)에 포획된다. 열처리 온도는 400 내지 1000℃에서 실시하고, 열처리 분위기는 O2 또는 N2 분위기에 서 실시하도록 한다. 열처리 시간은 20 내지 120분으로 한다.
도 5를 참조하면, 화학적 기계적 연마(CMP) 공정을 통해 불순물을 포함한 PSG막(112)을 완전히 제거하고 층간 절연막(111)을 평탄화시킨다. 평탄화 공정 후에 잔류하는 층간 절연막(111)의 두께는 질화막(110) 상부로부터 0 내지 300Å으로 잔류하도록 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면 PSG막을 형성하여 공정중에 존재하는 불순물들을 포획하고 이를 제거함으로써 불순물이 제거된 층간 절연막을 형성함으로써 안정적으로 소자특성을 개선하고 수율을 향상시킬 수 있다.

Claims (10)

  1. 반도체 기판 상부에 게이트를 형성하는 단계;
    상기 전체구조의 표면을 따라 버퍼 산화막 및 질화막을 형성하는 단계;
    상기 결과물이 모두 매립되도록 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 존재하는 불순물 이온들을 제거하기 위해 상기 결과물 상부에 PSG막을 형성하고 열처리하는 단계; 및
    불순물이 포획된 상기 PSG막을 모두 제거하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 질화막은 퍼니스 방식 또는 플라즈마 화학적 기상 증착법으로 형성하는 플래쉬 메모리 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 퍼니스 방식은 상압 또는 저압 분위기,
    NH3, MS 및 DCS 가스 분위기 및
    600 내지 1000℃에서 실시되는 플래쉬 메모리 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 저압 분위기는 0.1 내지 1 Torr로 하는 플래쉬 메모리 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 층간 절연막은 HDP 산화막으로 2000 내지 8000Å의 두께로 형성하는 플래쉬 메모리 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 퍼니스 방식에 의해 형성되는 질화막의 두께는 50 내지 800Å인 플래쉬 메모리 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 PSG막은 상압화학기상증착법(AP-CVD), 준상압화학기상증착법(SA-CVD), 저압화학기상증착법(LP-CVD), 플라즈마화학기상증착법(PE-CVD) 및 고밀도플라즈마화학기상증착법(HDP-CVD) 중 어느 하나의 방법으로 형성하는 플래쉬 메모리 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 PSG막의 두께는 100 내지 1500Å으로 하고,
    PSG막의 P농도를 2 내지 10 wt%로 하는 플래쉬 메모리 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 PSG막을 고밀도플라즈마화학기상증착법(HDP-CVD)으로 형성하게 될 경우 HDP 산화막과 PSG막을 인시추(in-situ) 방식으로 형성하는 플래쉬 메모리 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 열처리는 400 내지 1000℃의 온도 및 O2 또는 N2 분위기에서 20 내지 120분 동안 실시하는 플래쉬 메모리 소자의 제조방법.
KR1020060060630A 2006-06-30 2006-06-30 플래쉬 메모리 소자의 제조방법 KR20080002062A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060630A KR20080002062A (ko) 2006-06-30 2006-06-30 플래쉬 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060630A KR20080002062A (ko) 2006-06-30 2006-06-30 플래쉬 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080002062A true KR20080002062A (ko) 2008-01-04

Family

ID=39213917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060630A KR20080002062A (ko) 2006-06-30 2006-06-30 플래쉬 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080002062A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024221A (ko) * 2015-08-24 2017-03-07 삼성전자주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024221A (ko) * 2015-08-24 2017-03-07 삼성전자주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR100625142B1 (ko) 반도체 장치의 제조 방법
TWI517262B (zh) 整合鑲嵌體鰭式場效電晶體與平面裝置於共同基板上的半導體結構及其形成方法
KR100669103B1 (ko) 플래시 메모리 장치의 제조 방법
CN102456740B (zh) P型场效应晶体管及其制作方法
KR100873894B1 (ko) 반도체 장치의 제조 방법
JP2007516598A (ja) Ｕｖチャージングを減少するｐｅｃｖｄシリコンリッチ・シリコン酸化物層
KR100757327B1 (ko) 불 휘발성 메모리 소자의 형성 방법
KR101079202B1 (ko) 리세스게이트를 구비하는 반도체 장치 및 그 제조방법
KR100758124B1 (ko) 반도체 소자 및 이의 제조 방법
JP4445403B2 (ja) 半導体装置の製造方法
JP6872437B2 (ja) 半導体装置及び半導体装置の製造方法
KR20080002062A (ko) 플래쉬 메모리 소자의 제조방법
US20100308383A1 (en) Semiconductor device having a porous insulation layer with a permeation prevention layer coating the pores and method for manufacturing the same
JP6065366B2 (ja) 半導体装置の製造方法
KR20010065192A (ko) 반도체 소자의 트랜지스터 제조방법
KR100623590B1 (ko) 반도체 메모리 소자의 실린더형 캐패시터 형성방법
KR20080003171A (ko) 플래쉬 메모리 소자의 제조방법
KR100641705B1 (ko) 반도체 소자 제조 방법
KR100956594B1 (ko) 반도체 소자의 제조방법
JP2006108607A (ja) 半導体素子の絶縁膜形成方法
KR100390949B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US20090004854A1 (en) Method of Fabricating Flash Memory Device
KR100672126B1 (ko) 반도체 소자의 게이트 형성방법
CN104716172A (zh) 半导体器件及其制作方法
KR100741275B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid